專利名稱:單塊數(shù)字集成電路的制作方法
本發(fā)明涉及單塊數(shù)字集成電路，它至少包括一個(gè)按系統(tǒng)時(shí)鐘信號(hào)操作的數(shù)據(jù)處理電路，用以處理多位的數(shù)據(jù)信號(hào)，特別是在權(quán)利要求
前序部分里指出的那種包含有大量數(shù)位的數(shù)據(jù)信號(hào)。關(guān)于這種類型數(shù)字集成電路的例子，可以舉出已商品化的信號(hào)處理器和微處理器。而且，作為包括幾塊集成電路的系統(tǒng)的組成部分，且包含按系統(tǒng)時(shí)鐘信號(hào)操作的相應(yīng)的數(shù)據(jù)處理電路的數(shù)字集成電路，也已商品化，在早些時(shí)候已有論述和公布，例如，包括幾塊集成電路的系統(tǒng)，用于電視接收機(jī)中的數(shù)子信號(hào)處理，見1981年8月11日，《電子學(xué)》，第97頁至103頁。這類數(shù)字集成電路的一個(gè)主要特點(diǎn)在于，多數(shù)位數(shù)據(jù)信號(hào)是由數(shù)據(jù)處理電路以并行操作方式進(jìn)行處理的，即在幾個(gè)時(shí)鐘周期內(nèi)，多位數(shù)據(jù)信號(hào)在例如并行加法器，并行乘法器，并行比較器等等中得到處理。
由于這種并行處理的原則，在數(shù)字集成電路的晶體表面方面的投資非常大，所以半導(dǎo)體廠家總想使集成的電子系統(tǒng)具有盡可能小的晶體表面區(qū)。
整個(gè)系統(tǒng)集成的另一個(gè)方面是選擇最適當(dāng)?shù)陌雽?dǎo)體集成技術(shù)，也就是說是使用雙極型電路還是MOS電路以及它們的系列品種如I2L雙極型或N溝道、CMOS等的問題，特別是根據(jù)每一種集成技術(shù)的最大可能處理速度來考慮問題。在根據(jù)所采用的各系統(tǒng)來制定系統(tǒng)時(shí)鐘頻率的情況下，例如上面所說過的電視接收機(jī)的數(shù)字電路，已經(jīng)廣泛地確定了對(duì)晶體表面的投資，因?yàn)閷＜覀兌家恢抡J(rèn)為，在這樣高的頻率下，數(shù)據(jù)信號(hào)的并行處理才是突出問題。
本發(fā)明，如權(quán)利要求
前序部分所述，目的是減少數(shù)字電路的晶面，采用了一種不同的方法，即仍保留有系統(tǒng)時(shí)鐘，但僅主要用來同步各數(shù)據(jù)處理電路，而作為數(shù)據(jù)處理的工作時(shí)鐘信號(hào)卻使用了由包括奇數(shù)個(gè)環(huán)連接反相電路的時(shí)鐘振蕩器所產(chǎn)生的時(shí)鐘信號(hào)，換言之，使用了一個(gè)環(huán)振蕩器，它的頻率實(shí)際上是取決于所選擇的集成技術(shù)，但利用了反相電路的延遲特性，該特性與每種特定的集成技術(shù)相關(guān)。
因此，隨著以往集成技術(shù)總是向著高速方向開發(fā)，本發(fā)明將使以后的可集成數(shù)字電路，可以這樣說，自動(dòng)地適應(yīng)這種速度的提高與增加。
內(nèi)部時(shí)鐘振蕩器，不再時(shí)控與前面所述現(xiàn)有技術(shù)相適應(yīng)的并行操作數(shù)據(jù)處理電路，而時(shí)控相應(yīng)的串行操作數(shù)據(jù)處理電路。本發(fā)明采用了串行加法器，串行乘法器等，取代了并行加法器，并行乘法器等，以串行加法器的情況為例，一次處理時(shí)間是由全加器決定的，且基本上短于系統(tǒng)時(shí)鐘信號(hào)的周期。而且由于這種處理時(shí)間，象集成制作的時(shí)鐘振蕩器的頻率一樣，同樣取決于所選擇的集成技術(shù)，所以通過相應(yīng)地選擇環(huán)連接反相電路的個(gè)數(shù)，即通過權(quán)利要求
中提出的方法，就可使時(shí)鐘振蕩器的頻率立即適合于處理時(shí)間。
下面通過參閱附圖和敘述進(jìn)一步解釋本發(fā)明。附圖中表了本發(fā)明一實(shí)施例的簡化方塊圖。時(shí)鐘振蕩器to，例如涉及奇數(shù)n個(gè)環(huán)連接反相電路，根據(jù)信號(hào)流程它表示了一個(gè)“與非”門和兩個(gè)反相器的串聯(lián)，且右側(cè)反相器的輸出連接到“與非”門的一個(gè)輸入端上，這樣就構(gòu)成環(huán)電路。在“與非”門與其后的反相器中間的連接虛線，表示還可以采用不同的n奇數(shù)串聯(lián)作法。這些反相電路，數(shù)目n大于1，至少3個(gè)，其門延遲的總合形成了時(shí)鐘振蕩器to的實(shí)際振蕩頻率。
時(shí)鐘振蕩器的輸出一方面連接計(jì)數(shù)器z的計(jì)數(shù)輸入端cz，這樣便對(duì)時(shí)鐘信號(hào)f的脈沖進(jìn)行計(jì)數(shù)。另一方面，時(shí)鐘振蕩器to的輸出端又連接于串行數(shù)據(jù)處理電路pc的時(shí)鐘輸入端ct。在附圖所示的實(shí)施例中，兩個(gè)待處理的多位數(shù)字信號(hào)a、b加給其輸入端，并設(shè)對(duì)應(yīng)的輸出信號(hào)c具有m個(gè)數(shù)位。因此，如果串行數(shù)據(jù)處理電路是串行加法器且數(shù)字信號(hào)a、b各有五個(gè)數(shù)位，則輸出信號(hào)c是一個(gè)6位信號(hào)，所以m＝6。而且，通過其同步輸入端ey對(duì)串行數(shù)據(jù)處理電路pc輸入系統(tǒng)時(shí)鐘信號(hào)F。由此可實(shí)現(xiàn)數(shù)據(jù)信號(hào)a、b和輸出信號(hào)c能與系統(tǒng)時(shí)鐘同步，這就是說，僅在總是相同的系統(tǒng)時(shí)鐘時(shí)間位置上，輸出信號(hào)c超前于數(shù)字集成電路中的其它部分電路或者外部電路。
計(jì)數(shù)器z，其序數(shù)M與數(shù)據(jù)處理電路pc的輸出信號(hào)c的數(shù)位數(shù)m相一致，它的專用計(jì)數(shù)器計(jì)數(shù)輸出端連接于時(shí)鐘振蕩器to的停止輸入端SP;在圖中這是已提到的“與非”門的第二個(gè)輸入端。這樣就使時(shí)鐘振蕩器to產(chǎn)生m個(gè)時(shí)鐘脈沖，然后在下一個(gè)系統(tǒng)時(shí)鐘信號(hào)到來之前停振。當(dāng)然，必須根據(jù)上面所述的功能程序，結(jié)合“與非”門及其工作方式來選擇計(jì)數(shù)器z輸出端M的相應(yīng)二進(jìn)制數(shù)信號(hào)電平。
如前所述，時(shí)鐘振蕩器to的時(shí)鐘信號(hào)f的頻率可以通過選擇數(shù)n而加以逐步選擇。這種選擇必須依照滿足下列要求的方式進(jìn)行，即一方面，數(shù)位數(shù)m與時(shí)鐘信號(hào)f的周期t，二者乘積小于或等于系統(tǒng)時(shí)鐘信號(hào)F的周期T;另一方面，周期t必須大于或等于數(shù)字處理電路PC的處理時(shí)間V，它是處理數(shù)據(jù)信號(hào)一數(shù)位所需的時(shí)間，因此，以不等式形式表示這一大小關(guān)系如下T/m≥t≥V在目前通常使用的系統(tǒng)中，集成電路是由外部的時(shí)鐘振蕩器輸入時(shí)鐘信號(hào)的，并將時(shí)鐘信號(hào)分配給集成電路中需要該信號(hào)的各電路，這樣的作法又要求根據(jù)相關(guān)的空間做相應(yīng)的布線，此布線極易引起電磁干擾。相比之下，本發(fā)明提供了顯著而突出的優(yōu)點(diǎn)，使集成電路的各部分電路可以每次分配到帶有計(jì)數(shù)器z的相應(yīng)時(shí)鐘振蕩器to，由此可以省去長導(dǎo)線及其缺點(diǎn)。從必要時(shí)鐘功率的功率分散方面考慮，這些也是優(yōu)越的。
權(quán)利要求
單塊數(shù)字集成電路，包括至少一個(gè)由系統(tǒng)時(shí)鐘信號(hào)(F)驅(qū)動(dòng)的，處理多位特別是具有很大量位數(shù)的數(shù)據(jù)信號(hào)(a、b)的數(shù)據(jù)處理電路(pc)，其特點(diǎn)如下--集成有采用奇數(shù)n個(gè)進(jìn)行環(huán)連接的反相電路以產(chǎn)生內(nèi)部時(shí)鐘信號(hào)(t)的時(shí)鐘振蕩器(to)，且n大于1；--使用串行數(shù)據(jù)處理電路(pc)作為數(shù)據(jù)處理電路，--對(duì)時(shí)鐘信號(hào)(f)計(jì)數(shù)、其序數(shù)(M)與數(shù)據(jù)處理電路(pc)的輸出信號(hào)(c)位數(shù)(m)相一致的計(jì)數(shù)器(z)，其專用計(jì)數(shù)器讀數(shù)輸出端連接于時(shí)鐘振蕩器(to)的停振輸出端(sp)和數(shù)據(jù)處理電路(pc)的時(shí)鐘輸入端(et)，--系統(tǒng)時(shí)鐘信號(hào)(F)既送給計(jì)數(shù)器(z)的復(fù)位輸入端(rs)，也送給數(shù)據(jù)處理電路的同步輸入端(ey)，--內(nèi)部時(shí)鐘信號(hào)(f)的頻率是以滿足下列要求的方式，由選擇數(shù)n而確定的，即一方面，數(shù)位數(shù)(m)與內(nèi)部時(shí)鐘信號(hào)(f)的周期(t)的乘積必須小于或等于系統(tǒng)時(shí)鐘信號(hào)(F)的周期(T)，另一方面，周期(t)必須大于或等于處理數(shù)據(jù)信號(hào)(a、b)的一數(shù)位所需的處理時(shí)間周期(V)。
專利摘要
用時(shí)鐘系統(tǒng)F對(duì)多位數(shù)據(jù)信號(hào)a、b的處理用了串行數(shù)據(jù)處理電路PC，其時(shí)鐘信號(hào)f來自共集成的奇數(shù)n環(huán)連接的反相電路。還提供對(duì)信號(hào)f的計(jì)數(shù)器Z，專用計(jì)數(shù)讀出端(序數(shù)M與PC的輸出C數(shù)位m一致)連接于時(shí)鐘振蕩器t
文檔編號(hào)G06F1/04GK86101674SQ86101674
公開日1987年2月25日 申請(qǐng)日期1986年3月15日
發(fā)明者阿諾德·尤蘭霍夫 申請(qǐng)人:德國Itt工業(yè)有限公司導(dǎo)出引文BiBTeX, EndNote, RefMan