專利名稱:四乙基正硅酸鹽(teos)氧化物于集成電路工藝中的應用的制作方法
技術領域：
本發(fā)明涉及集成電路的制造，具體地說是，涉及TEOS氧化物在集成電路制造方法中的使用。
背景技術：
于半導體元件的制造中，于半導體基材上形成各式導體元件區(qū)域及層。利用光刻技術于不同層中定義圖案，以形成元件區(qū)域。光刻系統(tǒng)由光源、經光刻膠涂布的樣品(sample)、及圖像控制系統(tǒng)所組成，依照圖案而規(guī)制樣品需要以及不要被光源照射之部份。經選定之光刻膠部份通過照射選定波長之光而曝光。視光刻膠種類，可采用顯影方法以選擇性去除經曝光(正型方法)或未經曝光(負型方法)之光刻膠。之后將該圖案印至光刻膠上，且通過后續(xù)方法步驟(例如蝕刻步驟)而移轉至該樣品上。
于層上經圖案化的光刻膠以及經曝光所具有的區(qū)域，通常通過如等離子蝕刻或離子轟擊等蝕刻處理而移除。然而，該光刻膠罩幕亦可能會于等離子蝕刻其下方的材料時退化(degrade)，降低該圖案化至介電層圖像的分辨率。如此不完美的圖像轉移將有損于該半導體元件的表現(xiàn)。
業(yè)已于介電層與光刻膠層間插入已知作為硬式罩幕的特定無機材料，以降低由光刻膠層至其下方介電層的圖像移轉的不完美。該硬式罩幕材料(例如二氧化硅)可通過化學氣相沉積法(CVD)，使用如硅烷(silane)或四乙基正硅酸鹽(tetra-ethyl-ortho-silicate，TEOS)與氧等有機先質的沉積而得。之后，涂布與成像光刻膠于該硬式罩幕上。以等離子蝕刻去除經由光刻膠顯影所具有的無機硬式罩幕區(qū)域，而有機光刻膠層則為抗等離子蝕刻的?？捎跓o機硬式罩幕層與于上方經涂布且經圖案化以有機物為主的光刻膠圖案間，達到相對高的蝕刻選擇比。
通過這些蝕刻，可使該硬式罩幕的輪廓與該光刻膠光刻罩幕相符。此時，可通過蝕刻劑以去除經由硬式罩幕蝕刻而曝光的區(qū)域(如復晶硅)，而該硬式罩幕為抗該蝕刻劑者。之后，可用另一蝕刻劑去除該硬式罩幕。由于可于下方層材料(例如復晶硅)與硬式罩幕之間達到高蝕刻選擇比，故可避免上述討論的圖像移轉不完美缺點。參照第6,890,448、5,468,342、及5,346,586號的美國專利。
傳統(tǒng)以二氧化硅所制成硬式罩幕的移除的一個問題為，蝕刻劑(如氰氟酸)不僅去除二氧化硅硬式罩幕，同時也傾向于將介于鄰接晶體管間的高密度等離子(HDP)場隔離二氧化硅經暴露部份移除。此由于該硬式罩幕氧化物的蝕刻速率與場氧化物相當。部份HDP場氧化物的移除，將非所欲地降低晶體管間的隔離。因此，所需者為，可通過最大化硬式罩幕氧化物與HDP場氧化物的蝕刻速率差異，以最小化場隔離氧化物的非所欲移除形成及去除二氧化硅硬式罩幕的方法。
發(fā)明內容本發(fā)明提供形成二氧化硅硬式罩幕的方法，該硬式罩幕可以快于HDP場氧化物的速率被蝕刻。在實施方式中，本發(fā)明需使用TEOS先質，于較佳攝氏200度的低溫或更低溫度下沉積SiO2硬式罩幕。所生成硬式罩幕具有于以如氫氟酸的蝕刻劑濕蝕刻時，其蝕刻速率快于用于隔離溝渠氧化物的HDP場二氧化物的性質。
圖1～6表示根據(jù)本發(fā)明處理半導體元件的不同階段。
主要元件標記說明8單晶硅9基材10半導體元件11P井12N井
13場介電層14層14.1第一復晶硅層14.2氧化物-氮化物-氧化物層14.3第二復晶硅層15硬式罩幕層16氮氧化硅層17.1抗反射涂布層17.2光刻膠層具體實施方式
于此處的敘述中，應所屬技術領域：
的技術人員，當述及如層、薄膜、區(qū)域、基材、或平板的元件位于另一元件“之上”時，意指前者可直接在后者之上或于此二者之間可存在其它元件。相反地，當元件被指為“直接位于”另一元件“之上”時，則將無任何元件位于此二者之間。亦應注意，附圖中所示的厚度并非等比例繪制，亦不應將本發(fā)明限制于所披露的實施方式。
現(xiàn)參照附圖，將描述根據(jù)本發(fā)明形成可移除硬式罩幕的方法。圖1表示包含半導體基材(9)(例如單晶硅(8))的傳統(tǒng)半導體元件(10)制造的階段，P井(11)以及N井(12)已形成于基材(9)中?？赏ㄟ^淺溝渠隔離(STI)以形成場介電層(13)，以包括通過高密度等離子(HDP)方法所形成的二氧化硅頂層?？梢怨柰榧把踝鳛镠DP方法的先質，且沉積溫度可為攝氏650度左右。介電層(13)亦可通過LOCOS方法(Local Oxidation of Silicon，區(qū)域硅氧化法)或其它方法，以熱生成二氧化硅而形成。在實施方式中，該場介電層(13)的厚度可為約2200埃。
接著，沉積一層(14)，且稍后使用硬式罩幕以將其圖案化。于實施方式中，層(14)為復晶硅或金屬層、或堆棧層(如第一(底部)多晶硅層、氧化物-氮化物-氧化物(ONO)層、以及第二(頂部)復晶硅層)。圖6表示于基材(9)的主動元件區(qū)上所形成復晶硅的數(shù)項特征(例如浮置閘)，ONO層(14.2)形成于復晶硅閘極(14.1))與場氧化物區(qū)域(13)之上，第二復晶硅層(14.3)(例如用以提供內存字符線)則形成于位于浮置閘(14.1)與場氧化物(13)上方的ONO層(14.2)上。
其后如圖2所示，使用SiO2硬式罩幕層(15)以圖案化層(14)(其可包含圖6的堆棧14.1、14.2、及14.3)。圖2表示在攝氏150-250度的相對低溫下使用TEOS(即，Si(OC2H5)4)先質，以等離子強化式化學氣相沉積法(CVD)所形成的硬式罩幕SiO2薄膜(15)Si(OC2H5)4+12O2→SiO2+8CO2+10H2O于約攝氏150-250度于實施方式中，該沉積于攝氏約200度下進行，TEOS的流速為每分鐘約2.2標準升(slm)，且氧氣流速為約9slm。
所生成TEOS氧化物層(15)為高度多孔性。于實施方式中，該TEOS氧化物層的厚度為2000埃。
如圖2所示，依續(xù)于TEOS氧化物層上沉積氮氧化硅(SiON)層(16)、抗反射涂布(ARC)層(17.1)、以及光刻膠層(17.2)。于光刻膠層(17.2)下方的ARC層(17.1)及SiON層(16)，為通過降低基材的反射性，以最小化光刻程序過程中橫越細胞陣列(cell array)的關鍵尺寸的非均勻性。該ARC層(17.1)可為，舉例說明，有機旋涂式ARC層。如圖3所示，光刻膠(17.2)以光刻方式圖案化，且干蝕刻以去除SiON層(16)與TEOS氧化物(15)經曝光部分。該TEOS氧化物(15)將作為層(14)干蝕刻的硬式罩幕。如圖4表示，可于層(14)蝕刻之前去除光刻膠層(17.2)，或是將其保留于結構中而于層(14)蝕刻之后再去除。
接著，干蝕刻經硬式罩幕氧化物(15)暴露的層(14)殘留部份(圖4)。于實施方式，層(14)包括中間夾ONO(氧化物-氮化物-氧化物)層的二層復晶硅層的復晶硅堆棧層。(參照，例如圖6)。該ONO層可以典型的氧化物蝕刻化學物(例如CF4/CHF3氣態(tài)化學物)進行干蝕刻，該蝕刻化學物亦可能蝕刻該硬式罩幕氧化物(15)相當部份。于多層復晶硅堆棧的實施方式中，于層(14)蝕刻時移除高達75％的硬式罩幕(15)(該移除并未顯示在圖4中)。于此情況中，與層(14)ONO的移除同時發(fā)生的硬式罩幕(15)部份移除，乃進一步使于隨后濕蝕刻中的場氧化層(13)損失最小，因于干蝕刻后所殘留的硬式罩幕(15)較少。
一旦以干蝕刻去除層(14)，將暴露場氧化層(13)。最終，如圖5所示，為去除硬式罩幕(15)，采用如稀釋100∶1的氫氟酸(HF)(即，100份水對1份HF)為蝕刻劑以濕蝕刻該硬式罩幕。
于實施方式中，使用100∶1的HF試劑、以約350埃/分鐘的速率，蝕刻于攝氏200度下所形成的多孔性TEOS氧化物層(15)。相反地，該100∶1的HF試劑則以僅約48.3埃/分鐘的速率蝕刻該HDP SiO2層(13)。從而，該TEOS氧化物層以較HDP SiO2快7倍的速率被蝕刻。該蝕刻速率差異允許選擇性蝕刻，以快速去除該TEOS氧化物層，但最小化所不欲的場氧化層(13)損失。該濕蝕刻時間的減少，也有助于減低通道氧化物的損失，以及氧化物-氮化物-氧化物(ONO)在層(14)殘留部分的底切。
除了使所不欲的場氧化層(13)損失最小化外，本發(fā)明的另一優(yōu)點為，于攝氏約200度所形成的氧化物硬式罩幕的干蝕刻速率，仍然類似于在較高溫度下所形成的傳統(tǒng)氧化物硬式罩幕的干蝕刻速率。因此，于本發(fā)明一些實施方式中，用于層(14)的干蝕刻速率及薄膜組合物，乃類似于傳統(tǒng)方法者，且因此側壁保護所需的干蝕刻副產物(例如氟碳化物)亦為類似，導致相似的輪廓與選擇性控制。因此，于一些實施方式中，可簡化本發(fā)明與先前技術干蝕刻方法的結合。
應當注意，于此所披露實施方式的各種修改亦在本發(fā)明范圍內。舉例說明，可使用100∶1 HF濕浸泡蝕刻劑的各種替代物，例如100∶1的緩沖氧化物蝕刻劑(BOE)。此外，本發(fā)明亦不限于100∶1的濃度，因為于不偏離本發(fā)明精神的情形下可使用較高或較低的濃度。該場氧化層可以HDP方法以外的其它方法來形成。本發(fā)明并不限于該場氧化層于硬式罩幕被去除時為暴露的方式，或上述其它結構特征。本發(fā)明并不限于該特定方法或方法參數(shù)。本發(fā)明由權利要求
范圍所定義。
權利要求
1.一種圖案化半導體元件的方法，其特征是包括提供半導體基材；形成第一層于該半導體基材上；通過化學氣相沉積法于攝氏150度至250度的溫度下、由四乙基正硅酸鹽(tetra-ethyl-ortho-silicate，TEOS)沉積TEOS硅氧化物層于該半導體基材上。
2.根據(jù)權利要求
1所述的方法，其特征是上述TEOS硅氧化物層沉積于上述第一層上。
3.根據(jù)權利要求
1所述的方法，其特征是上述通過化學氣相沉積法所進行的TEOS硅氧化物層沉積，發(fā)生于攝氏150度至250度的溫度。
4.根據(jù)權利要求
3所述的方法，其特征是上述第一層包含二氧化硅或氮氧化硅，且上述方法進一步包括相對于上述第一層，以濕蝕刻劑對上述TEOS硅氧化物層進行選擇性蝕刻，其中上述第一層至少于部份蝕刻操作過程中暴露于上述蝕刻劑。
5.根據(jù)權利要求
4所述的方法，其特征是上述濕蝕刻劑包含氫氟酸(HF)。
6.根據(jù)權利要求
5所述的方法，其特征是上述HF以100份水對1份HF的比例以水稀釋。
7.根據(jù)權利要求
4所述的方法，其特征是上述濕蝕刻劑包含緩沖氧化物蝕刻劑(BOE)。
8.根據(jù)權利要求
7所述的方法，其特征是上述緩沖氧化物蝕刻劑以100份水對1份緩沖氧化物蝕刻劑的比例以水稀釋。
9.根據(jù)權利要求
4所述的方法，其特征是進一步包括沉積第二層于上述TEOS硅氧化物層之下；沉積光刻膠層于上述TEOS硅氧化物層之上；圖案化上述光刻膠層；通過上述經圖案化光刻膠以蝕刻所暴露的TEOS硅氧化層；以及蝕刻被上述經蝕刻TEOS硅氧化物層暴露的上述第二層。
10.根據(jù)權利要求
9所述的方法，其特征是進一步包括沉積氮氧化硅(SiON)層于上述TEOS硅氧化物層上；以及沉積有機抗反射涂布(ARC)層于上述SiON層上；其中上述光刻膠層沉積于上述有機ARC層上。
11.根據(jù)權利要求
10所述的方法，其特征是進一步包括蝕刻上述SiON層與上述有機ARC層。
12.根據(jù)權利要求
9所述的方法，其特征是上述第二層包括位于氧化物—氮化物—氧化物或二氧化硅層上的第二復晶硅層。
13.根據(jù)權利要求
12所述的方法，其特征是進一步包括位于上述氧化物-氮化物-氧化物或二氧化硅層下方的第一復晶硅層，其中上述第一復晶硅層經選擇性預蝕刻且暴露部份上述第一層。
14.一種半導體元件，其特征是包括半導體基材；形成于上述半導體基材上的絕緣層；形成于上述絕緣層上的至少部份導體層；以及形成于上述導體層上的多孔性四乙基正硅酸鹽(TEOS)層。
15.根據(jù)權利要求
14所述的之半導體元件，其特征是進一步包括形成于上述多孔性TEOS層上的光刻膠層。
16.根據(jù)權利要求
15所述的半導體元件，其特征是進一步包括形成于上述多孔性TEOS層上、且位于上述光刻膠層下方的氮氧化硅(SiON)層。
17.根據(jù)權利要求
16所述的半導體元件，其特征是上述至少部份導體層包括復晶硅層。
18.一種制造集成電路的方法，其特征是包括形成含氧化硅的第一層；于最高攝氏200度的晶片溫度、以化學氣相沉積由TEOS形成含氧化硅的第二層，其中上述第一層于較高于上述第二層的晶片溫度下形成；對于上述第一層、以含HF的濕蝕刻劑選擇性蝕刻上述第二層。
19.根據(jù)權利要求
18所述的方法，其特征是上述第一層包含場隔離以隔離半導體基材的主動區(qū)。
專利摘要
提供一種制造用于圖案化與蝕刻的低溫可去除二氧化硅硬式罩幕的方法，其中采用四乙基正硅酸鹽(TEOS)以沉積二氧化硅硬式罩幕。
文檔編號H01L21/70GK1996558SQ200610142544
公開日2007年7月11日 申請日期2006年10月25日
發(fā)明者李代萍, 芭芭拉·海希頓 申請人:茂德科技股份有限公司(新加坡子公司)導出引文BiBTeX, EndNote, RefMan