本發(fā)明屬于微電子封裝，尤其涉及一種射頻芯片倒裝互連結(jié)構(gòu)及制備方法。

背景技術(shù)：

1、在電子產(chǎn)品高集成度化、小型化的發(fā)展趨勢下，平面集成技術(shù)已經(jīng)無法滿足高速發(fā)展的需求，而倒裝互連技術(shù)則應運而生，而微凸點的制備是倒裝互連中的關(guān)鍵技術(shù)，釘頭凸點是使用引線鍵合機將金屬引線通過球形鍵合的方式制備得到，作為一種低成本、工藝簡單的凸點制備方法，在行業(yè)內(nèi)應用廣泛，但是通過該方法得到的金屬凸點尺寸小，且高度一致性也較差；

2、對于大尺寸多凸點數(shù)量的射頻芯片倒裝互連而言，一方面需要保證倒裝后的空氣腔高度，避免上下層器件信號傳輸過程中的串擾，另一方面需要高一致性的微凸點陣列，防止倒裝后部分凸點出現(xiàn)虛焊或開路等可靠性問題，即制約了釘頭凸點技術(shù)在射頻三維集成領(lǐng)域的應用；

3、目前的釘頭凸點技術(shù)，如中國發(fā)明專利cn110444522b公開了一種芯片的制備方法，通過對倒裝芯片表面微凸點進行整體拍平的方式提高凸點陣列的高度一致性，但其一方面增加了工藝的繁瑣性，另一方面也僅適用于尺寸較小且凸點數(shù)量少的倒裝芯片結(jié)構(gòu)，對于大尺寸且多凸點數(shù)量的倒裝芯片難以保證壓力施加的均勻性，進而無法保證凸點陣列的高度一致性；

4、如中國發(fā)明專利cn115050659a公開了一種金屬凸點整平方法及倒裝芯片方法，通過對單芯片或晶圓表面金屬凸點進行機械切削和減薄，提高凸點陣列的高度一致性，但其一方面增加了工藝的繁瑣性，另一方面通過該方法制備的凸點陣列在倒裝后發(fā)生二次變形，會導致凸點陣列高度進一步降低，空氣腔高度減小，在高頻傳輸過程中易導致上下層器件的信號串擾和自激；

5、如中國發(fā)明專利cn111029267b公開了一種倒裝互連結(jié)構(gòu)及其制備方法，通過在第一芯片焊盤制備焊料凸點，在第二芯片焊盤制備釘頭凸點，通過熔融焊接的方式實現(xiàn)兩種凸點的結(jié)合，由于焊料凸點焊盤通常需要制作ubm層，提高了裝配成本和工藝復雜性，同時焊料容易氧化，無助焊劑下焊接易產(chǎn)生冷焊、虛焊等問題影響產(chǎn)品可靠性；

6、如中國發(fā)明專利cn111029266b公開了一種制備釘頭凸點的方法及釘頭凸點，通過在所述載體上的預設(shè)位置處形成包含第一凸點和第二凸點的釘頭凸點，來實現(xiàn)具有一定高度的釘頭凸點結(jié)構(gòu)，保證在高頻芯片3d堆疊集成方面的應用，但多層凸點的堆疊會導致凸點厚度的偏差進一步累積，從而導致凸點高度一致性惡化，無法滿足大尺寸多凸點數(shù)量的芯片倒裝需求；

7、即現(xiàn)有技術(shù)難以在解決釘頭凸點的高度一致性問題以及射頻芯片倒裝過程中由空氣腔高度不足帶來的性能惡化問題的同時保證低成本、裝配的高可靠性以及工藝的便捷性。

技術(shù)實現(xiàn)思路

1、本發(fā)明的目的在于，為克服現(xiàn)有技術(shù)缺陷，提供了一種射頻芯片倒裝互連結(jié)構(gòu)及制備方法，制作不同維氏硬度的釘頭凸點于兩個基底上，低維氏硬度的釘頭凸點通過在倒裝過程中的大變形量為另一側(cè)的高維氏硬度的釘頭凸點高度提供補償，高維氏硬度的釘頭凸點通過在倒裝過程中的小變形量保證空氣腔高度的可控塌陷，避免射頻信號在倒裝結(jié)構(gòu)傳輸過程中的串擾和自激，即在低成本的情況下，通過對倒裝互連結(jié)構(gòu)中的釘頭凸點進行硬度梯度設(shè)計，解決了釘頭凸點在大尺寸多凸點數(shù)量射頻芯片倒裝應用過程中的凸點一致性問題及空氣腔高度不足問題，同時倒裝互連結(jié)構(gòu)制備工藝簡單，裝配可靠性高。

2、本發(fā)明目的通過下述技術(shù)方案來實現(xiàn)：

3、一種射頻芯片倒裝互連結(jié)構(gòu)，包括相同尺寸的第一基底以及第二基底，所述第一基底的焊盤上鍵合有多個第一釘頭凸點，所述第二基底的焊盤上鍵合有多個與所述第一釘頭凸點位置對應的第二釘頭凸點；

4、其中，所述第一釘頭凸點的直徑小于所述第一基底的焊盤直徑，所述第一釘頭凸點的直徑大于所述第二釘頭凸點的直徑，且所述第一釘頭凸點的維氏硬度大于所述第二釘頭凸點的維氏硬度。

5、在一個實施方式中，所述第一釘頭凸點的直徑為所述第一基底的焊盤直徑的倍，n大于1。

6、在一個實施方式中，所述第一釘頭凸點的維氏硬度為所述第二釘頭凸點維氏硬度的1.2～2倍。

7、在一個實施方式中，所述第一釘頭凸點的直徑為所述第二釘頭凸點直徑的1.2～2倍。

8、在一個實施方式中，所述第一基底為電路基板或倒裝芯片，當所述第一基底為電路基板時，所述第二基底為倒裝芯片；當所述第一基底為倒裝芯片時，所述第二基底為電路基板或倒裝芯片。

9、在一個實施方式中，所述第一釘頭凸點與所述第二釘頭凸點均由金屬或合金材料制成。

10、本發(fā)明還提供了一種射頻芯片倒裝互連結(jié)構(gòu)的制備方法，用于制備上述的射頻芯片倒裝互連結(jié)構(gòu)，包括如下步驟：

11、步驟s1、在第一基底的焊盤上制備第一釘頭凸點；

12、步驟s2、在第二基底的焊盤上制備第二釘頭凸點；

13、步驟s3、倒裝第一基底與第二基底；

14、步驟s4、壓緊第一基底與第二基底，使第一釘頭凸點和第二釘頭凸點發(fā)生塑性變形并緊密接觸在一起；

15、步驟s5、通過加熱和超聲作用，使第一釘頭凸點與第二釘頭凸點完成固相焊接，以形成第一基底與第二基底的倒裝互連結(jié)構(gòu)；

16、其中，在步驟s1中，制備的第一釘頭凸點的直徑小于第一基底的焊盤直徑，在步驟s2中，制備的第二釘頭凸點的直徑小于第一釘頭凸點的直徑，且制備的第二釘頭凸點的維氏硬度小于第一釘頭凸點的維氏硬度。

17、在一個實施方式中，在步驟s1以及步驟s2中，所述第一釘頭凸點以及所述第二釘頭凸點均由金屬或合金材料經(jīng)引線鍵合機制備而成。

18、在一個實施方式中，在步驟s1中，制備的第一釘頭凸點的直徑為所述第一基底的焊盤直徑的倍，n大于1。

19、在一個實施方式中，在步驟s2中，制備的第一釘頭凸點的維氏硬度為制備的第二釘頭凸點維氏硬度的1.2～2倍，制備的第一釘頭凸點的直徑為制備的第二釘頭凸點直徑的1.2～2倍。

20、本發(fā)明的有益效果在于：

21、通過對倒裝互連結(jié)構(gòu)中的釘頭凸點進行硬度梯度設(shè)計，制作不同維氏硬度的釘頭凸點于兩個基底上，根據(jù)兩個基底上的釘頭凸點的維氏硬度比例，通過力學仿真得到兩個基底上的釘頭凸點的尺寸比例，使第一基板與第二基板在倒裝過程中，高維氏硬度的釘頭凸點高度變形量為低維氏硬度的釘頭凸點高度變形量的0.2～0.8倍，即低維氏硬度的釘頭凸點通過在倒裝過程中的大變形量為另一側(cè)的高維氏硬度的釘頭凸點高度提供補償，高維氏硬度的釘頭凸點通過在倒裝過程中的小變形量保證空氣腔高度的可控塌陷，避免射頻信號在倒裝結(jié)構(gòu)傳輸過程中的串擾和自激，即在低成本的情況下，解決了釘頭凸點在大尺寸多凸點數(shù)量射頻芯片倒裝應用過程中的凸點一致性問題及空氣腔高度不足問題，同時倒裝互連結(jié)構(gòu)制備工藝簡單，裝配可靠性高。

技術(shù)特征：

1.一種射頻芯片倒裝互連結(jié)構(gòu)，其特征在于，包括相同尺寸的第一基底以及第二基底，所述第一基底的焊盤上鍵合有多個第一釘頭凸點，所述第二基底的焊盤上鍵合有多個與所述第一釘頭凸點位置對應的第二釘頭凸點；

2.根據(jù)權(quán)利要求1所述的一種射頻芯片倒裝互連結(jié)構(gòu)，其特征在于，所述第一釘頭凸點的直徑為所述第一基底的焊盤直徑的倍，n大于1。

3.根據(jù)權(quán)利要求1所述的一種射頻芯片倒裝互連結(jié)構(gòu)，其特征在于，所述第一釘頭凸點的維氏硬度為所述第二釘頭凸點維氏硬度的1.2～2倍。

4.根據(jù)權(quán)利要求3所述的一種射頻芯片倒裝互連結(jié)構(gòu)，其特征在于，所述第一釘頭凸點的直徑為所述第二釘頭凸點直徑的1.2～2倍。

5.根據(jù)權(quán)利要求1所述的一種射頻芯片倒裝互連結(jié)構(gòu)，其特征在于，所述第一基底為電路基板或倒裝芯片，當所述第一基底為電路基板時，所述第二基底為倒裝芯片；當所述第一基底為倒裝芯片時，所述第二基底為電路基板或倒裝芯片。

6.根據(jù)權(quán)利要求1所述的一種射頻芯片倒裝互連結(jié)構(gòu)，其特征在于，所述第一釘頭凸點與所述第二釘頭凸點均由金屬或合金材料制成。

7.一種射頻芯片倒裝互連結(jié)構(gòu)的制備方法，用于制備如權(quán)利要求1至6任一項所述的射頻芯片倒裝互連結(jié)構(gòu)，其特征在于，包括如下步驟：

8.根據(jù)權(quán)利要求7所述的一種射頻芯片倒裝互連結(jié)構(gòu)的制備方法，其特征在于，在步驟s1以及步驟s2中，所述第一釘頭凸點以及所述第二釘頭凸點均由金屬或合金材料經(jīng)引線鍵合機制備而成。

9.根據(jù)權(quán)利要求8所述的一種射頻芯片倒裝互連結(jié)構(gòu)的制備方法，其特征在于，在步驟s1中，制備的第一釘頭凸點的直徑為所述第一基底的焊盤直徑的倍，n大于1。

10.根據(jù)權(quán)利要求9所述的一種射頻芯片倒裝互連結(jié)構(gòu)的制備方法，其特征在于，在步驟s2中，制備的第一釘頭凸點的維氏硬度為制備的第二釘頭凸點維氏硬度的1.2～2倍，制備的第一釘頭凸點的直徑為制備的第二釘頭凸點直徑的1.2～2倍。

技術(shù)總結(jié)
本發(fā)明公開了一種射頻芯片倒裝互連結(jié)構(gòu)及制備方法，該結(jié)構(gòu)包括相同尺寸的第一基底以及第二基底，第一基底的焊盤上鍵合有多個第一釘頭凸點，第二基底的焊盤上鍵合有多個與第一釘頭凸點位置對應的第二釘頭凸點；其中，第一釘頭凸點的直徑小于第一基底的焊盤直徑，第一釘頭凸點的直徑大于第二釘頭凸點的直徑，且第一釘頭凸點的維氏硬度大于第二釘頭凸點的維氏硬度，本發(fā)明通過制作不同維氏硬度的釘頭凸點于兩個基底上，低維氏硬度的釘頭凸點通過在倒裝過程中的大變形量為另一側(cè)的高維氏硬度的釘頭凸點高度提供補償，高維氏硬度的釘頭凸點通過在倒裝過程中的小變形量保證空氣腔高度的可控塌陷，避免射頻信號在倒裝結(jié)構(gòu)傳輸過程中的串擾和自激。

技術(shù)研發(fā)人員：朱晨俊,盧茜,張劍,常文涵,廖承舉,董樂,蘆濱雁,趙明,易雙秦,葉惠婕,王友
受保護的技術(shù)使用者：中國電子科技集團公司第二十九研究所
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/17