本說明書等所公開的發(fā)明的一個方式涉及一種物體、方法或制造方法。另外，本說明書等所公開的發(fā)明的一個方式涉及一種工序(process)、機器(machine)、產(chǎn)品(manufacture)或者組合物(composition?of?matter)。尤其是，涉及一種半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法。本發(fā)明的一個方式不局限于上述。作為說明書等所公開的本發(fā)明的一個方式的的例子，可以舉出半導(dǎo)體裝置、顯示裝置、發(fā)光裝置、蓄電裝置、存儲裝置、電子設(shè)備、照明裝置、輸入裝置(例如，觸摸傳感器)、輸入輸出裝置(例如，觸摸面板)、這些裝置的驅(qū)動方法或這些裝置的制造方法。在本說明書等中，半導(dǎo)體裝置是指利用半導(dǎo)體特性的裝置以及包括半導(dǎo)體元件(晶體管、二極管、光電二極管等)的電路及包括該電路的裝置等。此外，半導(dǎo)體裝置是指能夠利用半導(dǎo)體特性而發(fā)揮作用的所有裝置。例如，作為半導(dǎo)體裝置的例子，有集成電路、具備集成電路的芯片、封裝中容納有芯片的電子構(gòu)件。此外，有時存儲裝置、顯示裝置、發(fā)光裝置、照明裝置以及電子設(shè)備等本身是半導(dǎo)體裝置，或者包括半導(dǎo)體裝置。

背景技術(shù)：

1、在半導(dǎo)體裝置之一的顯示裝置中，作為實現(xiàn)輕量化、窄邊框化的方法之一，已知像素電路和驅(qū)動電路的至少一部分一起制造在同一襯底上。另外，為了實現(xiàn)進(jìn)一步的窄邊框化，需要縮小驅(qū)動電路。

2、一般而言，驅(qū)動電路使用cmos(complementary?metal?oxide?semiconductor：互補型金屬氧化物半導(dǎo)體)電路構(gòu)成。cmos電路組合n溝道型晶體管和p溝道型晶體管來構(gòu)成，設(shè)計自由度較高。

3、另一方面，正在研究僅使用n溝道型晶體管構(gòu)成的驅(qū)動電路或者僅使用p溝道型晶體管構(gòu)成的驅(qū)動電路，以實現(xiàn)窄邊框化。將這種結(jié)構(gòu)的電路還稱為“單極性電路”。例如，專利文獻(xiàn)1公開了使用單極性電路構(gòu)成移位寄存器的技術(shù)。

4、[先行技術(shù)文獻(xiàn)]

5、[專利文獻(xiàn)]

6、[專利文獻(xiàn)1]日本專利申請公開第2002-049333號公報

技術(shù)實現(xiàn)思路

1、發(fā)明所要解決的技術(shù)問題

2、本發(fā)明的一個方式的目的之一是提供一種占有面積小的半導(dǎo)體裝置。另外，本發(fā)明的一個方式的目的之一是提供一種功耗低的半導(dǎo)體裝置。另外，本發(fā)明的一個方式的目的之一是提供一種可靠性高的半導(dǎo)體裝置。另外，本發(fā)明的一個方式的目的之一是提供一種新穎半導(dǎo)體裝置。

3、注意，這些目的的記載并不妨礙其他目的的存在。注意，本發(fā)明的一個方式并不需要實現(xiàn)所有上述目的。注意，可以從說明書、附圖、權(quán)利要求書等的記載得知并抽出上述以外的目的。

4、解決技術(shù)問題的手段

5、(1)本發(fā)明的一個方式是一種半導(dǎo)體裝置，該半導(dǎo)體裝置包括設(shè)置在絕緣表面上的第一半導(dǎo)體層、第一半導(dǎo)體層上的第一絕緣層、第一絕緣層上的第一導(dǎo)電層、與第一半導(dǎo)體層的一部分電連接的第二導(dǎo)電層、與第一半導(dǎo)體層的其他一部分電連接的第三導(dǎo)電層、覆蓋第一導(dǎo)電層、第二導(dǎo)電層及第三導(dǎo)電層的第二絕緣層、第二絕緣層上的第三絕緣層、第三絕緣層上的第四絕緣層、第四絕緣層上的第四導(dǎo)電層、貫通第二絕緣層、第三絕緣層、第四絕緣層及第四導(dǎo)電層的開口、具有覆蓋開口的側(cè)面及底部的區(qū)域的第二半導(dǎo)體層、具有分別隔著第二半導(dǎo)體層與開口的側(cè)面重疊的區(qū)域及與開口的底部重疊的區(qū)域的第五絕緣層、以及具有分別隔著第二半導(dǎo)體層及第五絕緣層與開口的側(cè)面重疊的區(qū)域及與開口的底部重疊的區(qū)域的第五導(dǎo)電層。第二半導(dǎo)體層與第二導(dǎo)電層電連接。

6、另外，在(1)中，第二半導(dǎo)體層也可以具有隔著第二導(dǎo)電層與所述第一半導(dǎo)體層重疊的區(qū)域。

7、(2)本發(fā)明的另一個方式是一種半導(dǎo)體裝置，該半導(dǎo)體裝置包括設(shè)置在絕緣表面上的第一半導(dǎo)體層、第一半導(dǎo)體層上的第一絕緣層、第一絕緣層上的第一導(dǎo)電層、與第一半導(dǎo)體層電連接的第二導(dǎo)電層、與第一半導(dǎo)體層電連接的第三導(dǎo)電層、覆蓋第一導(dǎo)電層、第二導(dǎo)電層及第三導(dǎo)電層的第二絕緣層、第二絕緣層上的第三絕緣層、第三絕緣層上的第四絕緣層、第四絕緣層上的第四導(dǎo)電層、貫通第二絕緣層、第三絕緣層、第四絕緣層及第四導(dǎo)電層的開口、具有覆蓋開口的側(cè)面及底部的區(qū)域的第二半導(dǎo)體層、具有分別隔著第二半導(dǎo)體層與開口的側(cè)面重疊的區(qū)域及與開口的底部重疊的區(qū)域的第五絕緣層、以及具有分別隔著第二半導(dǎo)體層及第五絕緣層與開口的側(cè)面重疊的區(qū)域及與開口的底部重疊的區(qū)域的第五導(dǎo)電層。第二半導(dǎo)體層與第一導(dǎo)電層電連接。

8、另外，在上述(1)及(2)中，第二絕緣層優(yōu)選包含硅及氮。第三絕緣層優(yōu)選包含硅及氧。第四絕緣層優(yōu)選包含硅及氮。

9、另外，在上述(1)及(2)中，第一半導(dǎo)體層具有與第二半導(dǎo)體層不同的組成。例如，也可以將硅用于第一半導(dǎo)體層且將氧化物半導(dǎo)體用于第二半導(dǎo)體層。

10、另外，在上述(1)及(2)中，第一半導(dǎo)體層優(yōu)選包含第13族元素和第15族元素中的一方或雙方。

11、氧化物半導(dǎo)體優(yōu)選包含銦和鋅中的一方或雙方。

12、發(fā)明效果

13、根據(jù)本發(fā)明的一個方式可以提供一種占有面積小的半導(dǎo)體裝置。另外，根據(jù)本發(fā)明的一個方式可以提供一種功耗低的半導(dǎo)體裝置。另外，根據(jù)本發(fā)明的一個方式可以提供一種可靠性高的半導(dǎo)體裝置。另外，根據(jù)本發(fā)明的一個方式可以提供一種新穎半導(dǎo)體裝置。

14、注意，這些效果的記載并不妨礙其他效果的存在。注意，本發(fā)明的一個方式并不需要具有所有上述效果。注意，可以從說明書、附圖、權(quán)利要求書等的記載得知并抽出上述以外的效果。

技術(shù)特征：

1.一種半導(dǎo)體裝置，包括：

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，

3.一種半導(dǎo)體裝置，包括：

4.根據(jù)權(quán)利要求1至3中任一項所述的半導(dǎo)體裝置，

5.根據(jù)權(quán)利要求1至3中任一項所述的半導(dǎo)體裝置，

6.根據(jù)權(quán)利要求1至3中任一項所述的半導(dǎo)體裝置，

7.根據(jù)權(quán)利要求1至3中任一項所述的半導(dǎo)體裝置，

8.根據(jù)權(quán)利要求1至3中任一項所述的半導(dǎo)體裝置，

9.根據(jù)權(quán)利要求1至3中任一項所述的半導(dǎo)體裝置，

10.根據(jù)權(quán)利要求1至3中任一項所述的半導(dǎo)體裝置，其中所述第一半導(dǎo)體層包含硅。

11.根據(jù)權(quán)利要求1至3中任一項所述的半導(dǎo)體裝置，其中所述第二半導(dǎo)體層包含氧化物半導(dǎo)體。

12.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，

技術(shù)總結(jié)
提供一種新穎半導(dǎo)體裝置。本發(fā)明是組合橫向溝道型晶體管和縱向溝道型晶體管的半導(dǎo)體裝置。使用橫向溝道型晶體管構(gòu)成p溝道型晶體管且使用縱溝道型晶體管構(gòu)成n溝道型晶體管，由此實現(xiàn)CMOS型半導(dǎo)體裝置。在與橫向溝道型晶體管的柵電極重疊的區(qū)域的絕緣層中設(shè)置開口，在該開口中形成縱向溝道型晶體管。在縱向溝道型晶體管的半導(dǎo)體層中使用氧化物半導(dǎo)體。

技術(shù)研發(fā)人員：保坂泰靖,島行德,神長正美,中田昌孝,肥塚純一,岡崎健一
受保護的技術(shù)使用者：株式會社半導(dǎo)體能源研究所
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/19