本實(shí)用新型涉及一種半導(dǎo)體器件，尤其是一種電荷耦合功率MOSFET器件，屬于半導(dǎo)體器件技術(shù)領(lǐng)域。

背景技術(shù)：

自20世紀(jì)九十年代以來，功率MOSFET最主要的研究方向就是不斷減小其正向?qū)娮瑁≧on）。如今，功率溝槽MOSFET器件已經(jīng)適用于大多數(shù)功率應(yīng)用電路中，且器件的特性不斷接近硅材料的一維極限（表述了器件漂移區(qū)特征導(dǎo)通電阻和關(guān)斷時(shí)擊穿電壓的理論關(guān)系）。RESURF技術(shù)（REduced SURface Field，降低表面電場(chǎng)）的提出，可令耐壓為600V的功率溝槽MOSFET器件超過硅材料的一維極限。同樣依據(jù)RESURF的工作原理，業(yè)界又提出分裂柵型溝槽（Split-Gate Trench）MOSFET器件結(jié)構(gòu)，可在低、中壓（20V~300V）范圍內(nèi)，打破硅材料的一維極限，擁有較低的正向?qū)娮?，器件性能?yōu)越。

公開號(hào)為102280487A的中國(guó)專利《一種新型溝槽結(jié)構(gòu)的功率MOSFET器件及其制造方法》，公開了一種分裂柵型溝槽MOSFET器件結(jié)構(gòu)及制造方法。其提出的功率MOSFET器件的特征導(dǎo)通電阻較普通功率MOSFET器件降低了約40%，導(dǎo)通電阻小，柵漏電荷小，器件特性得到大幅提升。但仍然存在不足，其工藝制程共需采用6層掩膜版，分別為溝槽刻蝕掩膜版、場(chǎng)氧刻蝕掩膜版、柵極導(dǎo)電多晶硅掩膜版、N+注入掩膜版、接觸孔刻蝕掩膜版、金屬層刻蝕掩膜版，其掩膜版層數(shù)偏多，工藝復(fù)雜，工藝成本高，影響市場(chǎng)競(jìng)爭(zhēng)力。其柵極導(dǎo)電多晶硅的引出方式，如圖1所示，首先在柵極導(dǎo)電多晶硅刻蝕工序，采用一層?xùn)艠O導(dǎo)電多晶硅掩膜版進(jìn)行選擇性刻蝕，將柵極導(dǎo)電多晶硅引至硅平面上方，其柵極導(dǎo)電多晶硅在硅平面上方連成一片，隨后將柵極接觸孔打在硅平面上方成片的柵極導(dǎo)電多晶硅上，供柵極金屬連接，如此可避免柵極接觸孔直接打在硅平面下方寬度較窄的柵極多晶硅上，此方案比較適用于早期光刻機(jī)能力有限的情況。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種電荷耦合功率MOSFET器件，其導(dǎo)通電阻低，柵漏電荷Qgd小，輸入電容Ciss小，導(dǎo)通損耗低，開關(guān)損耗低，工藝更為簡(jiǎn)單，成本更為低廉。

按照本實(shí)用新型提供的技術(shù)方案，所述電荷耦合功率MOSFET器件，在所述MOSFET器件俯視平面上，包括位于半導(dǎo)體基板的有源區(qū)、柵極引出區(qū)和終端保護(hù)區(qū)，所述終端保護(hù)區(qū)位于有源區(qū)和柵極引出區(qū)的外圈；在所述MOSFET器件的截面上，半導(dǎo)體基板具有相對(duì)應(yīng)的第一主面與第二主面，所述第一主面與第二主面間包括第一導(dǎo)電類型外延層及位于所述第一導(dǎo)電類型外延層下方的第一導(dǎo)電類型襯底，所述第一導(dǎo)電類型襯底；其特征是：

在所述MOSFET器件俯視平面上，所述柵極引出區(qū)內(nèi)包括若干規(guī)則排布且相互平行設(shè)置的第一溝槽，所述有源區(qū)內(nèi)包括若干規(guī)則排布且相互平行設(shè)置的第一溝槽，所述終端保護(hù)區(qū)內(nèi)包括若干規(guī)則排布且相互平行設(shè)置的第二溝槽；在所述MOSFET器件的截面上，所述第一溝槽和第二溝槽設(shè)置于第一導(dǎo)電類型外延層的上部，所述第一溝槽位于柵極引出區(qū)和有源區(qū)，所述第二溝槽位于終端保護(hù)區(qū)；

在所述柵極引出區(qū)，所述第一溝槽內(nèi)壁表面生長(zhǎng)絕緣氧化層，所述絕緣氧化層包括第一絕緣氧化層和第三絕緣氧化層，所述第一絕緣氧化層生長(zhǎng)于第一溝槽側(cè)壁的上部，第三絕緣氧化層生長(zhǎng)于第一溝槽的下部并覆蓋第一溝槽側(cè)壁的下部及底部，第一絕緣氧化層與第三絕緣氧化層上下連接；第一溝槽內(nèi)淀積有導(dǎo)電多晶硅，所述導(dǎo)電多晶硅包括第一導(dǎo)電多晶硅和第二導(dǎo)電多晶硅，所述第一導(dǎo)電多晶硅與第二導(dǎo)電多晶硅均由第一溝槽的上部向下延伸，且第一導(dǎo)電多晶硅在第一溝槽內(nèi)延伸的距離大于第二導(dǎo)電多晶硅延伸的距離；第一導(dǎo)電多晶硅位于第一溝槽的中心區(qū)，第二導(dǎo)電多晶硅位于第一導(dǎo)電多晶硅的兩側(cè)，第一導(dǎo)電多晶硅與第二導(dǎo)電多晶硅間通過第二絕緣氧化層隔離，所述第二絕緣氧化層與第三絕緣氧化層上下連接；第二導(dǎo)電多晶硅與第一溝槽內(nèi)壁通過第一絕緣氧化層隔離；所述第一溝槽之間及第一溝槽和鄰近第二溝槽之間設(shè)有第二導(dǎo)電類型摻雜區(qū)，所述第二導(dǎo)電類型摻雜區(qū)由第一主面向下延伸，其深度小于第二導(dǎo)電多晶硅的深度；所述柵極引出區(qū)的第一主面上方由絕緣介質(zhì)層覆蓋，第二導(dǎo)電多晶硅的上方設(shè)有第三接觸孔，所述第三接觸孔內(nèi)填充第三接觸孔填充金屬，所述第三接觸孔填充金屬與第二導(dǎo)電多晶硅歐姆接觸；柵極引出區(qū)上方設(shè)有柵極金屬，所述柵極金屬覆蓋于絕緣介質(zhì)層及第三接觸孔填充金屬上，柵極金屬與第三接觸孔填充金屬電性相連；

在所述終端保護(hù)區(qū)，所述第二溝槽內(nèi)淀積有第三導(dǎo)電多晶硅，且第三導(dǎo)電多晶硅位于第二溝槽的中心區(qū)；第二溝槽內(nèi)設(shè)有第四絕緣氧化層，所述第四絕緣氧化層覆蓋第二溝槽的側(cè)壁及底部，同時(shí)覆蓋終端保護(hù)區(qū)的第一主面上方；第三導(dǎo)電多晶硅與第二溝槽內(nèi)壁通過第四絕緣氧化層隔離；所述終端保護(hù)區(qū)的第一主面上方由第四絕緣氧化層和絕緣介質(zhì)層覆蓋；所述第三導(dǎo)電多晶硅的上方設(shè)有第四接觸孔，所述第四接觸孔內(nèi)填充第四接觸孔填充金屬，所述第四接觸孔填充金屬與第三導(dǎo)電多晶硅歐姆接觸；終端保護(hù)區(qū)上方設(shè)有源極金屬，所述源極金屬覆蓋于絕緣介質(zhì)層之上；源極金屬與第四接觸孔填充金屬電性相連；

在所述有源區(qū)，所述第一溝槽內(nèi)壁表面生長(zhǎng)絕緣氧化層，所述絕緣氧化層包括第一絕緣氧化層和第三絕緣氧化層，所述第一絕緣氧化層生長(zhǎng)于第一溝槽側(cè)壁的上部，第三絕緣氧化層生長(zhǎng)于第一溝槽的下部并覆蓋第一溝槽側(cè)壁的下部及底部，第一絕緣氧化層與第三絕緣氧化層上下連接；第一溝槽內(nèi)淀積有導(dǎo)電多晶硅，所述導(dǎo)電多晶硅包括第一導(dǎo)電多晶硅和第二導(dǎo)電多晶硅，所述第一導(dǎo)電多晶硅與第二導(dǎo)電多晶硅均由第一溝槽的上部向下延伸，且第一導(dǎo)電多晶硅在第一溝槽內(nèi)延伸的距離大于第二導(dǎo)電多晶硅延伸的距離；第一導(dǎo)電多晶硅位于第一溝槽的中心區(qū)，第二導(dǎo)電多晶硅位于第一導(dǎo)電多晶硅的兩側(cè)，第一導(dǎo)電多晶硅與第二導(dǎo)電多晶硅間通過第二絕緣氧化層隔離，所述第二絕緣氧化層與第三絕緣氧化層上下連接；第二導(dǎo)電多晶硅與第一溝槽內(nèi)壁通過第一絕緣氧化層隔離；所述第一溝槽之間及第一溝槽和鄰近第二溝槽之間設(shè)有第二導(dǎo)電類型摻雜區(qū)，所述第二導(dǎo)電類型摻雜區(qū)由第一主面向下延伸，其深度小于第二導(dǎo)電多晶硅的深度；所述有源區(qū)的第一主面上方由絕緣介質(zhì)層覆蓋，第一導(dǎo)電多晶硅的上方設(shè)有第二接觸孔，所述第二接觸孔內(nèi)填充第二接觸孔填充金屬，所述第二接觸孔填充金屬與第一導(dǎo)電多晶硅歐姆接觸；相鄰的第一溝槽間相對(duì)應(yīng)的外壁上方均帶有第一導(dǎo)電類型摻雜區(qū)，所述第一導(dǎo)電類型摻雜區(qū)的結(jié)深小于所述第二導(dǎo)電類型摻雜區(qū)的結(jié)深；相鄰第一溝槽之間設(shè)有第一接觸孔，所述第一接觸孔內(nèi)填充有第一接觸孔填充金屬，所述第一接觸孔填充金屬與第一導(dǎo)電類型摻雜區(qū)和第二導(dǎo)電類型摻雜區(qū)歐姆接觸；所述第一溝槽和鄰近第二溝槽之間設(shè)有第五接觸孔，所述第五接觸孔內(nèi)填充有第五接觸孔填充金屬，所述第五接觸孔填充金屬與所述第二導(dǎo)電類型摻雜區(qū)歐姆接觸；

所述柵極金屬與源極金屬相互隔離。

進(jìn)一步的，所述有源區(qū)和柵極引出區(qū)的第一溝槽之間的間距相同；所述終端保護(hù)區(qū)的第二溝槽的個(gè)數(shù)至少為1個(gè)，第二溝槽的寬度等于或者大于第一溝槽，第二溝槽與鄰近第一溝槽的間距等于第一溝槽之間的間距，第二溝槽之間的間距等于或者大于第一溝槽之間的間距。

進(jìn)一步的，所述第四絕緣氧化層的厚度等于第三絕緣氧化層的厚度；所述第三絕緣氧化層的厚度大于第一絕緣氧化層的厚度；所述第二絕緣氧化層的厚度大于第一絕緣氧化層的厚度。

進(jìn)一步的，所述第一導(dǎo)電多晶硅和第三導(dǎo)電多晶硅均與源極金屬電性連接。

進(jìn)一步的，所述第一導(dǎo)電類型襯底的濃度大于第一導(dǎo)電類型外延層的濃度。

進(jìn)一步的，所述MOSFET器件的源極金屬、柵極金屬和絕緣介質(zhì)層的上方可選擇性設(shè)置一層表面鈍化層。

進(jìn)一步的，所述半導(dǎo)體基板的第二主面下方設(shè)有漏極金屬。

進(jìn)一步的，所述第一溝槽內(nèi)的第二絕緣氧化層的厚度為200?~1000 ?；所述第一溝槽內(nèi)的第三絕緣氧化層的厚度及第二溝槽內(nèi)的第四絕緣氧化層的厚度為1000?~10000 ?。

進(jìn)一步的，所述第一導(dǎo)電多晶硅、第二導(dǎo)電多晶硅和第三導(dǎo)電多晶硅均為重?fù)诫s多晶硅材料。

本實(shí)用新型具有以下優(yōu)點(diǎn)：

1、在第一溝槽和第二溝槽內(nèi)分別設(shè)置第一導(dǎo)電多晶硅和第三導(dǎo)電多晶硅，其中第一導(dǎo)電多晶硅和第三導(dǎo)電多晶硅深度較深，第一導(dǎo)電多晶硅在第二導(dǎo)電類型摻雜區(qū)下方的部分被較厚的第三絕緣氧化層所包覆，第三導(dǎo)電多晶硅則整個(gè)被較厚的第四絕緣氧化層所包覆，并且第一導(dǎo)電多晶硅和第三導(dǎo)電多晶硅均與源極金屬電性連接，當(dāng)在器件的漏極金屬和源極金屬間施加反向電壓時(shí)，相鄰溝槽之間會(huì)產(chǎn)生橫向電場(chǎng)，結(jié)合第二導(dǎo)電類型摻雜層和第一導(dǎo)電類型外延層所構(gòu)成P-N結(jié)產(chǎn)生的縱向電場(chǎng)，形成二維電場(chǎng)耗盡區(qū)，突破硅材料的一維限制，在滿足與傳統(tǒng)溝槽功率MOSFET器件相同耐壓需求的前提下，本實(shí)用新型功率MOSFET器件中的第一導(dǎo)電類型外延層電阻率降低，從而大幅降低器件的導(dǎo)通電阻。

2、通過從寬度較窄的第二導(dǎo)電多晶硅上方直接開孔的方式，省去1層掩膜版，保證器件高性能的同時(shí)，減少掩膜版數(shù)量，簡(jiǎn)化工藝流程，減低工藝成本，增強(qiáng)產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)力，緩解了現(xiàn)有技術(shù)MOSFET器件工藝復(fù)雜，成本高的問題。

3、在本實(shí)用新型中，形成元胞結(jié)構(gòu)的制造工藝都是借助于已廣泛使用的一些半導(dǎo)體制造技術(shù)的工藝來實(shí)現(xiàn)的，并未增加工藝實(shí)施難度，因此，利于推廣和批量生產(chǎn)。

附圖說明

圖1為現(xiàn)有技術(shù)功率MOSFET的結(jié)構(gòu)剖視圖。

圖2為本實(shí)用新型所述電荷耦合功率MOSFET器件的俯視平面圖。

圖2AA為圖2的AA截面的結(jié)構(gòu)剖視圖。

圖2BB為圖2的BB截面的結(jié)構(gòu)剖視圖。

圖3AA~圖18AA為本實(shí)用新型實(shí)施例具體實(shí)施時(shí)AA截面的剖視圖，其中，

圖3AA為所述半導(dǎo)體基板的AA截面剖視圖。

圖4AA為得到硬掩膜層窗口后的AA截面剖視圖。

圖5AA為得到第一溝槽和第二溝槽后的AA截面剖視圖。

圖6AA為得到第一導(dǎo)電多晶硅淀積孔和第三導(dǎo)電多晶硅淀積孔后的AA截面剖視圖。

圖7AA為得到第一導(dǎo)電多晶硅材料層的AA截面剖視圖。

圖8AA為得到第一導(dǎo)電多晶硅和第三導(dǎo)電多晶硅后的AA截面剖視圖。

圖9AA為得到第三絕緣氧化層后的AA截面剖視圖。

圖10AA為得到第二導(dǎo)電多晶硅淀積孔后的AA截面剖視圖。

圖11AA為得到第二導(dǎo)電多晶硅材料層后的AA截面剖視圖。

圖12AA為得到第二導(dǎo)電多晶硅后的AA截面剖視圖。

圖13AA為得到P阱摻雜區(qū)后的AA截面剖視圖。

圖14AA為得到N+摻雜區(qū)后的AA截面剖視圖。

圖15AA為得到接觸孔后的AA截面剖視圖。

圖16AA為得到接觸孔填充金屬后的AA截面剖視圖。

圖17AA為得到源極金屬和柵極金屬后的AA截面剖視圖。

圖18AA為得到漏極金屬后的AA截面剖視圖。

圖3BB~圖18 BB為本實(shí)用新型實(shí)施例具體實(shí)施時(shí)BB截面的剖視圖，其中，

圖3 BB為所述半導(dǎo)體基板的BB截面剖視圖。

圖4 BB為得到硬掩膜層窗口后的BB截面剖視圖。

圖5 BB為得到第一溝槽和第二溝槽后的BB截面剖視圖。

圖6 BB為得到第一導(dǎo)電多晶硅淀積孔和第三導(dǎo)電多晶硅淀積孔后的BB截面剖視圖。

圖7 BB為得到第一導(dǎo)電多晶硅材料層的BB截面剖視圖。

圖8 BB為得到第一導(dǎo)電多晶硅和第三導(dǎo)電多晶硅后的BB截面剖視圖。

圖9 BB為得到第三絕緣氧化層后的BB截面剖視圖。

圖10 BB為得到第二導(dǎo)電多晶硅淀積孔后的BB截面剖視圖。

圖11 BB為得到第二導(dǎo)電多晶硅材料層后的BB截面剖視圖。

圖12 BB為得到第二導(dǎo)電多晶硅后的BB截面剖視圖。

圖13 BB為得到P阱摻雜區(qū)后的BB截面剖視圖。

圖14 BB為得到N+摻雜區(qū)后的BB截面剖視圖。

圖15 BB為得到接觸孔后的BB截面剖視圖。

圖16 BB為得到接觸孔填充金屬后的BB截面剖視圖。

圖17 BB為得到源極金屬和柵極金屬后的BB截面剖視圖。

圖18 BB為得到漏極金屬后的BB截面剖視圖。

附圖標(biāo)記說明：1-N+襯底、2-N型外延層、3-第一溝槽、4-第二溝槽、5-第三絕緣氧化層、6-第四絕緣氧化層、7-第一導(dǎo)電多晶硅、8-第三導(dǎo)電多晶硅、9-第二絕緣氧化層、10-第一絕緣氧化層、11-第二導(dǎo)電多晶硅、12-P阱摻雜區(qū)、13-N+摻雜區(qū)、14-絕緣介質(zhì)層、15-第一接觸孔、16-第一接觸孔填充金屬、17-第二接觸孔、18-第二接觸孔填充金屬、19-第三接觸孔、20-第三接觸孔填充金屬、21-第四接觸孔、22-第四接觸孔填充金屬、23-第五接觸孔、24-第五接觸孔填充金屬、25-源極金屬、26-柵極金屬、27-漏極金屬、28-第一主面、29-第二主面、30-硬掩膜層、31-硬掩膜層窗口、32-第一絕緣氧化材料層、33-第一導(dǎo)電多晶硅淀積孔、34-第三導(dǎo)電多晶硅淀積孔、35-第一導(dǎo)電多晶硅材料層、36-第二絕緣氧化材料層、37-第二導(dǎo)電多晶硅淀積孔、38-第二導(dǎo)電多晶硅材料層。

具體實(shí)施方式

下面結(jié)合具體附圖對(duì)本實(shí)用新型作進(jìn)一步說明。

以下具體實(shí)施方式的描述中，以N型MOSFET器件為例，如圖2所示，在本實(shí)用新型所述MOSFET器件的俯視平面上，包括位于半導(dǎo)體基板的有源區(qū)、柵極引出區(qū)和終端保護(hù)區(qū)，所述終端保護(hù)區(qū)位于有源區(qū)和柵極引出區(qū)的外圈；在所述MOSFET器件的截面上，半導(dǎo)體基板包括N型外延層2及位于所述外延層2下方的N+襯底1，所述N+襯底1鄰接N型外延層2，N+襯底1的濃度大于N型外延層2的濃度。半導(dǎo)體基板具有相對(duì)應(yīng)的第一主面28與第二主面29，N型外延層2的表面形成第一主面28，N+襯底1的表面形成第二主面29，第一主面28和第二主面29相對(duì)應(yīng)分布。

如圖2所示，在所述MOSFET器件俯視平面上，所述柵極引出區(qū)被終端區(qū)環(huán)繞；所述柵極引出區(qū)內(nèi)包括若干規(guī)則排布且相互平行設(shè)置的第一溝槽3，所述第一溝槽3內(nèi)壁設(shè)有第一絕緣氧化層10，第一導(dǎo)電多晶硅7位于所述第一溝槽3的中央，所述第一導(dǎo)電多晶硅7被第二絕緣氧化層9包圍，第二導(dǎo)電多晶硅11位于所述第一絕緣氧化層10和第二絕緣氧化層9之間；所述柵極引出區(qū)設(shè)有第三接觸孔19，所述第三接觸孔19位于第一導(dǎo)電多晶硅7兩側(cè)，且位于第二導(dǎo)電多晶硅11之上，第三接觸孔填充金屬20與第二導(dǎo)電多晶硅11電性相連；所述終端保護(hù)區(qū)內(nèi)包括若干規(guī)則排布且相互平行設(shè)置的第二溝槽4，所述第二溝槽4環(huán)繞所述第一溝槽3；所述第二溝槽4中央設(shè)有第三導(dǎo)電多晶硅8；所述終端保護(hù)區(qū)設(shè)有第四接觸孔21，所述第四接觸孔21位于第三導(dǎo)電多晶硅8之上，第四接觸孔填充金屬22與第三導(dǎo)電多晶硅8電性相連；柵極金屬26位于柵極引出區(qū)之上，所述柵極金屬26與第三接觸孔填充金屬20相連；源極金屬25位于終端保護(hù)區(qū)之上，所述源極金屬25與第四接觸孔填充金屬22相連；所述柵極金屬26與源極金屬25相互隔離；

如圖2AA所示，在所述MOSFET器件俯視平面的AA截面上，包括柵極引出區(qū)和終端保護(hù)區(qū)；所述N型外延層2內(nèi)的上部設(shè)有第一溝槽3和第二溝槽4，所述第一溝槽3位于柵極引出區(qū)，所述第二溝槽4位于終端保護(hù)區(qū)；所述第一溝槽3內(nèi)壁表面生長(zhǎng)絕緣氧化層，所述絕緣氧化層包括第一絕緣氧化層10和第三絕緣氧化層5，所述第一絕緣氧化層10生長(zhǎng)于第一溝槽3側(cè)壁的上部，第三絕緣氧化層5生長(zhǎng)于第一溝槽3的下部并覆蓋第一溝槽3側(cè)壁的下部及底部，第一絕緣氧化層10與第三絕緣氧化層5上下連接；第一溝槽3內(nèi)淀積有導(dǎo)電多晶硅，所述導(dǎo)電多晶硅包括第一導(dǎo)電多晶硅7和第二導(dǎo)電多晶硅11，所述第一導(dǎo)電多晶硅7與第二導(dǎo)電多晶硅11均由第一溝槽3的上部向下延伸，且第一導(dǎo)電多晶硅7在第一溝槽3內(nèi)延伸的距離大于第二導(dǎo)電多晶硅11延伸的距離；第一導(dǎo)電多晶硅7位于第一溝槽3的中心區(qū)，第二導(dǎo)電多晶硅11位于第一導(dǎo)電多晶硅7的兩側(cè)，第一導(dǎo)電多晶硅7與第二導(dǎo)電多晶硅11間通過第二絕緣氧化層9隔離，所述第二絕緣氧化層9與第三絕緣氧化層5上下連接；第二導(dǎo)電多晶硅11與第一溝槽3內(nèi)壁通過第一絕緣氧化層10隔離；所述第一溝槽3之間及第一溝槽3和鄰近第二溝槽4之間設(shè)有P阱摻雜區(qū)12，所述P阱摻雜區(qū)12由第一主面28向下延伸，其深度小于第二導(dǎo)電多晶硅11的深度；所述柵極引出區(qū)的第一主面28上方由絕緣介質(zhì)層14覆蓋，第二導(dǎo)電多晶硅11的上方設(shè)有第三接觸孔19，所述第三接觸孔19內(nèi)填充第三接觸孔填充金屬20，所述第三接觸孔填充金屬20與第二導(dǎo)電多晶硅11歐姆接觸；柵極引出區(qū)上方設(shè)有柵極金屬26，所述柵極金屬26覆蓋于絕緣介質(zhì)層14及第三接觸孔填充金屬20上，柵極金屬26與第三接觸孔填充金屬20電性相連；所述第二溝槽4內(nèi)淀積有第三導(dǎo)電多晶硅8，且第三導(dǎo)電多晶硅8位于第二溝槽4的中心區(qū)；第二溝槽4內(nèi)設(shè)有第四絕緣氧化層6，所述第四絕緣氧化層6覆蓋第二溝槽4的側(cè)壁及底部，同時(shí)覆蓋終端保護(hù)區(qū)的第一主面28上方；第三導(dǎo)電多晶硅8與第二溝槽4內(nèi)壁通過第四絕緣氧化層6隔離；所述終端保護(hù)區(qū)的第一主面28上方由第四絕緣氧化層6和絕緣介質(zhì)層14覆蓋；所述第三導(dǎo)電多晶硅8的上方設(shè)有第四接觸孔21，所述第四接觸孔21內(nèi)填充第四接觸孔填充金屬22，所述第四接觸孔填充金屬22與第三導(dǎo)電多晶硅8歐姆接觸；終端保護(hù)區(qū)上方設(shè)有源極金屬25，所述源極金屬25覆蓋于絕緣介質(zhì)層14之上；源極金屬25與第四接觸孔填充金屬22電性相連；

如圖2所示，在所述MOSFET器件俯視平面上，所述有源區(qū)被終端區(qū)環(huán)繞；所述有源區(qū)內(nèi)包括若干規(guī)則排布且相互平行設(shè)置的第一溝槽3，所述第一溝槽3內(nèi)壁設(shè)有第一絕緣氧化層10，第一導(dǎo)電多晶硅7位于所述第一溝槽3的中央，所述第一導(dǎo)電多晶硅7被第二絕緣氧化層9包圍，第二導(dǎo)電多晶硅11位于所述第一絕緣氧化層10和第二絕緣氧化層9之間；所述有源區(qū)設(shè)有第一接觸孔15、第二接觸孔17和第五接觸孔23，所述第一接觸孔15位于第一溝槽3之間，所述第二接觸孔17位于第一導(dǎo)電多晶硅7之上，第二接觸孔填充金屬18與第一導(dǎo)電多晶硅7電性相連，所述第五接觸孔23位于第一溝槽3和鄰近的第二溝槽4之間；所述終端保護(hù)區(qū)內(nèi)包括若干規(guī)則排布且相互平行設(shè)置的第二溝槽4，所述第二溝槽4環(huán)繞所述第一溝槽3；所述第二溝槽4中央設(shè)有第三導(dǎo)電多晶硅8；所述終端保護(hù)區(qū)設(shè)有第四接觸孔21，所述第四接觸孔21位于第三導(dǎo)電多晶硅8之上，第四接觸孔填充金屬22與第三導(dǎo)電多晶硅8電性相連；源極金屬25位于有源區(qū)和終端保護(hù)區(qū)之上，所述有源金屬25與第一接觸孔填充金屬16、第二接觸孔填充金屬18、第四接觸孔填充金屬22和第五接觸孔填充金屬24電性相連；

如圖2BB所示，在所述MOSFET器件俯視平面的BB截面上，包括有源區(qū)和終端保護(hù)區(qū)；所述N型外延層2內(nèi)的上部設(shè)有第一溝槽3和第二溝槽4；所述第一溝槽3位于有源區(qū)，所述第二溝槽4位于終端保護(hù)區(qū)；所述第一溝槽3內(nèi)壁表面生長(zhǎng)絕緣氧化層，所述絕緣氧化層包括第一絕緣氧化層10和第三絕緣氧化層5，所述第一絕緣氧化層10生長(zhǎng)于第一溝槽3側(cè)壁的上部，第三絕緣氧化層5生長(zhǎng)于第一溝槽3的下部并覆蓋第一溝槽3側(cè)壁的下部及底部，第一絕緣氧化層10與第三絕緣氧化層5上下連接；第一溝槽3內(nèi)淀積有導(dǎo)電多晶硅，所述導(dǎo)電多晶硅包括第一導(dǎo)電多晶硅7和第二導(dǎo)電多晶硅11，所述第一導(dǎo)電多晶硅7與第二導(dǎo)電多晶硅11均由第一溝槽3的上部向下延伸，且第一導(dǎo)電多晶硅7在第一溝槽3內(nèi)延伸的距離大于第二導(dǎo)電多晶硅11延伸的距離；第一導(dǎo)電多晶硅7位于第一溝槽3的中心區(qū)，第二導(dǎo)電多晶硅11位于第一導(dǎo)電多晶硅7的兩側(cè)，第一導(dǎo)電多晶硅7與第二導(dǎo)電多晶硅11間通過第二絕緣氧化層9隔離，所述第二絕緣氧化層9與第三絕緣氧化層5上下連接；第二導(dǎo)電多晶硅11與第一溝槽3內(nèi)壁通過第一絕緣氧化層10隔離；所述第一溝槽3之間及第一溝槽3和鄰近第二溝槽4之間設(shè)有P阱摻雜區(qū)12，所述P阱摻雜區(qū)12由第一主面28向下延伸，其深度小于第二導(dǎo)電多晶硅11的深度；所述有源區(qū)的第一主面28上方由絕緣介質(zhì)層14覆蓋，第一導(dǎo)電多晶硅7的上方設(shè)有第二接觸孔17，所述第二接觸孔17內(nèi)填充第二接觸孔填充金屬18，所述第二接觸孔填充金屬18與第一導(dǎo)電多晶硅7歐姆接觸；相鄰的第一溝槽3間相對(duì)應(yīng)的外壁上方均帶有N+摻雜區(qū)13，所述N+摻雜區(qū)13的結(jié)深小于所述P阱摻雜區(qū)12的結(jié)深；相鄰第一溝槽3之間設(shè)有第一接觸孔15，所述第一接觸孔15內(nèi)填充有第一接觸孔填充金屬16，所述第一接觸孔填充金屬16與N+摻雜區(qū)13和P阱摻雜區(qū)12歐姆接觸；所述第一溝槽3和鄰近第二溝槽4之間設(shè)有第五接觸孔23，所述第五接觸孔23內(nèi)填充有第五接觸孔填充金屬24，所述第五接觸孔填充金屬24與所述P阱摻雜區(qū)12歐姆接觸；所述第二溝槽4內(nèi)淀積有第三導(dǎo)電多晶硅8，且第三導(dǎo)電多晶硅8位于第二溝槽4的中心區(qū)；第二溝槽4內(nèi)設(shè)有第四絕緣氧化層6，所述第四絕緣氧化層6覆蓋第二溝槽4的側(cè)壁及底部，同時(shí)覆蓋終端保護(hù)區(qū)的第一主面28上方；第三導(dǎo)電多晶硅8與第二溝槽4內(nèi)壁通過第四絕緣氧化層6隔離；所述終端保護(hù)區(qū)的第一主面28上方由第四絕緣氧化層6和絕緣介質(zhì)層14覆蓋；所述第三導(dǎo)電多晶硅8的上方設(shè)有第四接觸孔21，所述第四接觸孔21內(nèi)填充第四接觸孔填充金屬22，所述第四接觸孔填充金屬22與第三導(dǎo)電多晶硅8歐姆接觸；有源區(qū)和終端保護(hù)區(qū)上方設(shè)有源極金屬25，所述源極金屬25覆蓋于絕緣介質(zhì)層14、第一接觸孔填充金屬16、第二接觸孔填充金屬18、第四接觸孔填充金屬22及第五接觸孔填充金屬24之上，源極金屬25與第一接觸孔填充金屬16、第二接觸孔填充金屬18、第四接觸孔填充金屬22及第五接觸孔填充金屬24電性相連。

上述結(jié)構(gòu)的功率MOSFET器件，通過下述工藝步驟實(shí)現(xiàn)：

a、提供具有兩個(gè)相對(duì)主面的半導(dǎo)體基板，所述半導(dǎo)體基板包括N+襯底1及位于所述N+襯底1上方的N型外延層2，N型外延層2的上表面形成半導(dǎo)體基板的第一主面28，N+襯底1的下表面形成半導(dǎo)體基板的第二主面29；

如圖3AA和圖3BB所示：所述N型外延層2鄰接N+襯底1；半導(dǎo)體基板的材料包括硅；

b、在上述半導(dǎo)體基板的第一主面上28設(shè)置硬掩膜層30，選擇性地掩蔽和刻蝕硬掩膜層30，以得到所需貫通硬掩膜層的掩膜層窗口31；

如圖4AA和圖4BB所示：所述硬掩膜層30可以采用LPTEOS、熱氧化二氧化硅加化學(xué)氣相淀積二氧化硅或熱氧化二氧化硅加氮化硅，其后通過光刻和各向異性刻蝕形成硬掩膜層；

c、利用上述硬掩膜層窗口31，在第一主面上28通過各向異性干法刻蝕半導(dǎo)體基板，在半導(dǎo)體基板的N型外延層2內(nèi)形成溝槽，所述溝槽包括第一溝槽3和第二溝槽4，第一溝槽3和第二溝槽4的深度均小于N型外延層2的厚度，第二溝槽4的寬度等于第一溝槽3的寬度；

如圖5AA和圖5BB所示：所述第一溝槽3和第二溝槽4為同一步工藝刻蝕而成，第一溝槽3和第二溝槽4均從第一主面28向下延伸；

d、去除上述第一主面28上的硬掩膜層30，并在第一主面28及溝槽內(nèi)壁生長(zhǎng)第一絕緣氧化材料層32，得到位于第二溝槽4內(nèi)壁及第一主面28上的第四絕緣氧化層6、以及位于第一溝槽3內(nèi)壁的第三絕緣氧化層5，且在第一溝槽3和第二溝槽4的中心區(qū)分別形成第一導(dǎo)電多晶硅淀積孔33和第三導(dǎo)電多晶硅淀積孔34；

如圖6AA和圖6BB所示：所述第一絕緣氧化材料層32在第一溝槽3下部的厚度與第三絕緣氧化層5的厚度一致；所述第一絕緣氧化材料層32在第一溝槽3內(nèi)的總寬度小于第一溝槽3的寬度，在第二溝槽4內(nèi)的總寬度小于第二溝槽4的寬度，從而能夠在第一溝槽3和第二溝槽4的中心區(qū)分別形成第一導(dǎo)電多晶硅淀積孔33和第三導(dǎo)電多晶硅淀積孔34；

e、在上述第一主面28上淀積第一導(dǎo)電多晶硅材料層35，所述第一導(dǎo)電多晶硅材料層35覆蓋于第一絕緣氧化材料層32上，并填充于第一導(dǎo)電多晶硅淀積孔33和第三導(dǎo)電多晶硅淀積孔34內(nèi)；

如圖7AA和圖7BB所示：通過淀積第一導(dǎo)電多晶硅材料層35，將第一導(dǎo)電多晶硅淀積孔33和第三導(dǎo)電多晶硅淀積孔34均填滿；

f、通過各向異性干法刻蝕，回刻第一主面28上的第一導(dǎo)電多晶硅材料層35，得到位于第一溝槽3內(nèi)的第一導(dǎo)電多晶硅7和第二溝槽4內(nèi)的第三導(dǎo)電多晶硅8；

如圖8AA和圖8BB所示：通過各向異性干法刻蝕，可形成第一溝槽3內(nèi)的第一導(dǎo)電多晶硅7和第二溝槽4內(nèi)的第三導(dǎo)電多晶硅8；

g、通過光刻掩膜方式，選擇性腐蝕去除有源區(qū)和柵極引出區(qū)表面的第一絕緣氧化材料層32，同時(shí)去除第一溝槽3內(nèi)壁上部的第一絕緣氧化材料層32，得到位于第一溝槽下部的第三絕緣氧化層5；

如圖9AA和圖9BB所示：去除第一主面28上，第一絕緣柵氧化層材料32，并去除需要形成第一絕緣氧化層10部位的第一絕緣氧化材料層32，從而得到第三絕緣氧化層5，所述第三絕緣氧化層5包覆第一導(dǎo)電多晶硅7的下部；第三絕緣柵氧化層5的厚度為1000?~10000 ?；

h、在上述半導(dǎo)體基板的第一主面28上生長(zhǎng)第二絕緣氧化材料層36，所述第二絕緣氧化材料層36覆蓋于第一主面28和第四絕緣氧化層6上，并覆蓋于第一溝槽3上部?jī)?nèi)壁，且得到包覆第一導(dǎo)電多晶硅7的第二絕緣氧化層9；第一絕緣氧化層10與第一溝槽3側(cè)壁上的第二絕緣氧化材料層36間形成第二導(dǎo)電多晶硅淀積孔37；

如圖10AA和圖10BB所示：通過第二絕緣柵氧化材料層36可同時(shí)形成第一絕緣氧化層10及第二絕緣氧化層9，第一絕緣氧化層10與第三絕緣氧化層9為同一工藝制造層；通過第二導(dǎo)電多晶硅淀積孔37可形成第二導(dǎo)電多晶硅11；第一絕緣柵氧化層10的厚度為200?~1000 ?；

i、在上述半導(dǎo)體基板的第一主面28淀積第二導(dǎo)電多晶硅材料層38，所述第二導(dǎo)電多晶硅材料層38覆蓋于第二絕緣氧化材料層36及第二絕緣氧化層9上，并填充于第二導(dǎo)電多晶硅淀積孔37內(nèi)；

如圖11AA和圖11BB所示：通過淀積第二導(dǎo)電多晶硅材料層38，可在第二導(dǎo)電多晶硅淀積孔37內(nèi)形成第二導(dǎo)電多晶硅11；

j、去除上述半導(dǎo)體基板的第一主面28上的第二導(dǎo)電多晶硅材料層38及第二絕緣氧化材料層36，得到位于第一溝槽3側(cè)壁上部的第一絕緣氧化層10及位于第二導(dǎo)電多晶硅淀積孔37內(nèi)的第二導(dǎo)電多晶硅11；

如圖12AA和圖12BB所示：同時(shí)去除第一主面28上的第二導(dǎo)電多晶硅材料層38及第二絕緣氧化材料層36，從而在第一溝槽3內(nèi)同時(shí)得到第一絕緣柵氧化層10和第二導(dǎo)電多晶硅11；

k、在上述半導(dǎo)體基板的第一主面28上，自對(duì)準(zhǔn)離子注入P型雜質(zhì)離子，并通過高溫推結(jié)形成P阱摻雜區(qū)12，所述P阱摻雜區(qū)12在N型外延層2內(nèi)的深度小于第二導(dǎo)電多晶硅11在第一溝槽3內(nèi)向下延伸的距離；

如圖13AA和圖13BB所示：自對(duì)準(zhǔn)注入的P型雜質(zhì)離子可為常用的B離子；

l、在上述半導(dǎo)體基板的第一主面28上，通過光刻掩膜方式，選擇性注入高濃度的N型雜質(zhì)離子，通過高溫推結(jié)形成N+摻雜區(qū)13；

如圖14AA和圖14BB所示：注入高濃度的N型雜質(zhì)離子可為As離子或者Ph離子，N+摻雜區(qū)13形成MOSFET器件的源區(qū)；

m、在上述半導(dǎo)體基板的第一主面28上淀積絕緣介質(zhì)層14，對(duì)所述絕緣介質(zhì)層14和第四絕緣氧化層6進(jìn)行接觸孔光刻和刻蝕，并刻蝕少量半導(dǎo)體基板，得到位于第一溝槽3之間的第一接觸孔15，位于第一導(dǎo)電多晶硅7上方的第二接觸孔17，位于第二導(dǎo)電多晶硅11上方的第三接觸孔19，位于第三導(dǎo)電多晶硅8上方的第四接觸孔21，及位于第二溝槽4和鄰近第一溝槽3之間的第五接觸孔23；

如圖15AA和圖15BB所示：不同接觸孔位于不同局域，且對(duì)應(yīng)氧化層的刻蝕厚度不相同，可通過調(diào)整接觸孔的寬度，使各接觸孔的深寬比基本一致，從而降低刻蝕工藝難度；半導(dǎo)體基板的刻蝕量為0.4um~0.5um；

n、在上述第一接觸孔15、第二接觸孔17、第三接觸孔19、第四接觸孔21、第五接觸孔23內(nèi)填充接觸孔填充金屬，得到位于接觸孔內(nèi)的接觸孔填充金屬，包括第一接觸孔填充金屬16、第二接觸孔填充金屬18、第三接觸孔填充金屬20、第四接觸孔填充金屬22、第五接觸孔填充金屬24。所述第一接觸孔填充金屬16與其下方的P阱摻雜區(qū)12及N+摻雜區(qū)13歐姆接觸；所述第二接觸孔填充金屬18與第一導(dǎo)電多晶硅7歐姆接觸；所述第三接觸孔填充金屬20與第二導(dǎo)電多晶硅11歐姆接觸；所述第四接觸孔填充金屬22與第三導(dǎo)電多晶硅8歐姆接觸；所述第五接觸孔填充金屬24與其下方的P阱摻雜區(qū)12歐姆接觸；

如圖16AA和圖16BB所示：接觸孔填充金屬為鎢、銅或鋁；

o、在上述絕緣介質(zhì)層和接觸孔填充金屬上淀積金屬材料層，并對(duì)所述金屬材料層進(jìn)行光刻和刻蝕，得到源極金屬25和柵極金屬26；所述源極金屬25與第一接觸孔填充金屬16、第二接觸孔填充金屬18、第四接觸孔填充金屬22和第五接觸孔填充金屬24連接成等電位；所述柵極金屬26與第三接觸孔填充金屬20等電位相連；

如圖17AA和圖17BB所示：在絕緣介質(zhì)層和接觸孔填充金屬上淀積金屬材料層，并對(duì)所述金屬材料層進(jìn)行光刻和刻蝕，形成功率MOSFET器件的源極端和柵極端；

p、在上述半導(dǎo)體基板的第二主面29設(shè)置漏極金屬27，所述漏極金屬27與N+襯底1歐姆接觸。

如圖18AA和圖18BB所示：在第二主面29上淀積漏極金屬27，形成功率MOSFET器件的漏極端。

本實(shí)用新型實(shí)施例中，在第一溝槽3和第二溝槽4內(nèi)分別設(shè)置第一導(dǎo)電多晶硅7和第三導(dǎo)電多晶硅8，其中第一導(dǎo)電多晶硅7和第三導(dǎo)電多晶硅8深度較深，第一導(dǎo)電多晶硅7在P阱摻雜層12下方的部分被較厚的第三絕緣氧化層5所包覆，第三導(dǎo)電多晶硅8則整個(gè)被較厚的第四絕緣氧化層6所包覆，并且第一導(dǎo)電多晶硅7和第三導(dǎo)電多晶硅8均與源極金屬25電連接，當(dāng)在器件的漏極金屬27和源極金屬25間施加反向電壓時(shí)，相鄰溝槽之間會(huì)產(chǎn)生橫向電場(chǎng)，結(jié)合P阱摻雜層12和N型外延層2所構(gòu)成P-N結(jié)產(chǎn)生的縱向電場(chǎng)，形成二維電場(chǎng)耗盡區(qū)，突破硅材料的一維限制，在滿足與傳統(tǒng)溝槽功率MOSFET器件相同耐壓需求的前提下，本實(shí)用新型功率MOSFET器件中的N型外延層2電阻率降低，從而大幅降低器件的導(dǎo)通電阻。

通過從寬度較窄的第二導(dǎo)電多晶硅11上方直接開孔的方式，省去1層掩膜版，保證器件高性能的同時(shí)，減少掩膜版數(shù)量，簡(jiǎn)化工藝流程，減低工藝成本，增強(qiáng)產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)力，緩解了現(xiàn)有技術(shù)MOSFET器件工藝復(fù)雜，成本高的問題。

本實(shí)用新型所述電荷耦合功率MOSFET器件，整個(gè)工藝制程僅需5層掩膜版，主要省去了柵極導(dǎo)電多晶硅掩膜版，目前制造廠的光刻機(jī)能力整體有所提升，可實(shí)現(xiàn)將柵極接觸孔直接打在硅平面下方寬度較窄的柵極多晶硅上，其柵極導(dǎo)電多晶硅引出方式如圖2AA所示，在柵極導(dǎo)電多晶硅刻蝕工序，不采用掩膜版，整體進(jìn)行刻蝕，隨后將柵極接觸孔直接打在硅平面下方寬度較窄的柵極多晶硅上，供柵極金屬連接。本實(shí)用新型性能卓越，掩膜版層數(shù)少，工藝簡(jiǎn)單，成本低，市場(chǎng)競(jìng)爭(zhēng)力強(qiáng)，緩解了現(xiàn)有技術(shù)MOSFET器件工藝復(fù)雜，成本高的問題。