本實用新型涉及半導體封裝技術領域，具體涉及一種芯片嵌入硅基式扇出型封裝結構。

背景技術：

扇出型圓片級封裝技術目前有使用硅基來代替塑封料，采用硅基體取代模塑料作為扇出的基體，能夠充分利用硅基體的優(yōu)勢，制作精細布線，且利用成熟的硅刻蝕工藝，可以精確刻蝕孔、槽等結構，且散熱性能好，但是也存在一定的不足，例如，放入硅基體上凹槽中的芯片較厚時，需要在硅基體上對應刻蝕形成較深的凹槽，這樣，芯片恰好能夠完全放置在較深凹槽內，但是，這樣，對硅基體進行較深刻蝕時，保證刻蝕硅基體均一性難度大，硅基體刻蝕成本及工藝難度大，晶圓翹曲也大。

技術實現(xiàn)要素：

為了解決上述技術問題，本實用新型提出一種芯片嵌入硅基式扇出型封裝結構，采用厚膠層來降低硅基體凹槽刻蝕深度從而實現(xiàn)Fan-out的封裝方案，降低了芯片埋入硅基體時對凹槽刻蝕深度和凹槽底部刻蝕均勻性的要求，降低了刻蝕和封裝成本，減小了翹曲度。

本實用新型的技術方案是這樣實現(xiàn)的：

一種芯片嵌入硅基式扇出型封裝結構，包括一硅基體，所述硅基體具有第一表面和第二表面，所述硅基體的第一表面上形成有至少一向所述第二表面延伸的凹槽A，所述凹槽A內設有至少一顆焊盤面向上的芯片，且所述芯片的焊盤面高出所述硅基體第一表面一段距離，所述第一表面上鋪設有暴露所述凹槽A及所述芯片的厚膠層，所述厚膠層的厚度與所述凹槽A的深度之和接近或等于所述芯片的厚度，所述芯片的焊盤的電性通過金屬布線層扇出至所述厚膠層上方。

進一步的，所述芯片的焊盤面高出所述硅基體第一表面5微米以上。

進一步的，所述硅基體的第一表面上形成有凹槽B，所述厚膠層填充入所述凹槽B。

進一步的，所述厚膠層為可光刻膠，所述厚膠層及所述芯片的焊盤面上鋪設有介質層，且該介質層填充入所述芯片側面與所述凹槽A之間以及所述芯片側面與所述厚膠層之間的間隙內；所述介質層上依次設置有金屬布線層、鈍化層及導電凸點，且至少有部分導電凸點扇出至所述厚膠層上方，所述金屬布線層通過所述介質層上形成的開口與所述芯片的焊墊電連接，所述導電凸點通過所述鈍化層上形成的開口與所述金屬布線層電連接。

進一步的，所述厚膠層為不可光刻膠，且該厚膠層包覆所述芯片側面并填充入所述芯片側面與所述凹槽A之間的間隙內；所述厚膠層及所述芯片的焊盤面上鋪設有介質層，所述介質層上依次設置有金屬布線層、鈍化層及導電凸點，且至少有部分導電凸點扇出至所述厚膠層上方，所述金屬布線層通過所述介質層上形成的開口與所述芯片的焊墊電連接，所述導電凸點通過所述鈍化層上形成的開口與所述金屬布線層電連接。

進一步的，所述厚膠層為不可光刻膠，且該厚膠層包覆所述芯片的焊盤面及側面，并填充入所述芯片側面與所述凹槽A之間的間隙內；所述厚膠層上依次設置有金屬布線層、鈍化層及導電凸點，且至少有部分導電凸點扇出至所述厚膠層上方，所述金屬布線層通過所述厚膠層上形成的開口與所述芯片的焊墊電連接，所述導電凸點通過所述鈍化層上形成的開口與所述金屬布線層電連接。

進一步的，所述芯片的焊盤面相對的非焊盤面通過黏結膠結合于所述凹槽A的底部。

本實用新型的有益效果是：本實用新型提供一種芯片嵌入硅基式扇出型封裝結構，采用晶體硅作為扇出型結構的基體，并利用成熟的硅刻蝕工藝在硅基體上精確刻蝕孔、槽等結構，將芯片嵌入淺凹槽內并把部分焊球扇出到硅基體表面，以實現(xiàn)芯片嵌入硅基式扇出型封裝。由于采用晶體硅作為封裝的基體材料，因此本實用新型保留了硅基體散熱性好、硅基體圓片翹曲小、適于高密度封裝、降低封裝成本等優(yōu)點；并且本實用新型中在硅基體的上表面引入了不用去除的厚膠層，該厚膠層直接作為芯片扇出的載體，其上設有對應于硅基體淺凹槽的開口，不僅在工藝上降低了硅基體上凹槽刻蝕的深度，節(jié)省了硅基體上刻蝕工藝的時間，降低了刻蝕和封裝成本，減小了翹曲度；較佳的，本實用新型方案中芯片側面的密封填充材料和芯片的焊盤面上方的密封覆蓋材料可以采用同種密封材料(不可被光刻的聚合物膠)，從而提高芯片封裝的可靠性。

附圖說明

圖1.1為本實用新型一實施例步驟A中硅基體圓片結構示意圖；

圖1.2為本實用新型一實施例步驟B涂布光刻膠后結構示意圖；

圖1.3為本實用新型一實施例步驟C形成厚膠層及第一開口后結構示意圖；

圖1.4為本實用新型一實施例步驟D刻蝕凹槽A后結構示意圖；

圖1.5為本實用新型一實施例步驟E在凹槽A中貼裝芯片后結構示意圖；

圖1.6為本實用新型一實施例步驟F在厚膠層及芯片焊盤面形成介質層并形成第三開口后結構示意圖；

圖1.7為本實用新型一實施例步驟G在介質層上形成金屬布線層后結構示意圖；

圖1.8為本實用新型一實施例步驟G在金屬布線層上形成鈍化層并開口后結構示意圖；

圖1.9為本實用新型一實施例步驟G在鈍化層上形成導電凸點后結構示意圖；

圖1.10為本實用新型一實施例步驟H后形成的芯片嵌入硅基式扇出型封裝結構示意圖；

圖2.1為本實用新型另一實施例步驟A中硅基體圓片結構示意圖；

圖2.2為本實用新型另一實施例步驟B涂布光刻膠后結構示意圖；

圖2.3為本實用新型另一實施例步驟C形成第一開口后結構示意圖；

圖2.4為本實用新型另一實施例步驟D形成凹槽A后結構示意圖；

圖2.5為本實用新型另一實施例步驟E在凹槽A中貼裝芯片后結構示意圖；

圖2.6為本實用新型另一實施例步驟F在硅基體及芯片側面形成厚膠層后結構示意圖；

圖2.7為本實用新型另一實施例步驟F在厚膠層及芯片焊盤面形成介質層并開口后結構示意圖；

圖2.8為本實用新型另一實施例步驟G在介質層上形成金屬布線層后結構示意圖；

圖2.9為本實用新型另一實施例步驟G在金屬布線層上形成鈍化層并開口后結構示意圖；

圖2.10為本實用新型另一實施例步驟G在鈍化層上形成導電凸點后結構示意圖；

圖2.11為本實用新型另一實施例步驟H后形成的芯片嵌入硅基式扇出型封裝結構示意圖；

圖3為本實用新型另一實施例形成的帶凹槽B的芯片嵌入硅基式扇出型封裝結構示意圖；

圖4為本實用新型又一實施例形成的芯片嵌入硅基式扇出型封裝結構示意圖；

圖5為本實用新型又一實施例形成的帶凹槽B的芯片嵌入硅基式扇出型封裝結構示意圖。

具體實施方式

為了能夠更清楚地理解本實用新型的技術內容，特舉以下實施例詳細說明，其目的僅在于更好理解本實用新型的內容而非限制本實用新型的保護范圍。實施例附圖的結構中各組成部分未按正常比例縮放，故不代表實施例中各結構的實際相對大小。

實施例1

如圖1.1-圖1.10所示，本實用新型一實施例的芯片埋入式扇出型封裝結構的剖面圖。該實施例1中封裝結構，包括一硅基體1，所述硅基體1具有第一表面102和與其相對的第二表面101，所述硅基體的第一表面102上形成至少一個向所述第二表面延伸的凹槽A103，該凹槽A103深度較淺，也就是說置于其內的芯片的焊盤面將高出硅基體第一表面一段距離，且該凹槽A最好為直槽或側壁與底面的夾角在80～120°的斜槽，本實施例結構圖中為直槽形狀；硅基體的第一表面上鋪設有厚膠層3，即厚膠層3位于硅基體第一表面102上，厚膠層上表面302與硅基體第一表面102平行，其下表面與第一表面102在同一平面，所述厚膠層與凹槽A相對的位置形成第一開口300，第一開口的側壁301垂直于硅基體第一表面102，且側壁301與位于第一表面102內的凹槽A側壁盡量保持在同一平面內，所述第一開口300與位于所述硅基體上的凹槽A共同形成第二開口130。

第二開口內設有至少一顆焊盤面向上的芯片2，該芯片2放置于所述第二開口130內后，芯片與第二開口130之間留有較小空隙，所述芯片2上表面分布有焊盤201，即焊盤面朝上，所述芯片的焊盤面高出第一平面102一段距離，且所述芯片焊盤面接近所述厚膠層3的上表面，即厚膠層的厚度與所述凹槽A的深度之和接近或等于所述芯片的厚度。本實施例結構圖中芯片的焊盤面與厚膠層3的上表面位于同一平面內。

優(yōu)選的，芯片2通過黏結膠4結合到凹槽A的底部，也就是說，芯片2通過黏結膠4與凹槽A底部緊密黏結，這樣，黏結膠4固化后可以更好的固定芯片，防止芯片在凹槽A內滑動而產(chǎn)生偏移，所述黏結膠為聚合物膠；

所述厚膠層為可光刻膠，所述厚膠層及所述芯片的焊盤面上鋪設有介質層7，且該介質層填充入所述芯片側面與所述凹槽A之間以及所述芯片側面與所述厚膠層之間的間隙內；所述介質層上依次設置有金屬布線層5、鈍化層8及導電凸點6，且至少有部分導電凸點扇出至所述厚膠層上方，所述金屬布線層通過所述介質層上形成的開口與所述芯片的焊墊電連接，所述導電凸點通過所述鈍化層上形成的開口與所述金屬布線層電連接。具體結構為：

所述介質層7填充在所述芯片2與所述第二開口130的側壁之間的間隙內，具有固定和絕緣作用，同樣，介質層7覆蓋在芯片2上表面(焊盤面)及厚膠層3上表面，具有保護和絕緣作用，位于所述芯片焊盤201正上方的所述介質層7上設有暴露該焊盤的第三開口107結構；

所述金屬布線層5位于所述介質層7上方，形成至少一層通過所述介質層7上的開口結構與所述芯片焊盤201連接的金屬布線層5，本實施例結構圖中為一層金屬布線層，所述金屬布線層5上形成有與預設導電凸點6(焊球)位置相對應的金屬焊盤(UBM)；

所述鈍化層8完全覆蓋在所述金屬布線層5上方，所述鈍化層上開設與金屬布線層上預設金屬焊盤(UBM)相對應的開口；

所述導電凸點6通過鈍化層上開口與金屬布線層上的金屬焊盤電性連通。

優(yōu)選的，所述凹槽A的側壁與所述芯片之間的距離大于1微米，以方便芯片放入凹槽A槽底。

優(yōu)選的，所述凹槽A的槽底與所述硅基體的第二表面101之間的距離大于1微米，以利于硅基體對芯片的支撐。

優(yōu)選的，所述厚膠層3的厚度小于100微米，以便于后制中的光刻、顯影等制成的順利進行。

優(yōu)選的，所述厚膠層3的材料為聚合物膠，在本實施例中，所述厚膠層為可光刻的聚合物膠。

優(yōu)選的，所述芯片2的焊盤面比所述硅基體第一表面102高出5微米，且凹槽的深度不大于厚膠層的厚度，以減少硅基體上凹槽A的刻蝕深度，節(jié)約刻蝕時間和成本。

優(yōu)選的，所述芯片2的焊盤面和所述厚膠層3的上表面之間的高度差小于50微米，以保證封裝體表面材料的均一性。

優(yōu)選的，所述介質層7為絕緣性良好并能被光刻的聚合物膠，附加真空涂布，使凹槽A間隙內填充滿該聚合物膠，以固定芯片，同時保證絕緣性能。

優(yōu)選的，所述介質層7的形成可以分兩步來實現(xiàn)，首先采用真空涂布的方法，使凹槽A內填充滿一種聚合物膠，然后在芯片的焊盤面上方再覆蓋另一種聚合物膠，兩種聚合物膠可以是同一種聚合物膠，以提高封裝體的可靠性；

優(yōu)選的，所述介質層7的形成可通過一步來實現(xiàn)，即采用真空涂布的方法一次性完成凹槽A空隙填充和完全覆蓋整個芯片焊盤面。

優(yōu)選的，所述黏結膠4為非導電聚合物膠或薄膜，黏結芯片與凹槽A底面，保證在接下來的工藝中，芯片位置不發(fā)生偏移，以便于獲得較好的對準精度，獲得更細的再布線分布。聚合物膠可以通過在芯片晶圓背面涂布的方式獲得，薄膜可以通過在芯片晶圓背面壓膜的方式制備。

優(yōu)選的，所述金屬布線層5的材質為銅或鋁。

優(yōu)選的，所述鈍化層8為絕緣性良好并且能被光刻的聚合物膠。

優(yōu)選的，所述導電凸點6為銅柱焊料凸點或焊料球。

優(yōu)選的，所述金屬布線層5上與所述導電凸點6電性連接的UBM為Ni/Au、CrW/Cu、Ti/W/Cu/Ni/Au、Ti/Cu中的一種，本實施例結構圖中未畫出。

本實施例1中芯片埋入式扇出型封裝結構的制作工藝步驟如下：

步驟A，參見圖1.1，提供一硅基體圓片1，所述硅基體圓片具有第一表面102和與其相對的第二表面101；

步驟B，參見圖1.2，在所述硅基體圓片1的第一表面102上涂布一層厚度較厚的可光刻膠，形成厚膠層3，所述可光刻膠涂布方式可以是旋涂或噴涂，所述厚膠層的上表面平行于第一表面102。

優(yōu)選的，所述厚膠層3的厚度小于100微米，以便于后制成中的光刻、顯影等工藝制程的順利進行。

步驟C，參見圖1.3，在所述厚膠層3上進行光刻、顯影工藝，在厚膠層3上形成至少兩個第一開口300；優(yōu)選的，所述第一開口的側壁301垂直或近似于垂直所述硅基體的第一表面102，以便后續(xù)步驟D中硅基體上凹槽A的刻蝕。

步驟D，參見圖1.4，對所述硅基體圓片的第一表面102進行刻蝕，形成對應所述第一開口的至少兩個具有設定形狀和深度的凹槽A103，本實施例工藝流程步驟圖中為2個結構，凹槽A103刻蝕完成后，保留厚膠層不被去除。所述凹槽A103最好為直槽結構或側壁與底面的夾角在80～120°的斜槽結構，本實施例圖中為直槽結構；所述開口300的側壁301與所述硅基體圓片1上的凹槽A103側壁盡量保持在一個平面內，兩者共同組成第二開口130。

步驟E，參見圖1.5，通過貼片工藝，在所述凹槽A103內放置至少一顆焊盤面向上待封裝的芯片2，所述芯片2的焊盤面接近所述厚膠層的上表面302，且所述芯片2與所述凹槽A103的側壁之間具有間隙。

步驟F，參見圖1.6，通過涂布工藝，在所述第二開口130的側壁與所述芯片2之間的間隙內填充聚合物膠，并在所述芯片的焊盤面以及所述厚膠層上表面302上方覆蓋一層聚合物膠，形成介質層7；在所述芯片焊盤201正上方的介質層7的相應位置上通過刻蝕工藝開設第三開口107。

步驟G，參見圖1.7，在所述介質層7上面，制作至少一層電性連接所述芯片焊盤201的金屬布線層5，本實施例中為一層金屬布線層，在其他實施例中可以為多層；在與所述芯片焊盤201連接金屬布線層5上通過化鍍工藝制作用于與預設導電凸點6連接的金屬焊盤(UBM)，本實施例的結構圖和工藝流程步驟圖中沒有標出。

參見圖1.8，在所述金屬布線層5上面覆蓋一層鈍化層8，在該鈍化層需要設導電凸點的位置上開設與所述UBM相對應的開口。

參見圖1.9，在上述鈍化層開口的位置上通過鋼網(wǎng)印刷工藝或植球工藝、回流焊工藝形成導電凸點6，并通過UBM與所述金屬布線層電性連通，本實施例的結構圖和工藝流程步驟圖中顯示了兩個導電凸點。

步驟H.參見圖1.10，將所述硅基體圓片1上述封裝結構，通過劃片技術沿切割線9切割成單個芯片嵌入硅基式扇出型封裝結構。

較佳的，步驟B中所述厚膠層3與步驟D中所述介質層7可以為同一種聚合物膠，其好處是提高封裝體的可靠性。

優(yōu)選的，所述芯片2的非焊盤面涂有黏結膠4，通過黏結膠4與所述凹槽A103的底部黏結。

優(yōu)選的，在步驟D后，將待封裝的芯片晶圓減薄至設定厚度，然后在所述芯片晶圓的非焊盤面通過壓膜的方式制備一層所述黏結膠4，劃片后形成單顆芯片，通過貼片設備將帶有黏結膠的所述芯片2放置于所述硅基體上的凹槽A103內。

優(yōu)選的，所述凹槽A103的側壁與所述芯片2之間的空隙內膠體的填充是在真空環(huán)境下實施的，其好處是可以減少氣泡，確保間隙填充效果好。

優(yōu)選的，所述介質層7為可光刻的聚合物膠，所述鈍化層8為可光刻的聚合物膠，以便通過光刻、顯影工藝在其上形成開口，暴露出所述芯片2的焊盤201以及所述金屬布線層5上的金屬焊盤UBM。

優(yōu)選的，在封裝工藝流程步驟H(切割成單顆封裝體)之前，可以根據(jù)實施例的需求，在所述導電凸點制備前后，將所述硅基體圓片的第二表面101減薄至所需要的厚度。

實施例2

如圖2.1-圖2.11所示，本實用新型另一實施例的芯片埋入式扇出型封裝結構的剖面圖所示，本實用新型實施例2基本上包含實施例1的技術特征，其區(qū)別在于：所述厚膠層為不可光刻膠，且該厚膠層包覆所述芯片側面并填充入所述芯片側面與所述凹槽A之間的間隙內；所述厚膠層及所述芯片的焊盤面上鋪設有介質層，所述介質層上依次設置有金屬布線層、鈍化層及導電凸點，且至少有部分導電凸點扇出至所述厚膠層上方，所述金屬布線層通過所述介質層上形成的開口與所述芯片的焊墊電連接，所述導電凸點通過所述鈍化層上形成的開口與所述金屬布線層電連接。這樣，硅基體第一表面102上的厚膠層3由原來的可光刻的聚合物膠變成了不可光刻、可用于填充或塑封的聚合物膠，其優(yōu)點是可以提高芯片封裝的穩(wěn)定性和可靠性。該實施例可實現(xiàn)封裝體可靠性提高的目的。

由于本實施例2中將所述厚膠層3由實施例1中的可光刻的聚合物膠換成了不可光刻、可用于填充或塑封的聚合物膠，導致了本實施例2和實施例1在個別實施步驟上存在差別。參見圖4，本實施例2中芯片埋入式扇出型封裝結構的實施方法步驟如下：

步驟A.參見圖2.1，提供一硅基體圓片1，所述硅基體圓片具有第一表面102和與其相對的第二表面101。

步驟B.參見圖2.2，在所述硅基體圓片的第一表面102上經(jīng)涂布一層可光刻膠，其與實施例1中不同的是可光刻膠的厚度變薄且在后續(xù)的實施步驟中可光刻膠要被去除。

步驟C.參見圖2.3，在所述可光刻膠上進行光刻、顯影工藝，形成臨時膠層，在臨時膠層上形成至少兩個第一開口；

步驟D：參見圖2.4，對所述硅基體圓片的第一表面對應第一開口的部分進行刻蝕，形成具有設定形狀和深度的凹槽A，然后，去除所述臨時膠層；

步驟E.參見圖2.5，通過貼片工藝，在所述凹槽103內放置至少一個待封裝的芯片2，使所述芯片的焊盤面朝上，所述芯片2的焊盤面高出所述硅基體圓片第二表面102一段距離，且所述芯片2與所述凹槽103的側壁之間具有間隙。

優(yōu)選的，在步驟E后，將待封裝的芯片晶圓減薄至設定厚度，然后在所述芯片晶圓的非焊盤面通過壓膜的方式制備一層所述黏結膠4，劃片后形成單顆芯片，通過貼片設備將帶有黏結膠的所述芯片2放置于所述硅基體上的凹槽A103內。

優(yōu)選的，所述芯片2的非焊盤面比所述硅基體第一表面高出5微米。

步驟F：參見圖2.6，通過晶圓級Molding工藝，將不可被光刻的聚合物膠填充滿所述凹槽A側壁與所述芯片側面之間的間隙，且該聚合物膠包覆在所述芯片側面的四周，形成厚膠層；參見圖2.7，然后通過涂布工藝在所述芯片的焊盤面及所述厚膠層上鋪設一層介質層，并在所述芯片的焊盤正上方相應位置通過刻蝕工藝開設第三開口。所述芯片2的焊盤面與厚膠層可以平齊或者稍微高出厚膠層，本實施例中所述芯片2的焊盤面與厚膠層平齊。

優(yōu)選的，所述凹槽A103的側壁與所述芯片2之間的空隙內膠體的填充是在真空環(huán)境下實施的，其好處是可以減少氣泡，確保間隙填充效果好。

優(yōu)選的，所述介質層7為可光刻的聚合物膠，以便通過光刻工藝在所述芯片焊盤201的正上方所對應的介質層位置上制作開口。

步驟G，參見圖2.8，在所述介質層7上面，制作至少一層電性連接所述芯片焊盤201的金屬布線層5，本實施例中為一層金屬布線層，在其他實施例中可以為多層；在與所述芯片焊盤201連接金屬布線層5上通過化鍍工藝制作用于與預設導電凸點6連接的金屬焊盤(UBM)，本實施例的結構圖和工藝流程步驟圖中沒有標出。

參見圖2.9，在所述金屬布線層5上面覆蓋一層鈍化層8，在該鈍化層需要設導電凸點的位置上開設與所述UBM相對應的開口。

參見圖2.10，在上述鈍化層開口的位置上通過鋼網(wǎng)印刷工藝或植球工藝、回流焊工藝形成導電凸點6，并通過UBM與所述金屬布線層電性連通，本實施例的結構圖和工藝流程步驟圖中顯示了兩個導電凸點。

步驟H.參見圖2.11，將所述硅基體圓片1上述封裝結構，通過劃片技術沿切割線9切割成單個芯片嵌入硅基式扇出型封裝結構。

較佳的，步驟B中所述厚膠層3與步驟D中所述介質層7可以為同一種聚合物膠，其好處是提高封裝體的可靠性。

優(yōu)選的，所述芯片2的非焊盤面涂有黏結膠4，通過黏結膠4與所述凹槽A103的底部黏結。

優(yōu)選的，在步驟D后，將待封裝的芯片晶圓減薄至設定厚度，然后在所述芯片晶圓的非焊盤面通過壓膜的方式制備一層所述黏結膠4，劃片后形成單顆芯片，通過貼片設備將帶有黏結膠的所述芯片2放置于所述硅基體上的凹槽A103內。

優(yōu)選的，所述凹槽A103的側壁與所述芯片2之間的空隙內膠體的填充是在真空環(huán)境下實施的，其好處是可以減少氣泡，確保間隙填充效果好。

優(yōu)選的，所述介質層7為可光刻的聚合物膠，所述鈍化層8為可光刻的聚合物膠，以便通過光刻、顯影工藝在其上形成開口，暴露出所述芯片2的焊盤201以及所述金屬布線層5上的金屬焊盤UBM。

優(yōu)選的，在封裝工藝流程步驟H(切割成單顆封裝體)之前，可以根據(jù)實施例的需求，在所述導電凸點制備前后，將所述硅基體圓片的第二表面101減薄至所需要的厚度。

參見圖4，是實施例2的另一種封裝結構形式，在該封裝結構中，厚膠層3完全填充所述芯片與所述硅基體凹槽A103側壁之間的空隙并完全覆蓋住所述芯片2的焊盤面。所述厚膠層3是不可光刻的聚合物膠，該厚膠層可通過真空晶圓級塑封工藝一次性塑封完成。位于所述厚膠層上且暴露出所述芯片焊盤201的開口，是通過激光劃片技術制備的。

該封裝結構的優(yōu)點是：1.用同一種聚合物膠對所述芯片2形成的5面包封，進一步提高了芯片封裝的可靠性；2.省去了實施方案中中的G步驟，降低了封裝成本。

圖3和圖5，是帶凹槽B的芯片嵌入硅基式扇出型封裝結構的剖面圖。從圖3和圖5可以看到該封裝結構不僅包含了本實施例2中所有的技術要素，而且在所述硅基體的第一表面102上通過刻蝕工藝或激光劃片技術引入了一種凹槽B104。即所述硅基體的第一表面上形成有凹槽B，所述厚膠層填充入所述凹槽B，通過引入凹槽B，增加所述厚膠層3與所述硅基體第一表面102黏結面積，增加了所述厚膠層與所述硅基體第一表面102的結合力，進一步消除了封裝體中厚膠層與硅基體的分層的可能性，提高了封裝的可靠性和穩(wěn)定性。

優(yōu)選的，凹槽B結構最好是開口小于底部的到梯形結構，也可是直槽形狀或一些其他的斜槽形狀。該封裝結構圖中為梯形。

綜上，本實用新型提供一種芯片嵌入硅基式扇出型封裝結構及制作方法，采用晶體硅作為扇出型結構的基體，并利用成熟的硅刻蝕工藝在硅基體上精確刻蝕孔、槽等結構，將芯片嵌入淺凹槽內并把部分焊球扇出到硅基體表面，以實現(xiàn)芯片嵌入硅基式扇出型封裝。由于采用晶體硅作為封裝的基體材料，因此本實用新型保留了硅基體散熱性好、硅基體圓片翹曲小、適于高密度封裝、降低封裝成本等優(yōu)點；并且本實用新型中在硅基體的上表面引入了不用去除的厚膠層，該厚膠層直接作為芯片扇出的載體，其上設有對應于硅基體淺凹槽的開口，不僅在工藝上降低了硅基體上凹槽刻蝕的深度，節(jié)省了硅基體上刻蝕工藝的時間，降低了刻蝕和封裝成本，減小了翹曲度；較佳的，本實用新型方案中芯片側面的密封填充材料和芯片的焊盤面上方的密封覆蓋材料可以采用同種密封材料(不可被光刻的聚合物膠)，從而提高芯片封裝的可靠性。

以上實施例是參照附圖，對本實用新型的優(yōu)選實施例進行詳細說明。本領域的技術人員通過對上述實施例進行各種形式上的修改或變更，但不背離本實用新型的實質的情況下，都落在本實用新型的保護范圍之內。