本實(shí)用新型涉及一種超結(jié)半導(dǎo)體器件，尤其是一種具有終端保護(hù)區(qū)的超結(jié)半導(dǎo)體器件。

背景技術(shù)：

在中高壓功率半導(dǎo)體器件領(lǐng)域，超結(jié)結(jié)構(gòu)（Super Junction）已經(jīng)被廣泛采用，對比傳統(tǒng)功率的半導(dǎo)體器件，具有超結(jié)結(jié)構(gòu)的半導(dǎo)體器件能獲得更加優(yōu)異的器件耐壓與導(dǎo)通電阻的折中關(guān)系。以600V 超結(jié)MOSFET器件為例，相同電壓規(guī)格和芯片面積的超結(jié)MOSFET器件的導(dǎo)通電阻僅為常規(guī)VDMOS的20～30%左右。超結(jié)半導(dǎo)體器件一般包括提供電流流通路徑的有源區(qū)和確保器件耐壓的終端保護(hù)區(qū)，有源區(qū)和終端保護(hù)區(qū)內(nèi)均設(shè)置有超結(jié)結(jié)構(gòu)，超結(jié)結(jié)構(gòu)由設(shè)置在半導(dǎo)體漂移區(qū)內(nèi)交替鄰接排布的P型半導(dǎo)體柱和N型半導(dǎo)體柱所構(gòu)成，P型半導(dǎo)體柱與N型半導(dǎo)體柱保持電荷平衡，因此，在器件耐壓工作時(shí)，P型半導(dǎo)體柱與N型半導(dǎo)體柱所產(chǎn)生的耗盡層為器件提供必要的電壓耐受層。

然而在超結(jié)半導(dǎo)體器件的終端保護(hù)區(qū)耐壓設(shè)計(jì)中，也存在很多問題。以N溝道超結(jié)MOSFET為例，常見的超結(jié)半導(dǎo)體器件終端結(jié)構(gòu)設(shè)計(jì)如圖11、圖12所示。在其中的元胞區(qū)域，由于漂移層中的P柱與P型體區(qū)連通，P型體區(qū)與器件源極相連并保持相等電位；N柱與半導(dǎo)體襯底層具有相同導(dǎo)電類型并且對應(yīng)連通，半導(dǎo)體襯底層與器件漏極相連并保持相等電位。因此，元胞區(qū)域中的P柱與N柱之間的電位差同器件漏極-源極之間的電位差相等。而器件終端保護(hù)區(qū)內(nèi)，由于P柱未全部與P型體區(qū)相連通，這部分未與P型體區(qū)相連通的P柱為浮置設(shè)置，因此浮置的P柱與N柱之間的電位差小于器件漏極-源極之間的電位差。當(dāng)器件耐壓時(shí)，元胞區(qū)域內(nèi)的超結(jié)結(jié)構(gòu)可以完全充分耗盡，而終端保護(hù)區(qū)內(nèi)的部分P柱和N柱無法完全耗盡，從而限制了終端保護(hù)區(qū)的耐壓能力。

目前一般的解決方法是通過調(diào)整終端區(qū)域N柱寬度，并增大終端區(qū)域懸浮的P柱數(shù)量來保證器件終端耐壓，但這樣會(huì)嚴(yán)重浪費(fèi)器件面積，增加器件成本。專利申請CN 102623504 A雖然通過改進(jìn)終端設(shè)計(jì)結(jié)構(gòu)，采用終端全部P柱與P型體區(qū)連通的方式來優(yōu)化器件終端的耐壓能力，減小終端尺寸。但在器件終端拐角區(qū)域，該結(jié)構(gòu)有很多工藝和設(shè)計(jì)局限，例如在終端拐角區(qū)域，P柱和N柱的寬度必須有一種或一種以上在平面方向上采用寬度漸變，但在寬度漸變的P/N柱會(huì)導(dǎo)致電荷平衡很難實(shí)現(xiàn)，同時(shí)，寬度漸變的半導(dǎo)體柱在工藝上也有很大局限。因此，在實(shí)際產(chǎn)品中該專利的方法是無法保證終端拐角區(qū)域耐壓優(yōu)化的。

此外，在實(shí)際超結(jié)半導(dǎo)體器件制造時(shí)，一般會(huì)采用多層外延、注入、退火方案或深溝槽刻蝕外延填充等方案。多次外延、注入、退火方案中，外延本身的退火推結(jié)作用，導(dǎo)致P柱會(huì)呈現(xiàn)底部寬，頂部窄的形貌。在深溝槽刻蝕外延填充方案中，由于刻蝕工藝的原因以及為保證填充效果，一般深溝槽會(huì)刻蝕成底部窄、頂部寬的形貌，導(dǎo)致最終形成的P柱會(huì)呈現(xiàn)下底部窄、頂部寬的效果。這種形貌也會(huì)造成產(chǎn)品局部電荷不平衡，影響器件終端區(qū)域耐壓效率。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種具有終端保護(hù)區(qū)的超結(jié)半導(dǎo)體器件，其具有耐壓特性好，終端保護(hù)區(qū)面積小，設(shè)計(jì)簡單且與現(xiàn)有超結(jié)半導(dǎo)體器件制造工藝相兼容的特點(diǎn)。

按照本實(shí)用新型提供的技術(shù)方案，所述具有終端保護(hù)區(qū)的超結(jié)半導(dǎo)體器件，其特征是：在俯視平面上包括器件區(qū)域、直邊終端保護(hù)區(qū)和拐角終端保護(hù)區(qū)，器件區(qū)域被直邊終端保護(hù)區(qū)和拐角終端保護(hù)區(qū)所包圍，每個(gè)拐角終端保護(hù)區(qū)與兩個(gè)相互垂直的直邊終端保護(hù)區(qū)相鄰；在截面方向上包括第一導(dǎo)電類型襯底和第一導(dǎo)電類型漂移層，在第一導(dǎo)電類型漂移層中設(shè)置超結(jié)結(jié)構(gòu)；

在所述器件區(qū)域中超結(jié)結(jié)構(gòu)由第一導(dǎo)電類型第一柱和第二導(dǎo)電類型第一柱交替排布形成，第一導(dǎo)電類型第一柱和第二導(dǎo)電類型第一柱由半導(dǎo)體基板表面沿厚度方向延伸至第一導(dǎo)電類型漂移層內(nèi)；在所述器件區(qū)域的半導(dǎo)體基板表面設(shè)有多個(gè)不連續(xù)的第二導(dǎo)電類型第一體區(qū)，第二導(dǎo)電類型第一柱與對應(yīng)的第二導(dǎo)電類型第一體區(qū)電性連通；

在所述直邊終端保護(hù)區(qū)中超結(jié)結(jié)構(gòu)由第一導(dǎo)電類型第二柱和第二導(dǎo)電類型第二柱交替排布形成，第一導(dǎo)電類型第二柱和第二導(dǎo)電類型第二柱由半導(dǎo)體基板表面沿厚度方向延伸至第一導(dǎo)電類型漂移層內(nèi)；在靠近器件區(qū)域一側(cè)具有與第二導(dǎo)電類型第一體區(qū)電性連通的第二導(dǎo)電類型第二體區(qū)，第二導(dǎo)電類型第二柱一端與第二導(dǎo)電類型第二體區(qū)交疊，并且第二導(dǎo)電類型第二柱向遠(yuǎn)離第二導(dǎo)電類型第二體區(qū)的方向延伸；

在所述拐角終端保護(hù)區(qū)中超結(jié)結(jié)構(gòu)由第一導(dǎo)電類型第三柱和第二導(dǎo)電類型第三柱交替排布形成，第一導(dǎo)電類型第三柱和第二導(dǎo)電類型第三柱由半導(dǎo)體基板表面沿厚度方向延伸至第一導(dǎo)電類型漂移層內(nèi)；在俯視平面上，若干組由一對或幾對第一導(dǎo)電類型第三柱和第二導(dǎo)電類型第三柱構(gòu)成的超結(jié)結(jié)構(gòu)組相互垂直，相互垂直的第二導(dǎo)電類型第三柱的一端與相鄰且垂直的第二導(dǎo)電類型第三柱的相鄰一端之間存在一定距離；

不同的第二導(dǎo)電類型第三柱相互之間電性不連通，并且第二導(dǎo)電類型第三柱與直邊終端保護(hù)區(qū)第二導(dǎo)電類型第二柱電性不連通；

所述第二導(dǎo)電類型第二柱與第二導(dǎo)電類型第二體區(qū)交疊的一端與相鄰器件區(qū)域的第二導(dǎo)電類型第一柱側(cè)邊具有頂部距離W10，W10取值小于或等于1/2×W3，W3為第一導(dǎo)電類型第一柱的頂部寬度；

相互垂直的第二導(dǎo)電類型第三柱的一端與相鄰且垂直的第二導(dǎo)電類型第三柱的頂部距離為W11，W11取值介于1/2×W9和1/2×W9-（W7-W8）之間；其中，W7為第二導(dǎo)電類型第三柱的頂部寬度，W8為第二導(dǎo)電類型第三柱的底部寬度，W9為第一導(dǎo)電類型第三柱的頂部寬度。

進(jìn)一步的，所述第二導(dǎo)電類型第一柱頂部寬度W1相同，底部寬度W2相同；所述第一導(dǎo)電類型第一柱頂部寬度W3相同。

進(jìn)一步的，所述第二導(dǎo)電類型第二柱頂部寬度W4相同，底部寬度W5相同；所述第一導(dǎo)電類型第二柱頂部寬度W6相同。

進(jìn)一步的，所述第二導(dǎo)電類型第三柱頂部寬度W7相同，底部寬度W8相同；所述第一導(dǎo)電類型第三柱頂部寬度W9相同。

進(jìn)一步的，在所述第二導(dǎo)電類型第一體區(qū)內(nèi)設(shè)置第一導(dǎo)電類型源區(qū)；在所述半導(dǎo)體基板表面設(shè)置有被柵氧化層和第一絕緣介質(zhì)層包圍的柵電極，在第一絕緣介質(zhì)層上覆蓋源極金屬，源極金屬與第二導(dǎo)電類型第一體區(qū)和第一導(dǎo)電類型源區(qū)歐姆接觸；在所述直邊終端保護(hù)區(qū)和拐角終端保護(hù)區(qū)表面覆蓋第二絕緣介質(zhì)層；在所述第一導(dǎo)致類型襯底的背面設(shè)置漏極金屬，漏極金屬與第一導(dǎo)電類型襯底歐姆接觸，漏極金屬遍布器件區(qū)域、直邊終端保護(hù)區(qū)和拐角終端保護(hù)區(qū)。

進(jìn)一步的，所述直邊終端保護(hù)區(qū)中的第二導(dǎo)電類型第二柱與第二導(dǎo)電類型第二體區(qū)不交疊的部分向遠(yuǎn)離第二導(dǎo)電類型第二體區(qū)方向上的長度不小于第二導(dǎo)電類型第一柱從半導(dǎo)體材料表面向體內(nèi)延伸的深度。

進(jìn)一步的，所述拐角終端保護(hù)區(qū)的邊長不小于第二導(dǎo)電類型柱第一柱從半導(dǎo)體材料表面向體內(nèi)延伸的深度。

本實(shí)用新型具有以下優(yōu)點(diǎn)：

（1）終端尺寸小，耐壓高；

（2）終端拐角保護(hù)區(qū)設(shè)計(jì)簡單，容易實(shí)現(xiàn)電荷平衡；

（3）器件終端保護(hù)結(jié)構(gòu)設(shè)計(jì)和制造步驟簡單，適合量產(chǎn)。

附圖說明

圖1為本實(shí)用新型所述具有終端保護(hù)區(qū)的超結(jié)半導(dǎo)體器件的俯視平面圖。

圖2為圖1的A-A’剖視圖。

圖3為圖1的B-B’剖視圖。

圖4為圖1的C-C’剖視圖。

圖5為半導(dǎo)體基板的剖視圖。

圖6為選擇性刻蝕掩膜后的剖視圖。

圖7為刻蝕深溝槽后的剖視圖。

圖8為單晶硅外延填充并去除硬掩模后的剖視圖。

圖9為形成器件溝槽柵結(jié)構(gòu)后的剖視圖。

圖10為形成器件體區(qū)和源區(qū)后的剖視圖。

圖11為常規(guī)的超結(jié)MOSFET終端保護(hù)區(qū)俯視圖。

圖12為常規(guī)的超結(jié)MOSFET終端保護(hù)區(qū)的剖視圖。

附圖標(biāo)記說明：器件區(qū)域01、直邊終端保護(hù)區(qū)02、拐角終端保護(hù)區(qū)03、N型漂移層001、N+襯底002、第一P型柱11、第一N型柱12、第一P型體區(qū)13、柵氧化層14、柵電極15、N+型源區(qū)16、第一絕緣介質(zhì)層17、源極金屬18、漏極金屬19、第二P型柱21、第二N型柱22、第二P型體區(qū)23、第二絕緣介質(zhì)層24、第三P型柱31、第三N型柱32、硬掩膜層41、深溝槽42。

具體實(shí)施方式

下面結(jié)合具體附圖對本實(shí)用新型作進(jìn)一步說明。

以N 型溝槽柵超結(jié)MOSFET器件為例，對本實(shí)用新型所述具體終端保護(hù)區(qū)的超結(jié)半導(dǎo)體器件及其制造方法進(jìn)行說明。

如圖1所示，為本實(shí)用新型所述具有終端保護(hù)區(qū)的超結(jié)半導(dǎo)體器件的俯視平面圖，該超結(jié)半導(dǎo)體器件包括器件區(qū)域01、直邊終端保護(hù)區(qū)02、拐角終端保護(hù)區(qū)03，其中器件區(qū)域01被四個(gè)直邊終端保護(hù)區(qū)02和四個(gè)拐角終端保護(hù)區(qū)03包圍，每個(gè)拐角終端保護(hù)區(qū)03與兩個(gè)相互垂直的直邊終端保護(hù)區(qū)02相鄰。

在超結(jié)半導(dǎo)體器件的截面方向上，如圖2～4所示，所述具有終端保護(hù)區(qū)的超結(jié)半導(dǎo)體器件的半導(dǎo)體材料包括N+襯底002和N型漂移層001。

如圖2所示，在所述器件區(qū)域01中，由第一N型柱12和第一P型柱11所構(gòu)成的超結(jié)結(jié)構(gòu)從半導(dǎo)體材料表面沿厚度方向延伸至N型漂移層001內(nèi)，并且交替規(guī)則排布。第一P型柱11頂部具有相同寬度W1，底部具有相同寬度W2；第一N型柱12具有相同頂部寬度W3。在器件區(qū)域01中設(shè)置有多個(gè)不連續(xù)的第一P型體區(qū)13，第一P型柱11與對應(yīng)的第一P型體區(qū)13電性連通。在所述第一P型體區(qū)13內(nèi)設(shè)置N+型源區(qū)16。在半導(dǎo)體材料表面設(shè)置有被柵氧化層14和第一絕緣介質(zhì)層17包圍的柵電極15，在第一絕緣介質(zhì)層17上覆蓋源極金屬18，源極金屬18與第一P型體區(qū)13和N+型源區(qū)16歐姆接觸。

如圖2～圖4所示，在所述直邊終端保護(hù)區(qū)02中，由第二N型柱22和第二P型柱21所構(gòu)成的超結(jié)結(jié)構(gòu)從半導(dǎo)體表面沿厚度方向延伸至N型漂移層001內(nèi)，并且交替規(guī)則排布。第二P型柱21頂部具有相同寬度W4，底部具有相同寬度W5；第二N型柱22具有相同頂部寬度W6。在靠近器件區(qū)域01一側(cè)具有與器件區(qū)域01中的第一P型體區(qū)13電性連通的第二P型體區(qū)23，第二P型體區(qū)23與器件區(qū)域01的第一P型體區(qū)13可以是同一制造層，也可以是不同制造層。第二P型柱21一端與第二P型體區(qū)23交疊，并向遠(yuǎn)離第二P型體區(qū)23的方向延伸。第二P型柱21與第二P型體區(qū)23交疊的一端與相鄰的器件區(qū)域01內(nèi)的第一P型柱11側(cè)邊具有頂部距離W10，W10取值小于或等于1/2×W3。

在所述拐角終端保護(hù)區(qū)03內(nèi)，由第三N型柱32和第三P型柱31所構(gòu)成的超結(jié)結(jié)構(gòu)從半導(dǎo)體表面沿厚度方向延伸至N型漂移層001內(nèi)，并且交替規(guī)則排布，其中第三P型柱31頂部具有相同寬度W7，底部具有相同寬度W8；第三N型柱32具有相同頂部寬度W9。在俯視平面上，若干組由一對或幾對第三N型柱32和第三P型柱31構(gòu)成的超結(jié)結(jié)構(gòu)組相互垂直不相交排列。相互垂直的第三P型柱31的一端與相鄰且垂直的第三P型柱31的頂部距離為W11，W11取值介于1/2×W9和1/2×W9-（W7-W8）之間。通常使用深溝槽外延填充方式制造的超結(jié)器件P柱呈現(xiàn)上寬下窄，即W7-W8為正值；使用多次外延填充方式制作的超結(jié)器件P柱容易呈現(xiàn)上窄下寬，即W7-W8為負(fù)值。不同的第三P型柱31互相之間電性不連通，并且第三P型柱31與直邊終端保護(hù)區(qū)02內(nèi)的第二P型柱21電性不連通。

在所述直邊終端保護(hù)區(qū)02和拐角終端保護(hù)區(qū)03表面一般覆蓋第二絕緣介質(zhì)層24，第二絕緣介質(zhì)層24與器件區(qū)域01的第一絕緣介質(zhì)層17可以是同一制造層，也可以是不同制造層。在N+襯底002的背面設(shè)置漏極金屬19，漏極金屬19與N+襯底002歐姆接觸，漏極金屬19遍布器件區(qū)域01、直邊終端保護(hù)區(qū)02和拐角終端保護(hù)區(qū)03。此外一般在直邊終端保護(hù)區(qū)02和拐角終端保護(hù)區(qū)03中遠(yuǎn)離器件區(qū)域01還設(shè)置有場板、柵極引出和截止環(huán)等常規(guī)結(jié)構(gòu)，由于不是本實(shí)用新型的說明重點(diǎn)，因此在實(shí)施例及相關(guān)附圖中均未示出。

在本實(shí)用新型所述超結(jié)半導(dǎo)體器件中，直邊終端保護(hù)區(qū)02中的第二P型柱21與第二P型體區(qū)13不交疊的部分向遠(yuǎn)離第二P型體區(qū)13方向延伸的長度不小于第一P型柱11從半導(dǎo)體材料表面向體內(nèi)延伸的深度。

在本實(shí)用新型所述超結(jié)半導(dǎo)體器件中，拐角終端保護(hù)區(qū)03的邊長不小于第一P型柱11從半導(dǎo)體材料表面向體內(nèi)延伸的深度。

在本實(shí)用新型所述超結(jié)半導(dǎo)體器件的截面上，所述有源區(qū)包括平面柵型器件結(jié)構(gòu)和溝槽柵型器件結(jié)構(gòu)。

采用本實(shí)施例的超結(jié)MOSFET產(chǎn)品，由于終端P柱可以充分耗盡，終端保護(hù)區(qū)域尺寸可以做的更小。此外，本實(shí)用新型中拐角終端保護(hù)區(qū)的設(shè)計(jì)，使器件終端拐角區(qū)域P/N柱耗盡更充分，各方向上耗盡速度相對均衡，器件拐角設(shè)計(jì)更簡單，耐壓效率更高。

如圖5～圖10所示，上述實(shí)施例的N型溝槽柵MOSFET器件可以通過如下工藝步驟得到，具體地，制造方法包括如下步驟：

a、如圖5所示，提供具有兩個(gè)相對主面的N型半導(dǎo)體基板，所述N型半導(dǎo)體基板包括N型漂移區(qū)001和N+型襯底層002；

b、在所述半導(dǎo)體基板的上表面淀積硬掩膜層41，硬掩模層41的材質(zhì)須與N型漂移區(qū)001的半導(dǎo)體材料具有高刻蝕選擇比；選擇性地掩蔽和刻蝕硬掩膜層41，形成多個(gè)溝槽刻蝕的硬掩膜窗口；在器件區(qū)域01中，每個(gè)開口寬度為W1，間距為W3；在直邊終端保護(hù)區(qū)02，每個(gè)開口的寬度為W4，間距為W6；在拐角終端保護(hù)區(qū)03，每個(gè)開口的寬度為W7，間距為W9；形成硬掩模開口后的剖面如圖6所示；

c、通過上述硬掩膜窗口，利用各項(xiàng)異性刻蝕方法在表面上刻蝕出多個(gè)深溝槽42，所述深溝槽42在N型漂移區(qū)001內(nèi)從半導(dǎo)體基板的上表面垂直向下延伸；在器件區(qū)域01，每個(gè)深溝槽42頂部寬度為W1，底部寬度為W2；在直邊終端保護(hù)區(qū)02，每個(gè)深溝槽42頂部寬度為W4，底部寬度為W5；在拐角終端保護(hù)區(qū)03，每個(gè)深溝槽42頂部寬度為W7，底部寬度為W8；形成深溝槽42后的剖面如圖7所示；

d、在所述半導(dǎo)體基板的上表面淀積P型外延層，所述P型外延層填充在上述深溝槽42內(nèi)；進(jìn)行拋光和平坦化，并去除硬掩模層41，形成第一P型柱11、第二P型柱21、第三P型柱31。N型漂移區(qū)001中的P型半導(dǎo)體柱與N型漂移層被間隔后形成的N型半導(dǎo)體柱共同構(gòu)成超結(jié)結(jié)構(gòu)。通過選擇適宜的P型外延層的雜質(zhì)濃度，可以達(dá)到超結(jié)結(jié)構(gòu)電荷平衡，保證期間耐壓水平。形成超結(jié)結(jié)構(gòu)后的剖面如圖8所示；

e、如圖9所示，在上述半導(dǎo)體基板上表面利用刻蝕、氧化、化學(xué)氣相淀積、光刻、刻蝕等常規(guī)半導(dǎo)體工藝，形成柵氧化層14和柵電極15；

f、利用光刻、注入、推結(jié)等常規(guī)半導(dǎo)體工藝，形成器件區(qū)域01中的第一P型體區(qū)13和直邊終端保護(hù)區(qū)01的第二P型體區(qū)23；直邊終端保護(hù)區(qū)02中的第二P型體區(qū)23與第二P型柱22有重疊；

之后在器件區(qū)域01的第一P型體區(qū)13內(nèi)形成N+型源區(qū)16。也可以在直邊終端保護(hù)區(qū)02和拐角終端保護(hù)區(qū)03內(nèi)形成器件的截止區(qū)域。形成N+型源區(qū)16后的剖面如圖10所示；

g、在半導(dǎo)體基板淀積絕緣介質(zhì)層，形成器件區(qū)域01中的第一絕緣介質(zhì)層17和直邊終端保護(hù)區(qū)02和拐角終端保護(hù)區(qū)03中的第二絕緣介質(zhì)層24。其中第一絕緣介質(zhì)層17和第二絕緣介質(zhì)層24可以是同一制造層，也可以是不同制造層；

通過光刻、刻蝕、蒸發(fā)濺射等常規(guī)半導(dǎo)體工藝，形成與器件區(qū)域01的第一P型體區(qū)13和N+源極16歐姆接觸的源極金屬18和與N+型襯底層002歐姆接觸的漏極金屬19。

上述硬掩膜層41的材質(zhì)包括LPTEOS、二氧化硅、氮化硅等。

上述步驟f中，第一P型體區(qū)13和第二P型體區(qū)23可以為同一制造層，也可以是不同制造層形成。

本實(shí)施例的制造方法與現(xiàn)有超結(jié)MOSFET制造方法完全兼容，不增加額外的工藝步驟和制造成本。