本申請是pct國際申請日為2014年6月13日，國家申請?zhí)枮?01480033612.9，題為“金屬-絕緣體-金屬電容器結(jié)構(gòu)”的pct國家階段專利申請的分案申請。

背景

領(lǐng)域

本公開的各方面一般涉及電容器，并且尤其涉及金屬-絕緣體-金屬(mim)電容器結(jié)構(gòu)。

背景技術(shù)：

解耦電容器通常被使用在芯片中以濾除電源上的噪聲，其中解耦電容器被耦合在電源的兩個電源軌(例如，vdd與vss)之間。典型情況下，解耦電容器是使用包括兩個金屬層與部署在這兩個金屬層之間的介電層的金屬-絕緣體-金屬(mim)電容器來實現(xiàn)的。

概述

以下給出對一個或多個實施例的簡化概述以提供對此類實施例的基本理解。此概述不是所有構(gòu)想到的實施例的詳盡綜覽，并且既非旨在標(biāo)識所有實施例的關(guān)鍵性或決定性要素亦非試圖界定任何或所有實施例的范圍。其唯一的目的是要以簡化形式給出一個或更多個實施例的一些概念以作為稍后給出的更加具體的說明之序。

根據(jù)一方面，提供了一種電容器結(jié)構(gòu)。該電容器結(jié)構(gòu)包括低壓電容器和高壓電容器。該低壓電容器包括從第一金屬層形成的第一電極、從第二金屬層形成的第二電極、從第三金屬層形成的第三電極、在第一與第二電極之間的第一介電層、以及在第二與第三電極之間的第二介電層。該高壓電容器包括從第一金屬層形成的第四電極、從第三金屬層形成的第五電極、以及在第四與第五電極之間的第三介電層，其中，該第三介電層比第一介電層或者第二介電層厚。

第二方面涉及一種電容器結(jié)構(gòu)，其包括從第一金屬層形成的第一電極、從第二金屬層形成的第二電極、以及從第三金屬層形成的第三電極，其中第二與第三電極比第一與第二電極分隔得更遠(yuǎn)。該電容器結(jié)構(gòu)還包括在第一與第二電極之間的第一介電層、和在第二與第三金屬層之間的第二介電層，其中第二介電層具有比第一介電層更大的厚度。

第三方面涉及一種用于制造電容器結(jié)構(gòu)的方法。該方法包括將第一金屬層沉積在第一絕緣層之上，從第一金屬層形成第一電極和第二電極，將第一介電層沉積在第一和第二電極之上，以及將第二金屬層沉積在第一介電層之上。該方法還包括從第二金屬層形成第三電極，其中，第三電極與第一電極交疊；以及將第二金屬層的與第二電極交疊的部分移除。該方法進(jìn)一步包括將第二介電層沉積在第三電極和第一介電層之上，將第三金屬層沉積在第二介電層之上，并且從第三金屬層形成第四電極和第五電極，其中第四電極與第一和第三電極交疊，并且第五電極與第二電極交疊。

第四方面涉及一種用于制造電容器結(jié)構(gòu)的方法。該方法包括將第一金屬層沉積在第一絕緣層之上，從第一金屬層形成第一電極，將第一介電層沉積在第一電極之上，將第二金屬層沉積在第一介電層之上，以及從第二金屬層形成第二電極。該方法還包括將第二介電層沉積在第二電極之上，其中第一和第二介電層具有不同的厚度。該方法還包括將第三金屬層沉積在第二介電層之上，并且從第三金屬層形成第三電極。

第五方面涉及一種設(shè)備。該設(shè)備包括用于衰減第一電源軌上的噪聲的裝置，以及用于衰減第二電源軌上的噪聲的裝置，其中這兩個裝置被集成在芯片上，并且第二電源軌耦合到比第一電源軌更高的電源電壓。

為能達(dá)成前述及相關(guān)目的，這一個或多個實施例包括在下文中充分描述并在權(quán)利要求中特別指出的特征。以下說明和所附插圖詳細(xì)闡述了這一個或更多個實施例的某些解說性方面。但是，這些方面僅僅是指示了可采用各個實施例的原理的各種方式中的若干種，并且所描述的實施例旨在涵蓋所有此類方面及其等效方案。

附圖簡述

圖1示出了mim電容器結(jié)構(gòu)的示例。

圖2示出了根據(jù)本公開實施例的提供高壓電容器和低壓電容器二者的mim電容器結(jié)構(gòu)。

圖3示出了根據(jù)本公開的實施例的其中可制造圖2中的mim電容器結(jié)構(gòu)的芯片。

圖4示出了根據(jù)本公開另一實施例的提供高壓電容器和低壓電容器二者的mim電容器結(jié)構(gòu)。

圖5示出了根據(jù)本公開的實施例的其中可制造圖4中的mim電容器結(jié)構(gòu)的芯片。

圖6是根據(jù)本公開實施例的耦合到低壓電路的低壓電容器的電路圖。

圖7是根據(jù)本公開實施例的耦合到高壓電路的高壓電容器的電路圖。

圖8a-8k解說了根據(jù)本公開實施例的用于制造圖2中的mim電容器結(jié)構(gòu)的示例性過程。

圖9a-9k解說了根據(jù)本公開實施例的用于制造圖4中的mim電容器結(jié)構(gòu)的示例性過程。

圖10是根據(jù)本公開的一實施例的用于制造電容器結(jié)構(gòu)的方法的流程圖。

圖11是根據(jù)本公開另一個實施例的用于制造電容器結(jié)構(gòu)的方法的流程圖。

圖12示出了根據(jù)本公開實施例的從四個金屬層形成的低壓電容器。

圖13示出了根據(jù)本公開實施例的包括高壓電容器與低壓電容器二者的電容器結(jié)構(gòu)。

詳細(xì)描述

以下結(jié)合附圖闡述的詳細(xì)描述旨在作為各種配置的描述，而無意表示可實踐本文中所描述的概念的僅有的配置。本詳細(xì)描述包括具體細(xì)節(jié)以便提供對各種概念的透徹理解。然而，對于本領(lǐng)域技術(shù)人員將顯而易見的是，沒有這些具體細(xì)節(jié)也可實踐這些概念。在一些實例中，以框圖形式示出眾所周知的結(jié)構(gòu)與組件以避免湮沒此類概念。

解耦電容器通常被用以濾除電源上的噪聲，其中解耦電容器被耦合在電源的兩個電源軌(例如，vdd與vss)之間。圖1示出了當(dāng)前用來實現(xiàn)解耦電容器的金屬-絕緣體(mim)電容器結(jié)構(gòu)110的示例。如圖1中所示，mim電容器結(jié)構(gòu)110可以被放置在處于互連金屬m8與m9之間的芯片的后端制程(beol)部分中。

mim電容器結(jié)構(gòu)110包括頂部金屬層115、底部金屬層120以及部署在頂部與底部金屬層115與120之間的介電層117。頂部金屬層115通過第一通孔122被耦合到第一電源軌130，并且底部金屬層120通過第二通孔127被耦合到第二電源軌132。第一電源軌130可以被耦合到電源的vdd，并且第二電源軌127可以被耦合到電源的vss。

圖1中所示的電容器結(jié)構(gòu)110在單個芯片上僅支持兩種不同類型的電容器中的一種：具有低電容密度的高壓電容器或者具有高電容密度的低壓電容器。例如，高壓電容器可以被用在高壓應(yīng)用中(例如，當(dāng)電源被用來給i/o設(shè)備供電時)。為了實現(xiàn)高壓電容器，介電層117的厚度可以被增大。讓介電層117變得更厚允許mim電容器結(jié)構(gòu)110經(jīng)受更高的電壓而不被擊穿。然而，這降低了mim電容器結(jié)構(gòu)110的電容密度。

低壓電容器可以被用在低壓應(yīng)用中(例如，當(dāng)電源被用來給核心設(shè)備供電時)。為了實現(xiàn)具有高電容密度的低壓電容器，介電層117的厚度可以被減小。使得介電層117更薄增加了mim電容器結(jié)構(gòu)110的電容密度。然而，這降低了介電層117的擊穿電壓，這可能使得mim電容器結(jié)構(gòu)110不適于用于高壓應(yīng)用。

當(dāng)芯片設(shè)計者使用mim電容器結(jié)構(gòu)110來在芯片上實現(xiàn)解耦電容器時，芯片設(shè)計者只能從以下兩個選項中選擇一者：實現(xiàn)具有低電容密度的高壓電容器(通過增大介電層117的厚度)或者實現(xiàn)具有高電容密度的低電壓電容器(通過減小介電層117的厚度)。一旦選擇了其中一個選項，就必須對整個芯片實現(xiàn)該選項。這種辦法的問題在于，芯片可能包括高壓設(shè)備(例如，i/o設(shè)備)和低壓設(shè)備(例如，核心設(shè)備)二者。因此，想要能夠在同一芯片上提供具有低電容密度的高壓電容器與具有高電容密度的低壓電容器兩者的mim電容器結(jié)構(gòu)。

本公開的實施例提供了相比于圖1中所示的mim電容器結(jié)構(gòu)110而言能夠使用一個附加金屬層來在同一芯片上提供具有高電容密度的低壓電容器以及高壓電容器二者的mim電容器結(jié)構(gòu)。

以下，圖2示出了根據(jù)本公開的一實施例的mim電容器結(jié)構(gòu)210。如以下進(jìn)一步所討論的，mim電容器結(jié)構(gòu)210可以被用來在同一芯片上使用三個金屬層l1、l2與l3來實現(xiàn)低壓電容器212和高壓電容器250二者。每一個金屬層可包括鈦(ti)、氮化鈦、鉭(ta)、氮化鉭(tan)、銅(cu)、另一種類型的金屬、或者其任何組合。

在圖2中，第一與第三金屬層l1與l3分別是這三個金屬層l1、l2與l3中的最底層與最頂層，并且第二金屬層l2是中間金屬層。在該實施例中，該芯片的電源具有低電源電壓vdd-低(例如，用于對核心設(shè)備供電)以及高電源電壓vdd-高(例如，用于對i/o設(shè)備供電)，其中vdd-高高于vdd-低。例如，vdd-高可以是vdd-低的兩倍那樣高或者更高。

低壓電容器212包括從第一金屬層l1形成的第一電極215、從第二金屬層l2形成的第二電極220、以及從第三金屬層l3形成的第三電極225。第一、第二和第三電極215、220和225可以通過使用定義第一、第二和第三電極215、220和225的掩模(例如，光刻掩模)來圖案化第一、第二和第三金屬層l1、l2和l3來形成。以下提供了用于從金屬層形成電極的過程的示例。低壓電容器212還包括部署在第一與第二電極215和220之間的第一介電層217，以及部署在第二與第三電極220和225之間的第二介電層222。第一和第二介電層217與222可以具有大致相同的厚度或者不同的厚度。每個介電層可以包括單層介電材料層或者多層不同介電材料層。

第二電極220藉由通孔232耦合到第一電源軌242，并且第一和第三電極215與225分別藉由通孔237與235耦合到第二電源軌245。第一電源軌242可以被耦合到電源的vdd-低，并且第二電源軌245可以被耦合到電源的vss，或者反之。將會領(lǐng)會，每個電極215、220與225可以藉由不止一個通孔被耦合到對應(yīng)電源軌。

由此，低壓電容器212是使用所有的三個金屬層l1、l2與l3來實現(xiàn)的。低壓電容器212包括相比于圖1中的mim電容器結(jié)構(gòu)110而言的一個附加金屬層。然而，低壓電容器212可提供大約兩倍于圖1中的mim電容器結(jié)構(gòu)110的電容密度。這是因為，低壓電容器212在電極之間具有大約兩倍的表面區(qū)域(即，第一與第二電極215和220之間的表面區(qū)域，以及第二與第三電極220和225之間的表面區(qū)域)。由此，低壓電容器212相比于圖1中的mim電容器結(jié)構(gòu)110能夠以一個附加金屬層為代價達(dá)成大約兩倍的電容密度。較高的電容密度對于解耦電容器而言是合乎需要的。這是因為集成電路中較高的電流(由于更多的電路系統(tǒng))以及較快的電流(由于較高的頻率)，這要求增加的解耦電容密度以降低電源上的噪聲。

高壓電容器250使用第一金屬層l1(最底部金屬層)和第三金屬層l3(最頂部金屬層)來實現(xiàn)而不使用第二金屬層l2(中間金屬層)實現(xiàn)。高壓電容器250包括從第一金屬層l1形成的第四電極255以及從第三金屬層l3形成的第五電極260。第四和第五電極255和260可以通過使用定義第四和第五電極255與260的掩模(例如，光刻掩模)來圖案化第一和第三金屬層l1和l3來形成。

高壓電容器250還包括部署在第四與第五電極255和260之間的第三介電層262。第三介電層362厚于低壓電容器210的第一介電層217或第二介電層222，并且因此能夠耐受高壓而不被擊穿。例如，第三介電層262可以具有大約等于第一與第二介電層217與222厚度的總和的厚度。

第四電極255藉由通孔275被耦合到第三電源軌285，并且第五電極260藉由通孔272被耦合到第四電源軌282。第四電源軌282可以耦合到電源的vdd-高，并且第三電源軌285可以耦合到電源的vss，或者反之。

由此，mim電容器結(jié)構(gòu)210能夠通過使用所有三個金屬層l1、l2和l3來形成低壓電容器212以及使用第一和第三金屬層l1和l3(最底部與最頂部金屬層)來形成高壓電容器250來在同一芯片上提供具有高電容密度的低壓電容器212以及高壓電容器250兩者。mim電容器結(jié)構(gòu)210相比與圖1中的mim電容器結(jié)構(gòu)110而言能夠以一個附加金屬層為代價來達(dá)成這一點。

雖然為了便于解說，低壓電容器210與高壓電容器250被示為互相緊鄰，但是將會領(lǐng)會，這些電容器可以在芯片上被分隔得更遠(yuǎn)。進(jìn)一步，雖然圖2中示出了一個低壓電容器212和一個高壓電容器250，但是將會領(lǐng)會，在基于圖2中所示的mim電容器結(jié)構(gòu)210的芯片上可以制造任何數(shù)目的低壓電容器和高壓電容器。

介電層217、222和262可以包括高k介電材料，諸如舉例而言，基于鉿的高k材料、基于鉭的高k材料、或其任何組合。為諸介電層使用高k材料增加了給定電介質(zhì)厚度的電容密度。

圖3示出了其中可以制造mim電容器結(jié)構(gòu)210的芯片305的示例。芯片305包括至少9個互連金屬m1到m9，其中在這些互連金屬之間有絕緣體。圖3中所示，m1是最底部互連金屬，而m9是最上部互連金屬?；ミB金屬m1到m9可以被用來互連芯片305的各種組件。為了便于解說，圖3中未示出互連這些互連金屬m1到m9的結(jié)構(gòu)(例如，通孔)。

在圖3中所示的示例中，mim電容器結(jié)構(gòu)210位于芯片305的互連金屬m8與m9之間，其中電源軌242、245、282和285是從互連金屬m9來形成的。電容器212和250可以被部署在互連金屬m8與m9之間的絕緣體310(例如，氧化硅、氮化硅等)內(nèi)。在一個實施例中，絕緣體310具有低于mim電容器結(jié)構(gòu)210的介電層217、222和262的介電常數(shù)k以使寄生電容最小化。例如，絕緣體310的部署在第三金屬層l3與互連金屬m9之間的部分可以具有較低的介電常數(shù)k來使上電極225和260與互連金屬m9之間的寄生電容最小化。類似地，絕緣體310的部署在第一金屬層l1與互連金屬m8之間的部分可以具有較低的介電常數(shù)k來使下電極215和255與互連金屬m8之間的寄生電容最小化。

將會領(lǐng)會，本公開的實施例并不限于圖3中所示的示例。例如，將會領(lǐng)會，mim電容器210并不限于如圖3中的示例所示地位于互連金屬m9與m8之間，并且一般而言，mim電容器結(jié)構(gòu)210可以位于任何兩個毗鄰互連金屬之間。也將領(lǐng)會，在芯片305內(nèi)，毗鄰互連金屬之間的間隔以及互連金屬的厚度可以變動。

圖4示出了根據(jù)本公開另一實施例的mim電容器結(jié)構(gòu)410。mim電容器結(jié)構(gòu)410可以被用來使用三個金屬層l1、l2與l3來在同一芯片上實現(xiàn)低壓電容器412和高壓電容器450二者。在圖4中，第二與第三金屬層l2和l3之間的間隔大于第一與第二金屬層l1和l2之間的間隔。

低壓電容器412包括從第一金屬層l1形成的第一電極415以及從第二金屬層l2形成的第二電極420。第一和第二電極415和420可以通過使用定義第一和第二電極415和420的掩模(例如，光刻掩模)圖案化第一和第二金屬層l1和l2來形成。低壓電容器412還包括部署在第一與第二電極415和420之間的第一介電層422。

第一電極415藉由通孔437被耦合到第一電源軌442，并且第二電極藉由通孔432被耦合到第二電源軌445。第一電源軌442可以耦合到電源的vdd-低，并且第二電源軌445可以耦合到電源的vss。由此，低壓電容器412可以耦合在電源的vdd-低與vss之間。

高壓電容器450包括第二電極420以及從第三金屬層l3形成的第三電極425。由此，第二電極420對于低壓電容器412和高壓電容器450兩者來說是共用的，并且可以被耦合到電源的vss。高壓電容器450還包括部署在第二與第三電極420和425之間的第二介電層417。因為第二與第三金屬層l2和l3之間的間隔大于第一與第二金屬層l1和l2之間的間隔，所以第二介電層417具有大于第一介電層422的厚度。第二介電層417的較大厚度允許高壓電容器450相比于低壓電容器412而言得以維持較高電壓而不被擊穿。

第三電極415藉由通孔435被耦合到第三電源軌447。第三電源軌447可以被耦合到電源的vdd-高。如以上所討論的，第二電極420可以被耦合到電源的vss。由此，高壓電容器450可以被耦合在電源的vdd-高與vss之間。

由此，mim電容器結(jié)構(gòu)410能夠通過在第一、第二和第三金屬層l1、l2和l3之間使用不同的間隔來在同一芯片上提供低壓電容器412和高壓電容器450二者。mim電容器結(jié)構(gòu)410相比與圖1中的mim電容器結(jié)構(gòu)110而言能夠以一個附加金屬層為代價來達(dá)成這一點。

雖然高壓電容器450在圖4中的示例中被示為在低壓電容器412之上，將會領(lǐng)會，低壓電容器412可以在高壓電容器450之上。這可以通過使得第一與第二金屬層l1和l2之間的介電層厚于第二與第三金屬層l2和l3之間的介電層以在底部上形成高壓電容器450來完成。在這種情形中，高壓電容器450的電極是從第一和第二金屬層l2和l3形成的，并且低壓電容器412的電極是從第二和第三金屬層l2和l3形成的。從第一金屬層l1形成的高電壓電容器450的電極可以被耦合到vdd-高，并且從第三金屬層l3形成的低壓電容器412的電極可以被耦合至vdd-低。與之前一樣，為這兩個電容器所共用并且從金屬層l2形成的電極可以被耦合到vss。

雖然圖4中示出了一個低壓電容器412和一個高壓電容器450，將會領(lǐng)會，在基于圖4中所示的mim電容器結(jié)構(gòu)410的芯片上可以制造任何數(shù)目的低壓電容器和高壓電容器。

在不要求高壓操作的芯片區(qū)域中，高壓電容器450可以被用于低壓應(yīng)用。在該情形中，高壓電容器450可以與低壓電容器412并聯(lián)耦合以增加該區(qū)域中低壓器件的解耦電容密度。這可以通過將高壓電容器450的第三電極425耦合到電源的vdd-低而非vdd-高來完成。由此，高壓電容器450可以被用于在高壓操作的芯片區(qū)域(例如，具有i/o設(shè)備的芯片區(qū)域)中的高壓應(yīng)用，并且可以被用以增加不要求高壓操作的芯片區(qū)域(例如，具有核心器件的芯片區(qū)域)中的低壓應(yīng)用的解耦電容密度

介電層417和422可包括高k介電材料，諸如，例如，基于鉿的高k材料、基于鉭的高k材料、或者其任何組合。為諸介電層使用高k材料增加了給定電介質(zhì)厚度的電容密度。

圖5示出了其中可以制造mim電容器結(jié)構(gòu)410的芯片505的示例。芯片505至少包括9個互連金屬m1到m9，在諸互連金屬之間有絕緣體。在圖5中所示的示例中，mim電容器結(jié)構(gòu)410位于芯片505的互連金屬m8與m9之間，其中電源軌442、445與447是從互連金屬m9來形成的。電容器412和450可以被部署在互連金屬m8與m9之間的絕緣體410(例如，氧化硅、氮化硅等)內(nèi)。

在一個實施例中，絕緣體150具有低于mim電容器結(jié)構(gòu)410的介電層417和422的介電常數(shù)k以使得寄生電容最小化。例如，絕緣體510的部署在第三金屬層l3與互連金屬m9之間的部分可以具有較低的介電常數(shù)k以使得第三電極425與互連金屬m9之間的寄生電容最小化。類似地，絕緣體510的部署在第一金屬層l1與互連金屬m8之間的部分可以具有較低的介電常數(shù)k以使得第一電極415與互連金屬m8之間的寄生電容最小化。將會領(lǐng)會，本公開的實施例并不限于圖5中所示的示例。例如，將會領(lǐng)會，mim電容器410并不限于如圖5中的示例所示地位于互連金屬m9與m8之間，并且一般而言，mim電容器結(jié)構(gòu)410可以位于任何兩個毗鄰互連金屬之間。

圖6示出了根據(jù)本公開的實施例的用作芯片中的低壓電路610的解耦電容器的低壓電容器612的電路圖。低壓電容器612可以使用圖2中的低壓電容器212或圖4中的低壓電容器412來實現(xiàn)。低壓電容器612可以經(jīng)由包括一個或多個互連金屬的電源軌615來被耦合到低壓電路610。低壓電容器612衰減電源軌615上的噪聲。該噪聲可以從耦合到電源軌615的其他電路(未示出)被引入到電源軌615中。

電源軌615可包括低壓電容器612與低壓電路610之間的電阻，其可以用圖6中的電阻器620表示。該電阻是不想要的，因為其引入了減緩向低壓電路610供應(yīng)電流的響應(yīng)時間的rc時間常數(shù)。該電阻可以通過將低壓電容器612制造得盡可能靠近低壓電路610以使得低壓電容器612與低壓電路610之間的電源軌615的長度最小化來被降低。就這一點而言，金屬層l1、l2和l3可以在整個芯片上可用，這允許低壓電容器612被制造得緊鄰使用金屬層l1、l2和l3中的兩個或更多個金屬層的低壓電路。

低壓電容器612還經(jīng)由電源軌615被耦合到電源的vdd-低(例如，0.9v)。電源軌615可包括電源與低壓電容器612之間的附加電阻。同樣，一個或多個解耦電容器(未示出)和/或一個或多個電路(未示出)可以被耦合到電源與低壓電容器612之間的電源軌615。低壓電路610可以包括若被曝露于比vdd-低高得多的電壓就可能被損壞的一個或多個核心器件(例如，具有相對薄的柵極氧化物的核心晶體管)。

圖7示出了根據(jù)本公開的實施例的用作芯片中的高壓電路710的解耦電容器的高壓電容器750的電路圖。高壓電容器750可以使用圖2中的高壓電容器250或圖4中的高壓電容器450來實現(xiàn)。高壓電容器750可以經(jīng)由包括一個或多個互連金屬的電源軌715來被耦合到高壓電路710。高壓電容器750衰減電源軌715上的噪聲。該噪聲可以從耦合到電源軌715的其他電路(未示出)被引入到電源軌715中。

電源軌715可包括高壓電容器750與高壓電路710之間的電阻，其可以由圖7中的電阻器720來表示。該電阻可以通過將高壓電容器750制造得盡可能靠近高壓電路710以使得高壓電容器710與高壓電路710之間的電源軌715的長度最小化來被降低。就這一點來說，金屬層l1、l2和l3可以在整個芯片上可用，這允許高壓電容器750被制造成緊鄰使用金屬層l1、l2和l3中的兩個金屬層的低壓電路(例如，圖2中的高壓電容器250的金屬層l1與l3，以及圖4中的高壓電容器450的金屬層l2與l3)。

高壓電容器750也經(jīng)由電源軌715被耦合到電源的vdd-高(例如，1.8v到5.0v)。電源軌715可包括電源與高壓電容器750之間的附加電阻。同樣，一個或多個解耦電容器(未示出)和/或一個或多個電路(未示出)可以被耦合到電源與高壓電容器750之間的電源軌715。

高壓電路710可包括用于將芯片接口到一個或多個外部設(shè)備(片外設(shè)備)的一個或多個i/o器件。例如，i/o器件可包括具有厚于芯片中的核心晶體管的柵極氧化物的i/o晶體管，并且因此能夠維持比核心晶體管更高的電壓。這些i/o器件可以位于芯片的外圍附近，并且可以被用來驅(qū)動高壓信號去往一個或多個外部設(shè)備和/或從一個或多個外部設(shè)備接收高壓信號。i/o器件可以通過將高壓信號轉(zhuǎn)換成低壓信號以及反之的一個或多個電壓-電平移位器(未示出)來與芯片中的核心器件通信。

圖8a-8k解說了根據(jù)本公開實施例的用于制造圖2中的mim電容器結(jié)構(gòu)210的示例性過程。圖8a示出了沉積在絕緣層810之上的下絕緣層810和第一金屬層l1。下絕緣層810可以具有比mim電容器結(jié)構(gòu)210的介電層217、222和262低的介電常數(shù)k，并且可以被形成在互連金屬m8(未示出)或者另一互連金屬之上。第一金屬層l1可以使用任何沉積技術(shù)(例如，濺射、化學(xué)氣相沉積(cvd)等)被沉積在下絕緣層810之上。

圖8b示出了已被圖案化和蝕刻以形成低壓電容器212的第一電極215以及高壓電容器250的第四電極255之后的第一金屬層l1。第一金屬層l1可以使用常規(guī)的光刻技術(shù)或者另一技術(shù)被圖案化和蝕刻。

圖8c示出了沉積在第一和第四電極215和255之上的下介電層815。下介電層815可以使用cvd或另一技術(shù)來沉積，并且可以具有比下絕緣層810更高的介電常數(shù)k。

圖8d示出了沉積在下介電層815之上的第二金屬層l2。第二金屬層l2可以使用任何沉積技術(shù)(例如，濺射、化學(xué)氣相沉積(cvd)等)被沉積在下介電層815之上。

圖8e示出了已被圖案化和蝕刻(例如，使用光刻或另一技術(shù))以形成低壓電容器212的第二電極220之后的第二金屬層l2。第二金屬層l2的與高壓電容器250的第四電極255交疊的部分被移除(蝕刻掉)，因為第二金屬層l2并不被用于高壓電容器250。介電層815的在第一與第二電極215和220之間的部分形成了低壓電容器212的第一介電層217。

圖8f示出了沉積在第二電極220和下介電層815之上的上介電層820(例如，使用cvd或另一技術(shù))。上介電層820可以具有高于下絕緣層810的介電常數(shù)k。

圖8g示出了沉積在介電層820之上(例如，使用濺射、化學(xué)氣相沉積(cvd)等)的第三金屬層l3。圖8h示出了被圖案化和蝕刻以形成低壓電容器212的第三電極225以及高壓電容器250的第五電極260之后的第三金屬層l3(例如，使用光刻技術(shù)或者另一技術(shù))。上介電層820的在第二與第三電極220和225之間的部分形成了低壓電容器212的第二介電層222，并且下和上介電層815和820的在第四與第五電極255和260之間的部分形成了高壓電容器250的第三介電層262。

圖8i示出了沉積在第三和第五電極225和260之上的上層絕緣層825(例如，使用cvd或另一技術(shù))。上層絕緣層825可具有低于mim電容器結(jié)構(gòu)210的介電層217、222和262的介電常數(shù)k。

圖8j示出了貫通介電層815和820以及絕緣層825地形成以分別提供到電極220、225、215、260和255的電連接的通孔232、235、237、272和275。圖8j還示出了沉積在絕緣層825(例如，使用濺射、cvd等)之上的互連金屬830。互連金屬830是在通孔形成之后沉積的，并且可以對應(yīng)于圖2中的示例中所示的互連金屬m9或者另一互連金屬。

通孔232、235、237、272和275可以通過在介電層815和820以及絕緣層825中蝕刻孔洞并且在這些孔洞中沉積導(dǎo)電材料來形成。將會領(lǐng)會，通孔232、235、237、272和275可以在多個工藝步驟上形成。例如，通孔232、235、237、272和275可以通過在分別的工藝步驟中在介電層815和820以及絕緣層825中的每一者中蝕刻孔洞，并且在分別的工藝步驟中將(諸)導(dǎo)電材料沉積在介電層815和820以及絕緣層825中的每一者的孔洞中來形成。雖然圖8j示出了通孔232、235、237、272和275是在電極215、220、225、255和260形成之后被形成的，但是將會領(lǐng)會，這些通孔可以在與用于形成電極215、220、225、255和260的工藝步驟穿插的多個工藝步驟上形成。

圖8k示出了被圖案化和蝕刻以形成電源軌242、245、282和285(例如，使用光刻技術(shù)或者另一技術(shù))之后的互連金屬830。

將會領(lǐng)會，圖8a-8k中所示的步驟的次序僅用作示例，并且這些步驟可以用不同的次序來執(zhí)行。例如，下介電層815可以在第一和第四電極215和255形成之后被沉積在第一金屬層l1之上。在這一示例中，下介電層815的諸部分可以被選擇性地蝕刻掉以曝露第一金屬層l1的要被移除已形成第一和第四電極215和255的諸部分。第一金屬層l1被曝露的諸部分可以隨后被蝕刻掉以形成第一和第四電極215和255。

進(jìn)一步，將會領(lǐng)會，電極215、220、225、255和260各自可以使用不同于以上所討論的示例性技術(shù)的技術(shù)地來從各自相應(yīng)的金屬層形成。例如，第一電極215可以通過在絕緣層810中蝕刻進(jìn)對應(yīng)于第一電極的溝槽來形成。該溝槽可以具有與要在其中形成的第一電極215相同的規(guī)模。第一金屬層l1可以隨后被沉積在絕緣層810之上，其中第一金屬層l1的一部分填充該溝槽，從而形成第一電極215。第一金屬層l1在該溝槽之上的多余部分可以隨后使用化學(xué)-機械拋光(cmp)或者另一整平技術(shù)來被移除。

圖9a-9k解說了根據(jù)本公開實施例的用于制造圖4中的mim電容器結(jié)構(gòu)410的示例性過程。圖9a示出了下絕緣層910和沉積在下絕緣層910之上的第一金屬層l1。下絕緣層910可以具有比mim電容器結(jié)構(gòu)410的介電層417和422低的介電常數(shù)k，并且可以被形成在互連金屬m8(未示出)或者另一互連金屬之上。第一金屬層l1可以使用任何沉積技術(shù)(例如，濺射、化學(xué)氣相沉積(cvd)等)被沉積在下絕緣層910之上。

圖9b示出了已被圖案化和蝕刻以形成第一電極415的第一金屬層l1。第一金屬層l1可以使用常規(guī)的光刻技術(shù)或者另一技術(shù)被圖案化和蝕刻。

圖9c示出了沉積在第一電極415之上的下介電層915。下介電層915可以使用cvd或另一技術(shù)來沉積，并且可以具有比絕緣層910高的介電常數(shù)k。

圖9d示出了沉積在下介電層915之上的第二金屬層l2。第二金屬層l2可以使用任何沉積技術(shù)(例如，濺射、化學(xué)氣相沉積(cvd)等)被沉積在下介電層915之上。

圖9e示出了被圖案化和蝕刻以形成第二電極420(例如，使用光刻或另一技術(shù))之后的第二金屬層l2。下介電層915的在第一與第二電極415和420之間的部分形成了圖4中所示的第一介電層422。

圖9f示出了沉積在第二電極420上的上介電層920(例如，使用cvd或另一技術(shù))。上介電層920可以具有高于下絕緣層的介電常數(shù)k。介電層920還可以具有比介電層915的厚度大的厚度。

圖9g示出了沉積在上介電層920之上(例如，使用濺射、化學(xué)氣相沉積(cvd)等)的第三金屬層l3。圖9h示出了被圖案化和蝕刻以形成第三電極425(例如，使用光刻或另一技術(shù))之后的第三金屬層l3。上介電層920的在第二與第三電極920和925之間的部分形成了第二介電層417。

圖9i示出了沉積在第三電極925上的上絕緣層925(例如，使用cvd或另一技術(shù))。上絕緣層925可具有低于mim電容器結(jié)構(gòu)410的介電層417和422的介電常數(shù)k。

圖9j示出了貫通介電層915和920以及絕緣層925地形成以分別提供到電極420、425和415的電連接的通孔432、435和437。圖9j還示出了沉積在絕緣層925(例如，使用濺射、cvd等)之上的互連金屬930?；ミB金屬930是在通孔形成之后沉積的，并且可以對應(yīng)于圖4中的示例中所示的互連金屬m9、或者另一互連金屬。

圖9k示出了已被圖案化和蝕刻以形成電源軌445、447和442(例如，使用光刻技術(shù)或者另一技術(shù))之后的互連金屬930。

圖10示出了根據(jù)本公開實施例的用于制造電容器結(jié)構(gòu)(例如，mim電容器結(jié)構(gòu)210)的方法1000。

在步驟1010，第一金屬層被沉積在絕緣層之上。例如，第一金屬層(例如，第一金屬層l1)可以使用濺射、cvd或者另一沉積技術(shù)被沉積在絕緣層(例如，下絕緣層810)上。

在步驟1020，第一電極和第二電極從第一金屬層形成。例如，第一電極(例如，第一電極215)和第二電極(例如第四電極255)可以通過使用常規(guī)光刻技術(shù)或另一技術(shù)來圖案化和蝕刻第一金屬層來形成。

在步驟1030，第一介電層被沉積在第一和第二電極上。例如，第一介電層(例如，下介電層815)可以使用cvd或另一技術(shù)來沉積，并且可以具有比絕緣層高的介電常數(shù)k。

在步驟1040，第二金屬層被沉積在第一介電層之上。例如，第二金屬層(例如，第二金屬層l2)可以使用濺射、cvd或者另一沉積技術(shù)被沉積在第一介電層上。

在步驟1050，第三電極從第二金屬層形成，其中第三電極與第一電極交疊。例如，第三電極(例如，第二電極220)可以通過將第二金屬層圖案化來形成。

在步驟1060，第二金屬層的與第二電極交疊的部分被移除。例如，第二金屬層的該部分可以用與被用來從第二金屬層形成第三電極相同的蝕刻工藝來移除。

在步驟1070，第二介電層被沉積在第三電極和第一介電層上。例如，第二介電層(例如，上介電層820)可以使用cvd或另一技術(shù)來沉積，并且可以具有比該絕緣層高的介電常數(shù)k。

在步驟1080，第三金屬層被沉積在第二介電層之上。例如，第三金屬層(例如，第三金屬層l3)可以使用濺射、cvd或者另一沉積技術(shù)被沉積在第一介電層上。

在步驟1090，第四電極和第五電極從第三金屬層形成，其中第四電極與第一和第三電極交疊，并且第五電極與第二電極交疊。例如，第四和第五電極(例如，第三電極225和第五電極260)可以通過圖案化或蝕刻第三金屬層來形成。

圖11示出了根據(jù)本公開另一個實施例的用于制造電容器結(jié)構(gòu)(例如，mim電容器結(jié)構(gòu)410)的方法1100。

在步驟1110，第一金屬層被沉積在絕緣層之上。例如，第一金屬層(例如，第一金屬層l1)可以使用濺射、cvd或者另一沉積技術(shù)被沉積在絕緣層(例如，下絕緣層910)上。

在步驟1120，第一電極從第一金屬層被形成。例如，第一電極(例如，第一電極415)可以通過使用常規(guī)光刻技術(shù)或另一技術(shù)來圖案化和蝕刻第一金屬層來形成。

在步驟1130，第一介電層被沉積在第一電極上。例如，第一介電層(例如，下介電層915)可以使用cvd或另一技術(shù)來沉積，并且可以具有比該絕緣層更高的介電常數(shù)k。

在步驟1140，第二金屬層被沉積在第一介電層之上。例如，第二金屬層(例如，第二金屬層l2)可以使用濺射、cvd或者另一沉積技術(shù)被沉積在第一介電層上。

在步驟1150，第二電極從第二金屬層被形成。例如，第二電極(例如，第二電極420)可以通過使用常規(guī)光刻技術(shù)或另一技術(shù)來圖案化和蝕刻第二金屬層來形成。

在步驟1160，第二介電層被沉積在第二電極上，其中第一和第二介電層具有不同的厚度。例如，第二介電層(例如，上介電層920)可以厚于(例如，百分之50或更多)第一介電層(例如，下介電層915)。

在步驟1170，第三金屬層被沉積在第二介電層之上。例如，第三金屬層(例如，第三金屬層l3)可以使用濺射、cvd或者另一沉積技術(shù)被沉積在第二介電層上。

在步驟1180，第三電極從第三金屬層被形成。例如，第三電極(例如，第三電極425)可以通過使用常規(guī)光刻技術(shù)或另一技術(shù)來圖案化和蝕刻第二金屬層來形成。

將會領(lǐng)會，以上所討論的方法1000和1100并不限于圖10和11中所示的步驟的次序，并且有些步驟可以按不同的次序發(fā)生。進(jìn)一步，將會領(lǐng)會，其中一個步驟可以在與其中另一個步驟大致相同的時間被執(zhí)行。

雖然本公開的實施例在以上被使用三個金屬層l1、l2和l3的示例來討論，將會領(lǐng)會本公開并不限于該示例。例如，在一個實施例中，第四金屬層l4可以被添加在第三金屬層l3之上。在該實施例中，低壓電容器1212可以包括從所有四個金屬層l1、l2、l3和l4形成的電極，圖12中示出了其一個示例。與圖2中所示的低壓電容器212相比，本示例中的低壓電容器1212包括從第四金屬層l4形成的附加電極1225，以及從第三和第四金屬層l3和l4形成的在電極225和1225之間的附加介電層1217。附加電極1225可以藉由通孔1232被耦合到第一電源242。本示例中的低壓電容器1212與圖1中的mim電容器110相比，以兩個附加金屬層為代價提供了電容密度的三倍增長。

而且，在該實施例中，高壓電容器1350和低壓電容器1312兩者均可以通過移除(不使用)第三金屬層l3來形成，圖13中示出了其一示例。在該示例中，高壓電容器1350可以包括從第二和第四金屬層l2和l4形成的電極220和1325，并且低壓電容器1312包括從第一和第二金屬層l1和l2形成的電極215和220。由于移除了第二和第四金屬層l2和l4之間的第三金屬層l3，所以高壓電容器1350具有比低壓電容器1312厚的介電層1317。高壓電容器1350的頂部電極可以藉由通孔1332被耦合到附加電源軌1342。在該示例中，電容器1312和1350二者共用的電極220可以被耦合到電源的vss，高壓電容器1350的頂部電極1325可以被耦合到電源的vdd-高，而低壓電容器1312的底部電極215可以被耦合到電源的vdd-低。圖12和13中所示的電容器可以被制造在同一芯片上。

在圖13中所示的示例中，高電容器1350被示為在低壓電容器1312之上。將會領(lǐng)會，通過移除第二金屬層l2而非第三金屬層l3，高壓電容器1350可以被置于底部。在這種情形中，高壓電容器可以包括從第一和第三金屬層l1和l3形成的電極，并且低壓電容器可以包括從第三和第四金屬層l3和l4形成的電極。

如以上所討論的，本公開的方面可以被延展到四個金屬層l1、l2、l3和l4。一般而言，本公開的方面可以被延展到任何數(shù)目的金屬層。例如，一般而言，低壓電容器可以使用任何數(shù)目的金屬層來形成，其中從奇數(shù)的金屬層形成的電極可以被耦合到vss，而從偶數(shù)的金屬層形成的電極可以被耦合到vdd-低，或者反之。一般而言，高壓電容器可以通過移除(不使用)用于低壓電容器的其中一個或多個金屬層來形成。

提供對本公開的先前描述是為使得本領(lǐng)域任何技術(shù)人員皆能夠制作或使用本公開。對本公開的各種修改對本領(lǐng)域技術(shù)人員來說都將是顯而易見的，且本文中所定義的普適原理可被應(yīng)用到其他變型而不會脫離本公開的精神或范圍。由此，本公開并非旨在被限定于本文中所描述的示例，而是應(yīng)被授予與本文中所公開的原理和新穎特征相一致的最廣范圍。