本申請為2013年9月5日提交的申請?zhí)枮?01310400070.1、發(fā)明名稱為“半導體裝置及其制造方法”的發(fā)明專利申請的分案申請。

相關申請的交叉引用

在此通過引用并入2012年9月5日提交的2012-195291號日本專利申請的全部公布內容，包括說明書、附圖和摘要。

本發(fā)明涉及半導體裝置，并可適當?shù)赜糜诶缭谂渚€層具有有源元件(部件)的半導體裝置。

背景技術：

已知一種在半導體裝置的配線層提供有源元件(部件)的技術。所述有源元件(部件)允許在不改變形成于半導體襯底之上的半導體元件的布局的條件下改變這種半導體裝置的功能。因此，可以利用所述半導體襯底制造具有不同功能的多種類型的半導體裝置，而在半導體襯底之上保持相同的半導體元件的布局。在這種情況下，可以降低半導體裝置的制造成本。

例如，日本未審查專利公開文獻2010-141230(對應于美國專利申請公開文獻2010/148171(a1))公開了一種半導體裝置及其制造方法。該半導體裝置包括半導體襯底、第一配線層、半導體層、柵極絕緣膜和柵極電極。第一配線層包括形成在半導體襯底之上的絕緣層和嵌入所述絕緣膜表面的第一配線。半導體層位于所述第一配線層之上。柵極絕緣膜位于半導體層的上方或下方。柵極電極通過柵極絕緣膜設置在與半導體層相對的側上。此時，半導體層、柵極絕緣膜和柵極電極構成作為有源元件(部件)的晶體管。例如，可以將第一配線之一用作柵極電極。例如，還可以將第一配線層中的防擴散膜用作柵極絕緣膜。在這種情況下，柵極絕緣膜形成于半導體層下方。該半導體裝置具有所謂的底柵元件結構。該半導體裝置還可包括電荷擷取膜(chargetrapfilm)和在半導體層之上的背柵電極。在這種情況下，該半導體裝置基本上具有底柵元件結構，其為雙柵元件結構(還輔助性地包括與底柵相對的柵極)。

作為相關技術，日本未審查專利公開文獻2009-94494(對應于美國專利申請公開文獻2009/078970(a1))公開了一種用于半導體裝置的技術。在半導體裝置中，在具有絕緣表面的襯底之上，堆疊多個場效應晶體管，在各場效應晶體管之間插入各自的層間絕緣層。包含在多個場效應晶體管中的半導體層通過半導體襯底彼此隔離。半導體層與具有前述絕緣表面的襯底結合，或者與設置在前述層間絕緣層之上的相應絕緣層結合。所述多個場效應管均由絕緣層覆蓋，該絕緣層向每一個半導體層施加應力。

日本未審查專利公布文獻2009-283819公開了一種半導體裝置的制造方法、半導體裝置、電光裝置和電子裝置。在半導體裝置的制造方法中，多層半導體膜層壓在一起。半導體裝置的制造方法包括五個步驟。第一步是在第一半導體膜之上形成包括碳納米管的插塞式電極的步驟。第二步是在形成的插塞式電極的周圍形成層間絕緣膜的步驟。第三步是平面化層間絕緣膜的表面以暴露插塞式電極的頂部的步驟。第四步是在層間絕緣膜和插塞式電極頂部之上形成無定形第二半導體膜的步驟。第五步是向無定形第二半導體膜提供能量以使暴露的插塞式電極起到催化劑的作用并使無定形第二半導體膜結晶。

作為相關技術，在非專利文獻1(2012symposiumonvlsitechnologydigestoftechnicalpapers，123-124(2012))中公開了lsi，其中在多層互連層中并入氧化物半導體層。此外，作為相關技術，在非專利文獻2(2011symposiumonvlsitechnologydigestoftechnicalpapers,120-121(2011))中公開了使用氧化物半導體層的cmos電路。另外，作為相關技術，在非專利文獻3(2011ieeeinternationalelectrondevicesmeeting(iedm),155-158(2011))中公開了使用氧化物半導體層的晶體管裝置結構。

【相關技術文獻】

【專利文獻】

專利文獻1日本未審查專利公開文獻2010-141230

專利文獻2日本未審查專利公開文獻2009-094494

專利文獻3日本未審查專利公開文獻2009-283819

【非專利文獻】

非專利文獻1

k.kanekoetal.,“operationoffunctionalcircuitelementsusingbeol-transistorwithingaznochannelforon-chiphigh/lowvoltagebridgingi/osandhigh-currentswitches”,2012symposiumonvlsitechnologydigestoftechnicalpapers,123-124(2012)。

非專利文獻2

k.kanekoetal.,“anovelbeol-transistor(betr)withingaznoembeddedincu-interconnectsforon-chiphighvoltagei/osinstandardcmoslsis”,2011symposiumonvlsitechnologydigestoftechnicalpapers,120-121(2011)。

非專利文獻3

k.kanekoetal.,“highreliablebeol-transistorwithoxygen-controlledingaznoandgate/drainoffsetdesignforhigh/lowvoltagebridgingi/ooperations”,2011ieeeinternationalelectrondevicesmeeting(iedm),155-158(2011)。

技術實現(xiàn)要素：

在上述的日本未審查專利申請公布文獻2010-141230中，作為配線層中的有源元件(部件)的晶體管具有底柵元件結構或基于底柵元件結構的雙柵元件結構。這導致數(shù)種結構問題。例如，柵極電極通常需要具有跨半導體層完全延伸的這樣的結構。然而，在為上述的日本未審查專利公布文獻2010-141230的晶體管提供這樣的結構時，遇到了如下問題。在同時形成半導體層和柵極絕緣膜并隨后形成柵極電極的情況下，在半導體層的末端的側面，柵極電極不合需要地與半導體層接觸。還在形成半導體層和隨后同時形成柵極絕緣膜和柵極電極的情況下，在半導體層的末端的側面，柵極絕緣膜變薄。從而，柵極電極很可能不合需要地與半導體層接觸。

通過本說明書和附圖中的描述，其他問題以及本申請的新穎特征將變得明顯。

在一種實施方式中，具有頂柵元件結構的半導體元件(有源元件(部件))設置在半導體裝置的配線層中。在半導體元件(有源元件(部件))的半導體層的側面之上，除了層間絕緣膜還設置了側壁膜(側壁)。

根據(jù)所述實施方式，在柵極電極跨半導體層延伸的位置具有側壁膜。這可以防止柵極電極和半導體層之間的接觸并且提供柵極電極和半導體層之間的電隔離。

附圖說明

圖1a是圖示了根據(jù)第一實施方式的半導體裝置的結構的實施例的橫截面圖；

圖1b是圖示了根據(jù)第一實施方式的半導體裝置的結構的實施例的橫截面圖；

圖2是圖示了根據(jù)第一實施方式的半導體裝置的結構的實施例的平面圖；

圖3a是圖示了根據(jù)第一實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖3b是圖示了根據(jù)第一實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖3c是圖示了根據(jù)第一實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖3d是圖示了根據(jù)第一實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖3e是圖示了根據(jù)第一實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖3f是圖示了根據(jù)第一實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖3g是圖示了根據(jù)第一實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖3h是圖示了根據(jù)第一實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖3i是圖示了根據(jù)第一實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖3j是圖示了根據(jù)第一實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖4是圖示了根據(jù)第一實施方式的半導體裝置的結構的第一變形例的橫截面圖；

圖5a是圖示了根據(jù)第一實施方式的半導體裝置的結構的第二變形例的橫截面圖；

圖5b是圖示了根據(jù)第一實施方式的半導體裝置的結構的第三變形例的橫截面圖；

圖6a是圖示了根據(jù)第二實施方式的半導體裝置的結構的實施例的橫截面圖；

圖6b是圖示了根據(jù)第二實施方式的半導體裝置的結構的另一實施例的橫截面圖；

圖7是圖示了根據(jù)第二實施方式的半導體裝置的結構的實施例的平面圖；

圖8a是圖示了根據(jù)第二實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖8b是圖示了根據(jù)第二實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖8c是圖示了根據(jù)第二實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖8d是圖示了根據(jù)第二實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖8e是圖示了根據(jù)第二實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖9是圖示了根據(jù)第二實施方式的半導體裝置的結構的變形例的橫截面圖；

圖10是圖示了根據(jù)第三實施方式的半導體裝置的結構的實施例的橫截面圖；

圖11是圖示了根據(jù)第三實施方式的半導體裝置的結構的變形例的橫截面圖；

圖12是圖示了根據(jù)第四實施方式的半導體裝置的結構的橫截面圖；

圖13是圖示了根據(jù)第四實施方式的半導體裝置的結構的平面圖；

圖14a是圖示了根據(jù)第四實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖14b是圖示了根據(jù)第四實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖14c是圖示了根據(jù)第四實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖14d是圖示了根據(jù)第四實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖14e是圖示了根據(jù)第四實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖14f是圖示了根據(jù)第四實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖14g是圖示了根據(jù)第四實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖14h是圖示了根據(jù)第四實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖14i是圖示了根據(jù)第四實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖14j是圖示了根據(jù)第四實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖15是圖示了根據(jù)第五實施方式的半導體裝置的結構的實施例的橫截面圖；

圖16是圖示了根據(jù)第五實施方式的半導體裝置的結構的實施例的平面圖；

圖17a是圖示了根據(jù)第五實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖17b是圖示了根據(jù)第五實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖17c是圖示了根據(jù)第五實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖17d是圖示了根據(jù)第五實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖17e是圖示了根據(jù)第五實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖17f是圖示了根據(jù)第五實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖17g是圖示了根據(jù)第五實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖17h是圖示了根據(jù)第五實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖18是圖示了根據(jù)第六實施方式的半導體裝置的結構的實施例的橫截面圖；

圖19是圖示了根據(jù)第六實施方式的半導體裝置的結構的實施例的平面圖；

圖20是圖示了根據(jù)第七實施方式的半導體裝置的結構的實施例的橫截面圖；

圖21a是圖示了根據(jù)第七實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖21b是圖示了根據(jù)第七實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖21c是圖示了根據(jù)第七實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖21d是圖示了根據(jù)第七實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖21e是圖示了根據(jù)第七實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖21f是圖示了根據(jù)第七實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖21g是圖示了根據(jù)第七實施方式的半導體裝置的制造方法的實施例的橫截面圖；

圖22是圖示了根據(jù)第八實施方式的半導體裝置的結構的實施例的橫截面圖；

圖23是圖示了根據(jù)第九實施方式的半導體裝置的結構的實施例的橫截面圖；

圖24是圖示了根據(jù)第九實施方式的半導體裝置的結構的實施例的平面圖；

圖25是圖示了根據(jù)第十實施方式的半導體裝置的結構的實施例的橫截面圖；

圖26是圖示了根據(jù)第十實施方式的半導體裝置的結構的實施例的平面圖；

圖27是圖示了根據(jù)第十一實施方式的半導體裝置的結構的實施例的橫截面圖；

圖28是示意性圖示了根據(jù)第十二實施方式的半導體裝置的結構的實施例的布局簡圖。

具體實施方式

在下文，參照附圖對根據(jù)每一個實施方式的半導體裝置及其制造方法進行說明。

【第一實施方式】

將對根據(jù)第一實施方式的半導體裝置的結構進行說明。圖1a、1b和圖2是分別圖示了根據(jù)本實施方式的半導體裝置的結構的實施例的橫截面圖和平面圖。需要注意的是，圖1a和1b圖示了均沿圖2中線a-a’的橫截面，并且圖1a圖示了圖1b的主要部分。

本實施方式的半導體裝置100包括第一配線層150、第二配線層170和半導體元件200。第一配線層150具有第一層間絕緣層152和嵌入第一層間絕緣層152的第一配線164。第二配線層170具有形成在所述第一配線層150上方的第二層間絕緣層172以及均嵌入所述第二層間絕緣層172的第二配線188、285和289。半導體元件200至少設置在第二配線層170中。半導體元件200包括半導體層220、柵極絕緣膜221、柵極電極222和第一側壁膜226。半導體層220設置在第二配線層170中。柵極絕緣膜221設置成與半導體層220接觸。柵極電極222通過柵極絕緣膜221設置在與半導體層220相對的側上。第一側壁膜(226)設置在半導體層220的側面上?？梢哉f，半導體元件200是設置在配線層中的配線層內有源元件(部件)(或配線層內功能元件)。

通過提供這種結構，即使在半導體元件200中，當柵極電極222延伸至島狀半導體層220的末端時，也可以防止柵極電極222與半導體層220在半導體層220的末端的側面直接接觸的現(xiàn)象。這能穩(wěn)定半導體元件200的運行并提高其可靠性。特別地，當柵極電極222具有跨島狀半導體層220延伸的這種結構(圖2)時，優(yōu)選地提供前述結構。

此外，在半導體元件200中，柵極電極不是第一配線層150的第一配線164，而是設置了專用柵極電極222。因此，柵極電極的特性不局限于配線材料的特性。作為柵極電極222，可以使用具有期望特性的金屬材料。從而，不會限制柵極電極的功函數(shù)，并且可以設置閾值電壓。

此外，在半導體元件200中，柵極絕緣膜不是第二配線層170的防擴散膜(例如，防cu擴散膜)，而是設置了專用柵極絕緣膜221。因此，柵極絕緣膜的特性不局限于防擴散膜的材料的特性。作為柵極電極222，可使用具有期望的膜厚度的期望材料。從而，可以輕易地實現(xiàn)柵極電極電容的提升(即，特性改善)。

下面對半導體裝置100進行進一步說明。

半導體裝置100包括半導體襯底101、設置在半導體襯底101之上的接觸層130和設置在接觸層130之上的配線層140。半導體襯底101包括作為例子由晶體管或電容元件表示的半導體元件。在圖示實施例中，形成了晶體管121。晶體管121包括源極/漏極電極122和123、柵極電極124和柵極絕緣膜125。晶體管121通過隔離層120與其他元件隔離。接觸層130包括設置在半導體襯底101之上的層間絕緣層131和嵌入層間絕緣層131的觸點142。配線層140包括設置在層間絕緣層131之上的層間絕緣層132和嵌入層間絕緣層132的配線144。晶體管121的源極/漏極電極122和123通過觸點142與配線144連接。

第一配線層150包括設置在配線層140之上的帽蓋絕緣層151和設置在帽蓋絕緣層151之上的第一層間絕緣層152。帽蓋絕緣層151防止配線144的配線材料(例如，cu)的擴散。第一配線層150還包括過孔162和第一配線164。過孔162的下端延伸通過帽蓋絕緣層151并與配線144連接，并且過孔162的上端連接至第一配線164。第一配線164設置在第一層間絕緣層152的頂面?zhèn)取?/p>

第二配線層170包括設置在第一配線層150之上的帽蓋絕緣層171和設置在帽蓋絕緣層171之上的第二層間絕緣層172。帽蓋絕緣層171防止第一配線164的配線材料(例如：cu)的擴散。第二配線層170還包括過孔189和第二配線188。過孔189的下端延伸通過帽蓋絕緣層171并與第一配線164連接，并且過孔189的上端連接至第二配線188。第二配線188設置在第二層間絕緣層172的頂面?zhèn)?。在圖示實施例中，圖示了雙鑲嵌結構的過孔189和第二線188。

第二配線層170還包括設置在帽蓋絕緣層171之上的島狀半導體層220、設置在半導體層220之上的柵極絕緣膜221、設置在柵極絕緣膜221之上的柵極電極222和圍繞半導體層220設置的側壁226。半導體層220起溝道的作用。柵極電極222、柵極絕緣膜221和半導體層220構成作為晶體管的半導體元件200。柵極電極222具有跨島狀半導體層220完全延伸的這種結構。因此，在半導體層220的端面，柵極電極222可能與半導體層220的末端的側面接觸。然而，因為半導體層222的側面設置有側壁226，可以防止柵極電極222與半導體層220接觸的現(xiàn)象。

第二配線層170還包括過孔290和第二配線289，過孔290和第二配線289與柵極電極222連接。過孔290的下端連接至柵極電極222的端部(遠離半導體層220的端部)，過孔290的上端連接至第二配線289。第二配線289設置在第二層間絕緣層172的頂面?zhèn)?。在圖示實施例中，圖示了雙鑲嵌結構的過孔290和第二配線289。第二配線層170還包括用作源極/漏極電極的觸點286和第二配線285。觸點286的下端連接至半導體層220并且觸點286的上端連接至第二線285。第二配線285設置在第二層間絕緣層絕緣層172的頂面?zhèn)取Ｔ趫D示實施例中，圖示了雙鑲嵌結構的觸點286和第二配線285。

換而言之，在根據(jù)本實施方式的半導體裝置100中，半導體元件200將形成在帽蓋絕緣層(例如：防cu擴散層)171之上的半導體層(氧化物半導體)220用作溝道，帽蓋絕緣層171設置于第一配線層(例如：cu配線層)150之上。半導體層220圖案化為島狀并且在其端面(側面)上形成側壁226。在半導體層220之上，布置已經(jīng)圖案化了的柵極絕緣膜221和柵極電極222。將第一配線層(cu配線層)150連接至第二配線(或極板電極)285的過孔用作半導體元件200的源極/漏極電極(觸點286)。源極/漏極電極(觸點286)布置在柵極絕緣膜221和柵極電極222的兩側。柵極電極222具有在半導體層220之上并跨半導體層220延伸的形狀。然而，因為半導體層220的側面由側壁226保護，防止了柵極電極222與半導體層220接觸。

接著，對根據(jù)本實施方式的半導體裝置的制造方法進行描述。圖3a至3j是分別圖示了根據(jù)本實施方式的半導體裝置的制造方法的實施例的橫截面圖。其中每一幅圖對應于沿圖2中線a-a’的橫截面。需要注意的是，在圖3a至3j中，省略了對半導體襯底101、接觸層130和配線層140的圖示。

首先，如圖3a至3c所示，執(zhí)行如下步驟：在具有第一配線164的配線層(150和171)之上形成島狀半導體層220。然后，如圖3d所示，執(zhí)行如下步驟：形成絕緣膜(226)以覆蓋半導體層220和配線層(150和170)。之后，如圖3e所示，執(zhí)行如下步驟：回蝕絕緣膜(226)以形成覆蓋半導體層220的側面的側壁226。之后，如圖3f至3g所示，執(zhí)行如下步驟：在半導體層220之上相繼形成第一柵極絕緣膜221和柵極電極222。此時，柵極電極222形成在第一柵極絕緣膜221之上以在半導體層220和側壁226之上延伸。

在本實施方式中，如在圖3d和3e的步驟所示，側壁226形成在島狀半導體層220的側面上。因為側壁226覆蓋半導體層220的暴露的側面，半導體層220的側面不受隨后的步驟影響。具體而言，側壁226在物理/化學/電學上將半導體層220與隨后形成的柵極電極222相隔離/保護半導體層220免于受隨后形成的柵極電極222的影響。這允許側壁226的前述隔離/保護功能防止諸如柵極電極222與半導體層220接觸或起反應之類的現(xiàn)象。結果，可以穩(wěn)定半導體元件200的運行并提高其可靠性。

下面對根據(jù)本實施方式的半導體裝置100的制造方法進行進一步說明。

首先，如圖1所示，形成具有隔離層120的半導體襯底101。然后，在半導體襯底101之上，例如，形成晶體管121作為半導體元件。之后，形成接觸層130(包括層間絕緣層131和觸點142)和配線層140(包括層間絕緣層132和配線(銅(cu)線)144)。對于上述步驟，可以使用常規(guī)的已知方法。

接著，如圖3a所示，在配線層140(未圖示)之上，相繼設置用于防止銅(cu)擴散的帽蓋層151和第一層間絕緣層152。帽蓋絕緣層151的材料的例子包括氮化硅(sin)和碳氮化硅(sicn)。第一層間絕緣層152的材料的例子包括二氧化硅(sio2)。之后，在第一層間絕緣層152，利用單鑲嵌方法或雙鑲嵌方法嵌入過孔162和第一配線164。這樣，形成了第一配線層150。過孔162和第一配線164的材料的例子包括銅(cu)。之后，形成帽蓋絕緣層171以覆蓋第一層間絕緣層152和第一配線164。帽蓋絕緣層171的材料的例子包括氮化硅(sin)和碳氮化硅(sicn)。帽蓋絕緣層171的膜厚度約為10至50nm。通過與用于形成具有銅(cu)配線層的典型半導體裝置的方法相同的方法執(zhí)行上述步驟。

接著，如圖3b所示，在帽蓋絕緣層171之上，形成用作半導體元件200的溝道的半導體層220，例如通過濺射方法形成。所述溝道的材料的優(yōu)選實施例包括ingazno(igzo)層、inzno層、zno層、znalo層、zncuo層、nio層、sno層、sno2層、cuo層、cu2o層、ta2o5層、tio2層、由兩種或兩種以上的上述層構成的層狀結構、以及由一種或一種以上的上述層與另一材料構成層狀結構。每一種上述層均可在不影響配線層特性的相對較低的溫度下形成。半導體層220的膜厚度約為10至50nm。之后，如圖3c所示，采用典型的光刻法和干法刻蝕圖案化半導體層220。從而，形成島狀半導體層220。在半導體層220的周圍，暴露帽蓋絕緣層171。

接著，如圖3d所示，在半導體層220和帽蓋絕緣層171之上，形成用作側壁226的絕緣膜(下文也稱作覆蓋絕緣膜226)，例如，通過cvd方法。覆蓋絕緣膜226(用作側壁226的絕緣膜)的例子包括二氧化硅(sio2)和氮化硅(sin)。覆蓋絕緣膜226的膜厚度約為20至200nm。覆蓋絕緣膜226不僅覆蓋帽蓋絕緣層171和半導體層220的頂面，還覆蓋半導體層220的暴露的側面。

接著，如圖3e所示，覆蓋絕緣膜226經(jīng)過完整的回蝕處理。結果，從帽蓋絕緣層171和半導體層220的頂面移除覆蓋絕緣膜226，而在半導體層220的側面上形成側壁226。側壁226覆蓋并保護島狀半導體層220的暴露的側面以便半導體層220不受其他膜或其他處理的影響。

接著，如圖3f所示，在帽蓋絕緣層171、側壁226以及半導體層220的上表面之上，沉積形成柵極絕緣膜221和柵極電極222，例如，通過濺射方法沉積。在這種情況下，柵極絕緣膜221覆蓋半導體層220和側壁226。這里，半導體層220的側面被側壁226覆蓋并且不會呈現(xiàn)出陡峭的臺階。相應地，柵極絕緣膜221從半導體層220上方不間斷地延續(xù)至帽蓋絕緣層171。從而，半導體層220的末端的側面不僅受到側壁266的保護還受到柵極絕緣膜221保護。這更加可靠地防止半導體層220的末端的側面與柵極電極222之間的接觸。

柵極絕緣膜221的材料的例子包括氧化硅(sio2)、氮化硅(sinx)以及諸如hf、zr、al或ta之類的金屬的氧化物。可選地，可以使用上述材料的組合。由這種材料制成的柵極絕緣膜221除了含有金屬和氧之外還可含有氮、碳等。柵極絕緣膜221的膜厚度優(yōu)選為約0.5至50nm。這樣，半導體元件200設置有專用柵極絕緣膜221。這允許將期望的材料用作具有期望膜厚度的柵極絕緣膜。從而，可以輕易實現(xiàn)柵電容的提升(即：性能改善)等。

另一方面，柵極電極222的材料的例子包括鈦(ti)、氮化鈦(tin)、鋁(al)、鈷(co)、鉬(mo)、鉭(ta)、氮化鉭(tan)、鎢(w)以及氮化鎢(wn)?？蛇x地，可以使用任何混合有碳(c)或氧(o)的上述材料、或由任何上述材料與其他金屬構成的層狀結構等。柵極電極222的厚度優(yōu)選為約5至100nm。這樣，半導體元件200設置有專用柵極電極222。這允許將期望的金屬材料用于柵極電極。柵極電極222的材料決定了半導體元件(配線層內有源元件(部件))200的有效功能函數(shù)。從而，對柵極電極的功函數(shù)沒有限制以允許設置閾值電壓。

接著，如圖3g所示，采用典型的光刻法和干法刻蝕，將柵極電極222和柵極絕緣膜221圖案化。通過所述圖案化，確定了如圖2中平面圖所示出的柵極電極形狀。即，柵極電極222和柵極絕緣膜221圖案化為跨半導體層220(包括側壁226)(在半導體220之上)延伸(還存在一種形式，其中柵極絕緣膜221跨半導體層220不完全延伸)的這種柵極電極形狀。此時，如上所述，半導體層220的末端的側面不僅受側壁266保護，還受柵極絕緣膜221保護。這更加可靠地防止半導體層220的末端的側面與柵極電極222之間的接觸。

接著，如圖3h所示，形成第二層間絕緣膜172以覆蓋帽蓋絕緣層171、側壁226、半導體層220、柵極絕緣膜221和柵極電極222。第二層間絕緣膜172是介電常數(shù)低于二氧化硅的介電常數(shù)的低介電常數(shù)絕緣層。第二層間絕緣層172的材料的例子包括諸如sioc(h)膜或silk(注冊商標)之類的含碳膜。之后，如圖3i所示，在第二層間絕緣層172，開設用于過孔、觸點和配線的孔401至404。再之后，如圖3j所示，采用單鑲嵌方法或雙鑲嵌方法嵌入過孔189、觸點(源極/漏極電極)286、用于柵極電極的過孔290、以及第二配線188、285和289。從而，形成第二配線層170。過孔189和290、觸點286以及第二線188、285和289的材料的例子包括將鉭(ta)/氮化鉭(tan)或鈦(ti)/氮化鈦(tin)用作阻擋膜的銅(cu)。此時，在形成溝道(半導體220)之后在溝道(半導體層220)之上設置了源極/漏極電極(觸點286)。這使溝道和源極/漏極電極之間的接觸阻抗得以充分減少。

通過前述步驟，制造了根據(jù)本實施方式的半導體裝置100。

在本實施方式中，作為半導體元件200的柵極電極的材料，不使用與配線相同的材料，而是可使用專用材料。這解決了當使用與配線相同的材料時柵極電極的功函數(shù)被固定的問題并且允許為柵極電極選擇任何功函數(shù)。從而，可設置半導體元件200的閾值電壓以允許將配線層內有源元件(部件)設置在常開(normally-on)模式和常關(normally-off)模式中的每一個。

此外，在本實施方式中，作為半導體元件200的柵極絕緣膜，不使用防cu擴散膜，而是可使用專用絕緣膜。這解決了當使用防cu擴散膜時柵極絕緣膜過分變厚以另外滿足cu擴散阻擋功能的問題，并允許設置柵極絕緣膜的厚度，與cu擴散阻擋功能無關。從而，可以進一步降低柵極絕緣膜厚度并有效提升柵極電容。

同樣在本實施方式中，在半導體元件200的末端的側面上，設置了側壁226。通過側壁226的功能，半導體層220和柵極電極222可電氣隔離和物理隔離。這解決了在半導體層220的端面和柵極電極222之間發(fā)生短路的問題，并允許有效地提高所述裝置的生產(chǎn)成品率。

<第一變形例>

圖4是圖示了根據(jù)本實施方式的半導體裝置的結構的第一變形例的橫截面圖。與圖1a所示例子相比，圖4所示例子的不同在于在柵極電極222之上設置了硬掩膜224。在下文，將主要對它們之間的不同進行描述。

在本變形例中，硬掩膜224用于對柵極電極222的處理并阻止抗蝕劑(resist)與柵極電極222之間的直接接觸。因為使用抗蝕劑對硬掩膜224進行處理、執(zhí)行了灰化、并且之后使用硬掩膜224對柵極電極222進行處理，在抗蝕劑的灰化期間柵極電極不會被暴露。因此，可以避免電極改性，例如電極氧化。

為了獲得這種結構，在圖3a至3j所示的半導體裝置的前述制造方法中，在圖3f所示的步驟中，在帽蓋絕緣層171、側壁226和半導體層220的上表面之上，不僅適當?shù)爻练e形成柵極絕緣膜221和柵極電極222，還可進一步適當?shù)爻练e形成硬掩膜224，例如，通過等離子cvd法。硬掩膜224的材料的例子包括由二氧化硅(sio2)、碳氧化硅(sioc)、碳(c)、氮化硅(sin)等制成的絕緣膜以及它們的組合制成的絕緣膜。硬掩膜224的膜厚度優(yōu)選地，例如，約為30至200nm。

在本變形例中同樣能獲得與在圖1a、1b和圖2所示例子中所獲得的效果相同的效果。

此外，通過硬掩膜224的作用，可以極好地提供與柵極電極222的接觸。

<第二變形例>

圖5a是圖示了根據(jù)本實施方式的半導體裝置的結構的第二變形例的橫截面圖。與圖4所示例子相比，圖5a所示例子的不同在于側壁225設置在由柵極絕緣膜221、柵極電極222和硬掩膜224構成的層狀結構的兩側面之上。在下文，主要對它們之間的不同進行描述。

在本變形例中，當形成觸點(源極/漏極電極)286時，側壁225防止觸點(源極/漏極電極)286和柵極電極222之間的接觸。即：當形成用于觸點286的孔402和403時，即使孔402和403極度地接近柵極電極222，也可防止與柵極電極222接觸。從而，可以在合適位置形成觸點286。

為了獲得這種結構，在圖3a至3j所示的半導體裝置的前述制造方法(該方法中增加了根據(jù)上述第一變形例的改變)中，在圖3g和3h所示的步驟之間，可以適當?shù)卦黾酉率霾襟E。首先，以與圖3d所示的步驟相同的方式，形成(例如：通過cvd方法)用作側壁225的絕緣膜(下文也稱作覆蓋絕緣膜225)以覆蓋帽蓋絕緣層171、側壁226、半導體層220、柵極絕緣膜221、柵極電極222和硬掩膜224。覆蓋絕緣膜225(用作側壁225的絕緣膜)的材料的例子包括二氧化硅(sio2)和氮化硅(sin)。其膜厚度約為10至200nm。然后，以與圖3e所示的步驟相同的方式，覆蓋絕緣膜225經(jīng)過完整的回蝕(etch-back)處理。從而，從帽蓋絕緣層171、側壁226和半導體層220的頂面移除覆蓋絕緣膜225，而在硬掩膜224、柵極電極222和柵極絕緣膜221的兩個側面之上形成側壁225。

在本變形例中同樣可獲得與在圖4所示例子中所獲得的效果相同的效果。

此外，通過側壁225的作用，可以防止觸點(源極/漏極電極)286與柵極電極222之間的接觸并在合適位置形成觸點286。

<第三變形例>

圖5b是圖示了根據(jù)本實施方式的半導體裝置的結構的第三變形例的橫截面圖。與圖5a所示例子相比，圖5b所示例子的不同在于在柵極電極222之上未設置硬掩膜224。在某種意義上，圖5a和圖5b之間的關系類似于圖1a和圖4之間的關系。在圖5b所示例子中同樣可以達到與圖5a所示例子所達到的效果相同的效果(除了硬掩膜224的效果)。

【第二實施方式】

將對根據(jù)第二實施方式的半導體裝置的結構進行描述。圖6a是圖示了根據(jù)本實施方式的半導體裝置的結構的實施例的橫截面圖。圖7是圖示了根據(jù)本實施方式的半導體裝置的結構的實施例的平面圖。需要注意的是，圖6a是沿圖7中線a-a’的橫截面。本實施方式的半導體裝置尤其與第一實施方式的第二變形例(圖5a)的半導體裝置不同在于每一個觸點(源極/漏極電極)286均以自對齊的方式設置。在下文，將主要對它們之間的不同進行描述。

在本實施方式中，在由硬掩膜224、柵極電極222和柵極絕緣膜221構成的層狀結構的兩側面之上，設置有側壁225。觸點(半導體元件200的源極/漏極電極)286以與側壁225接觸的方式設置。柵極電極222具有跨半導體層220和側壁226延伸的形狀。通過側壁225，確定了觸點286的位置，因此可在合適位置形成觸點286。

在根據(jù)本實施方式的半導體裝置中，就像根據(jù)例如圖5a和圖5b之間的關系，不需要在柵極電極222之上設置硬掩膜224(或在柵極電極222之上可以設置硬掩膜224)。圖6b是圖示了根據(jù)本實施方式的半導體裝置的結構的另一實施例的橫截面圖。與圖6a所示例子相比，圖6b所示例子的不同在于在柵極電極222之上未設置硬掩膜224。在某種意義上，圖6b和圖6a之間的關系與圖5b和圖5a之間的關系相同。在圖6b所示例子中，同樣可以達到與圖6a中所展現(xiàn)出的效果相同的效果(除了硬掩膜224的效果)。

可通過以下步驟實現(xiàn)如圖6a所示的這種結構。圖8a至圖8e是圖示了根據(jù)本實施方式的半導體裝置的制造方法的實施例的橫截面圖。每一幅圖均對應于沿圖7中線a-a’的橫截面。需要注意的是，在圖8a至8e中，省略了對半導體襯底101、接觸層130和配線層140的圖示。

首先，在圖3a至3e所示的第一實施方式的半導體裝置的制造方法的步驟之后，在圖3f的步驟中，在帽蓋絕緣層171、側壁226和半導體層220的頂面之上，不僅沉積形成柵極絕緣膜221和柵極電極222，還進一步沉積形成硬掩膜224(例如：通過等離子cvd方法)。硬掩膜224的材料的例子包括由二氧化硅(sio2)、碳氧化硅(sioc)、碳(c)、氮化硅(sin)等制成的絕緣膜以及它們的組合制成的絕緣膜。硬掩膜224的膜厚度優(yōu)選地約為30至200nm。然后，以與圖3g所示步驟相同的方式，采用典型的光刻法和干法刻蝕，圖案化硬掩膜224、柵極電極222和柵極絕緣膜222。通過所述圖案化，確定了如在圖7平面圖所示的柵極電極形狀。即：硬掩膜224、柵極電極222和柵極絕緣膜221圖案化為跨半導體層220(包括側壁226)(在半導體層220之上)完全延伸的柵極電極形狀。

接著，如圖8a所示，例如：采用cvd方法形成用作側壁225的絕緣膜(下文也稱作覆蓋絕緣膜225)以覆蓋帽蓋絕緣層171、側壁226、半導體層220、柵極絕緣膜221、柵極電極222和硬掩膜224。覆蓋絕緣膜225(用作側壁225的絕緣膜)的材料的例子包括二氧化硅(sio2)和氮化硅(sin)。覆蓋絕緣膜225的厚度約為10至200nm。

接著，如圖8b所示，覆蓋絕緣膜225經(jīng)過完整的回蝕處理。從而，將覆蓋絕緣膜225從帽蓋絕緣層171、側壁226和半導體層220的頂面移除，而在硬掩膜224、柵極電極222和柵極絕緣膜221的兩側面之上形成側壁225。

接著，如圖8c所示，形成第二層間絕緣層172以覆蓋帽蓋絕緣層171、側壁226、半導體層220、側壁225、柵極絕緣膜221、柵極電極222和硬掩膜224。第二層間絕緣層172是介電常數(shù)低于二氧化硅的介電常數(shù)的低介電常數(shù)層。第二層間絕緣層172的材料的例子包括諸如sioc(h)膜或silk(注冊商標)之類的含碳膜。之后，如圖8d所示，在第二層間絕緣層172中，開設用于過孔、觸點和配線的孔401至404。在這種情況下，用于觸點(源極/漏極電極)286的孔402和403比在第一實施方式的第二變形例(圖5a)中更接近側壁225地設置。此外，側壁225的材料的蝕刻速率顯著地低于第二層間絕緣層172的材料的蝕刻速率。換句話說，孔402和403中的每一個均具有對應于側壁225的部分，并且因此在蝕刻期間側壁225和第二層間絕緣層172可以一起被蝕刻。然而，因為側壁225的蝕刻速率顯著較低，只有第二層間絕緣層172被蝕刻，并且孔402和403可相對于柵極電極222以所謂的自對齊方式形成。

接著，如圖8e所示，采用單鑲嵌方法或雙鑲嵌法嵌入過孔189、觸點(源極/漏極電極)286、用于柵極電極的過孔290以及第二配線188、285和289。以這種方式，形成了第二配線層170。過孔189、觸點186和290以及第二配線188、285和289的例子包括將鉭(ta)/氮化鉭(tan)或鈦(ti)/氮化鈦(tin)用作阻擋膜的銅(cu)。在這種情況下，因為觸點(源極/漏極電極)286相對于柵極電極222以所謂的自對齊方式設置，觸點286可形成在合適位置。

通過前述步驟，制造了根據(jù)本實施方式的半導體裝置100。

然而，為了使前述半導體元件200能夠被放置，必須仔細地為硬掩膜224和側壁225選擇材料。作為硬掩膜224和側壁225的材料，優(yōu)先地選擇具有不同于第二層間絕緣層172的選擇性的材料。例如，當二氧化硅(sio2)用作第二層間絕緣層172的材料時，可以考慮將氮化硅(sinx)等用作硬掩膜224和側壁225的材料。從而，當開設用于觸點286的孔402和403時，在為了開設孔402和403進行的蝕刻期間可以選擇性地留下側壁225并防止暴露柵極電極222。

在本實施方式中同樣可獲得與在第一實施方式中所獲得的效果相同的效果。

此外，在本實施方式中，半導體元件200具有頂柵元件結構，而不是底柵元件結構，并且可以以自對齊方式放置。因此，可以精確地控制源極/漏極電極(觸點286)與柵極(柵極絕緣膜221和柵極電極222)之間的距離。即：可提高對齊的精確度。當?shù)?sinx)等被用于側壁225和硬掩膜224時，其抗蝕刻性可防止柵極和源極/漏極之間的短路。

<變形例>

圖9是圖示了根據(jù)本實施方式的半導體裝置的結構的變形例的橫截面圖。與圖6a所示的例子相比，圖9所示例子的不同在于漏極電極(觸點286(d))形成于遠離側壁225的位置。在下文，將主要對它們之間的不同進行說明。

在本實施方式中，作為源極/漏極電極的觸點286中作為漏極電極的觸點286(d)形成于遠離側壁225的位置。該布置由光刻決定。另一方面，作為源極電極的觸點286(s)以與圖6a所示例子相同的方式形成于與側壁225接觸的位置。

在根據(jù)上述第二實施方式的半導體裝置的制造方法中圖8d所示的步驟中，可通過調整用于觸點(源極/漏極電極)286的孔403的位置實現(xiàn)這種結構。同樣可進一步在側壁225外部更接近觸點286(d)設置側壁以提供雙側壁，并因此通過自對齊產(chǎn)生圖9所示的形狀。

在本變形例中同樣可獲得與在第二實施方式中所獲得的效果相同的效果。

此外，在本變形例中，通過將漏極電極(觸點286(d))與柵極電極222物理隔離，可提高半導體元件200的漏極擊穿電壓。另一方面，通過采用自對齊形成源極電極(觸點286(s))，可以利用側壁225的寬度精確地控制源極電極(觸點286(s))和柵極(柵極絕緣膜221和柵極電極222)之間的距離。這使源極側寄生電阻最小化。

【第三實施方式】

將對根據(jù)第三實施方式的半導體裝置的結構進行說明。圖10是圖示了根據(jù)本實施方式的半導體裝置的結構的實施例的橫截面圖。本實施方式的半導體裝置與第二實施方式的半導體裝置的不同在于具有包括背柵210的雙柵結構。在下文，將主要對它們之間的不同進行說明。

在本實施方式中，在第一配線層150的表面區(qū)域設置背柵210，類似于第一配線層150中的第一配線(cu線)164。背柵210的頂面被帽蓋絕緣層171覆蓋。背柵210通過帽蓋絕緣層171和半導體層220設置在與柵極電極222相對的位置。例如，設置背柵210以覆蓋半導體層220的從觸點286之一(源極電極)延伸通過柵極電極222至另一觸點(漏極電極)286的區(qū)域。即：半導體層220具有包括柵極電極222和背柵210的雙柵結構。

然而，也可以將本實施方式所提供的背柵210應用于第一實施方式的、第一實施方式的變形例的、以及第二實施方式的變形例的半導體元件200中的每一個。

為了獲得這種結構，當以第二實施方式的半導體裝置的制造方法形成第一配線層150(在圖3a的步驟)時，背柵210(cu線)和第一配線(cu線)164同時形成。這允許在不提供額外步驟的條件下形成背柵210。此外，當形成柵極電極222等時，由于半導體層220形成在背柵210所在區(qū)域之上，所以將柵極電極222等相對于背柵210進行對齊并圖案化。

在本實施方式中同樣能獲得與在第二實施方式中所獲得的效果相同的效果。

此外，在本實施方式中，半導體元件200形成雙柵結構以允許以更好的開(on)/關(off)比率執(zhí)行源極/漏極電極之間的轉換。此外，改善了亞閾值特性以允許在較低電壓下進行驅動。

<變形例>

圖11是圖示了根據(jù)本實施方式的半導體裝置的結構的變形例的橫截面圖。與圖10所示例子相比，圖11所示例子的不同在于背柵210布置在半導體層220的限制區(qū)域。在下文，將主要對它們之間的不同進行說明。

在本變形例中，背柵210通過帽蓋絕緣層171和半導體層220設置在與觸點286之一(源極電極)和柵極電極222的一部分的相對的位置。具體地，設置背柵210以覆蓋半導體層220的從一個觸點(源極電極)286延伸至柵極電極222的區(qū)域。因此，在本實施方式中，背柵210布置在溝道(半導體層220)的限制區(qū)域。

這種結構可通過以下方式實現(xiàn)：例如，當在第三實施方式的半導體裝置的制造方法中，在第一配線層150中形成背柵(cu線)210時，使背柵(cu線)210移位?？蛇x地，當形成柵極電極222等時以輕微地偏離柵極電極210來對齊柵極電極222等并圖案化以實現(xiàn)這種結構。

在本變形例中同樣能獲得與在第三實施方式中獲得的效果相同的效果。

此外，在本變形例中，由于背柵210僅位于例如源極(一個觸點286)和柵極(柵極電極222)之間，可以導致雙柵效果。因此，即使當例如側壁225增厚時，通過源極和柵極之間的背柵210可顯著降低寄生電阻，同時在源極和漏極之間，根據(jù)由側壁225的膜厚度限定的距離可精確地確定漏極擊穿電壓。即，因此，通過將背柵210的位置更改至期望的位置，可使半導體元件200的元件特性最佳化。

【第四實施方式】

將對根據(jù)第四實施方式的半導體裝置的結構進行說明。圖12是圖示了根據(jù)本實施方式的半導體裝置的結構的實施例的橫截面圖。圖13是圖示了根據(jù)本實施方式的半導體裝置的結構的實施例的平面圖。需要注意的是，圖12是沿圖13中線a-a’的橫截面。本實施方式的半導體裝置與第一實施方式的半導體裝置(圖1a)的不同在于柵極絕緣膜221覆蓋半導體層220的整個上部表面。在下文，將主要對它們之間的不同進行說明。

在本實施方式中，柵極絕緣膜221覆蓋島狀半導體層220的整個上部表面。即：在平面圖中柵極絕緣膜221與半導體層220重疊。此外，側壁226覆蓋半導體層220和柵極絕緣膜221二者的側面。需要注意的是，本實施方式還具有如下形式：柵極絕緣膜221的不存在柵極電極222的區(qū)域比直接位于柵極電極222下方的柵極絕緣膜221薄或部分缺失。在這種情況下，如之后將所述，在半導體層220上形成柵極絕緣膜221之后執(zhí)行圖案化。從而，半導體層220不再受圖案化影響以允許輕易地控制半導體層220的膜質量。此外，可以更加可靠地防止柵極電極222和半導體層220之間的接觸。

可通過以下步驟實現(xiàn)這種結構。圖14a至14j是均示出根據(jù)本實施方式的半導體裝置的制造方法的實施例的橫截面圖。每一幅圖對應于沿圖13中線a-a’的橫截面。需要注意的是，在圖14a至14j中，省略了對半導體襯底101、接觸層130和配線層140的圖示。

首先，如圖1b所示，形成具有隔離層120的半導體襯底101。然后，在半導體襯底101之上，例如，形成晶體管121作為半導體元件。之后，形成接觸層130(包括層間絕緣層131和觸點142)和配線層140(包括層間絕緣層132和配線(銅(cu)線)144)。對于上述步驟，可以使用常規(guī)的已知方法。

接著，如圖14a所示，在配線層140(未圖示)之上，相繼沉積形成帽蓋絕緣層151和第一層間絕緣層152，帽蓋絕緣層151用于防止銅(cu)擴散。之后，在第一層間絕緣層152中，采用單鑲嵌方法或雙鑲嵌方法嵌入過孔162和第一配線164。這樣，形成了第一配線層150。之后，形成帽蓋絕緣層171以覆蓋第一層間絕緣層152和第一配線164。通過與用于形成具有銅(cu)配線層的典型半導體裝置的方法相同的方法執(zhí)行上述步驟。

接著，如圖14b所示，在帽蓋絕緣層171之上，形成用作半導體元件200的溝道的半導體層220，例如通過濺射方法形成。進一步地，在半導體層220之上沉積形成柵極絕緣膜221，例如通過濺射方法沉積。之后，如圖14c所示，通過典型的光刻法和干法刻蝕圖案化柵極絕緣膜221。結果，形成島狀柵極絕緣膜221。然后，如圖14d所示，將柵極絕緣膜221用作掩膜，通過干法刻蝕圖案化柵極絕緣膜221下方的半導體層220。從而，形成由島狀柵極絕緣膜221和半導體層220構成的層狀結構。

接著，如圖14e所示，在柵極絕緣膜221和帽蓋絕緣層171之上，形成用作側壁226的絕緣膜(下文還稱作覆蓋絕緣膜226)，例如通過cvd方法形成。然后，覆蓋絕緣膜226經(jīng)過完整的回蝕處理。從而，在柵極絕緣膜221和半導體層220的側面上，形成側壁226。側壁226覆蓋并保護島狀半導體層220的暴露的側面以便半導體層220不受其他膜或其他處理的影響。

接著，如圖14f所示，在帽蓋絕緣層171、側壁226和柵極絕緣膜221的頂面上，沉積形成柵極電極222和硬掩膜224，例如，通過濺射方法沉積。之后，如圖14g所示，采用典型的光刻法和干法刻蝕，圖案化硬掩膜224。之后，如圖14h所示，將硬掩膜224用作掩膜，通過干法刻蝕圖案化硬掩膜224下方的柵極電極222。從而，形成了由硬掩膜224和柵極電極222構成的具有如圖13平面圖中所示柵極電極形狀的層狀結構。

接著，如圖14i所示，形成第二層間絕緣層172以覆蓋帽蓋絕緣層171、側壁226、柵極絕緣膜221、柵極電極222和硬掩膜224。之后，如圖14j所示，在第二層間絕緣層172中，開設用于過孔、觸點和配線的孔。之后，采用單鑲嵌方法或雙鑲嵌方法嵌入過孔189、觸點(源極/漏極電極)286、用于柵極電極的過孔290以及第二配線188、285和289。從而，形成第二配線層170。

通過前述步驟，制造了根據(jù)本實施方式的半導體裝置100。

需要注意的是，作為用于形成側壁226的方法，除了上述的圖14e的步驟之外，還可以采用氧化半導體層220的端面以部分地將半導體層220變?yōu)榻^緣體的技術等。需要注意的是，當圖案化柵極電極222時，柵極絕緣膜221也被蝕刻。因此，本實施方式還具有下述形式：柵極絕緣膜221的不存在柵極電極222的區(qū)域比直接位于柵極電極222下方的柵極絕緣膜221薄或缺失。

在本實施方式中同樣能夠獲得與在第一實施方式中所獲得的效果相同的效果。

此外，在本實施方式中，在半導體層220之上形成柵極絕緣膜221之后執(zhí)行圖案化使得半導體層220不再受圖案化的影響(不再受直接應用抗蝕劑和抗蝕劑移除操作的影響)。這允許輕易地控制半導體層220的膜質量，尤其是控制半導體層220的組分(例如：氧)等。

【第五實施方式】

將對根據(jù)第五實施方式的半導體裝置的結構進行說明。圖15是圖示了根據(jù)本實施方式的半導體裝置的結構的實施例的橫截面圖。圖16是圖示了根據(jù)本實施方式的半導體裝置的結構的實施例的平面圖。需要注意的是，圖15是沿圖16中線a-a’的橫截面。本實施方式的半導體裝置與第四實施方式的半導體裝置(圖12)的不同在于柵極電極包括兩層。在下文，將主要對它們之間的不同進行說明。

在本實施方式中，柵極電極包括由下部柵極電極222和上部柵極電極223構成的兩層。下部柵極電極222僅存在于半導體層220之上。上部柵極電極223形成為不僅存在于半導體層220之上，還跨半導體層220延伸。這兩個柵極電極的材料可以彼此相同或不同。需要注意的是，本實施方式還具有如下形式：柵極絕緣膜221的不存在下部柵極電極222的區(qū)域比直接位于柵極電極222下方的柵極絕緣膜221薄或缺失。在這種情況下，正如之后將所述，在半導體層220之上形成柵極絕緣膜221和下部柵極電極222之后執(zhí)行圖案化。從而，半導體層220和柵極絕緣膜221不再受圖案化影響以允許輕易地控制其膜質量。

可通過以下步驟實現(xiàn)這種結構。圖17a至17h是圖示了根據(jù)本實施方式的半導體裝置的制造方法的實施例的橫截面圖。每一幅圖對應于沿圖16中線a-a’的橫截面。需要注意的是，在圖17a至17h中，省略了對半導體襯底101、接觸層130和配線層140的圖示。

首先，如圖1b所示，形成具有隔離層120的半導體襯底101。然后，在半導體襯底101之上，例如，形成晶體管121作為半導體元件。之后，形成接觸層130(包括層間絕緣層131和觸點142)和配線層140(包括層間絕緣層132和配線(銅(cu)線)144)。對于上述步驟，可以使用常規(guī)的已知方法。

接著，如圖17a所示，在配線層140(未圖示)之上，相繼沉積形成帽蓋絕緣層151和第一層間絕緣層152，帽蓋絕緣層151用于防止銅(cu)擴散。之后，在第一層間絕緣層152中，采用單鑲嵌方法或雙鑲嵌方法嵌入過孔162和第一配線164。這樣，形成了第一配線層150。之后，形成帽蓋絕緣層171以覆蓋第一層間絕緣層152和第一配線164。通過與用于形成具有銅(cu)配線層的典型半導體裝置的方法相同的方法執(zhí)行上述步驟。

接著，如圖17b所示，在帽蓋絕緣層171之上，相繼沉積形成(例如：通過濺射方法)用作半導體元件200的溝道的半導體層220、柵極絕緣膜221和下部柵極電極222。之后，如圖17c所示，通過典型的光刻法和干法刻蝕圖案化下部柵極電極222。從而，形成島狀下部柵極電極222。然后，如圖17d所示，將下部柵極電極222用作掩膜，通過干法刻蝕圖案化均位于下部柵極電極222下方的柵極絕緣膜221和半導體層220。從而，形成由島狀下部柵極電極222、柵極絕緣膜221和半導體層220構成的層狀結構。此時，柵極絕緣膜221和半導體層220由下部柵極電極222保護并因此幾乎不受光刻法和干法刻蝕的影響。

接著，如圖17e所示，在下部柵極電極222和帽蓋絕緣層171之上，形成用作側壁226的絕緣膜(下文也稱作覆蓋絕緣膜226)，例如通過cvd方法形成。然后，覆蓋絕緣膜226經(jīng)過完整的回蝕處理。從而，在下部柵極電極222、柵極絕緣膜221和半導體層220的側面上，形成側壁226。側壁226覆蓋并保護島狀柵極絕緣膜221和半導體層220的暴露的側面以使柵極絕緣膜221和半導體層220不受其他膜或其他處理的影響。

接著，如圖17f所示，在帽蓋絕緣層171、側壁226和下部柵極電極222的頂面上，沉積形成上部柵極電極223和硬掩膜224，例如，通過濺射方法沉積。之后，如圖17g所示，采用典型的光刻法和干法刻蝕，圖案化硬掩膜224。之后，如圖17h所示，將硬掩膜224用作掩膜，通過干法刻蝕圖案化均位于硬掩膜224下方的上部柵極電極223和下部柵極電極222。從而，形成由硬掩膜224、上部柵極電極223和下部柵極電極222構成的具有如圖16平面圖中所示的柵極電極形狀的層狀結構。需注意的是，因為當下部柵極電極222被圖案化時，柵極絕緣膜221也被蝕刻，本實施方式還包括如下形式：柵極絕緣膜221的不存在下部柵極電極222的區(qū)域比直接位于下部柵極電極222下方的柵極絕緣膜221薄或缺失。

之后的步驟如在根據(jù)第四實施方式的半導體裝置的制造方法中的圖14i至14j的步驟所示。

通過前述步驟，制造了根據(jù)本實施方式的半導體裝置100。

在本實施方式中同樣能夠獲得與在第四實施方式所獲得的效果相同的效果。

此外，在本實施方式中，下部柵極電極222形成于半導體層220和柵極絕緣膜221之上并之后被圖案化為溝道形狀。其后，上部柵極電極223形成并之后圖案化為柵極電極形狀。從而，半導體層220和柵極絕緣膜221不再受圖案化的影響(不再受直接應用抗蝕劑和抗蝕劑移除操作的影響)。這允許輕易地控制半導體層220和柵極絕緣膜221各自的膜質量(尤其是控制半導體層220的組分(例如：氧)、在柵極絕緣膜的損壞、氧損耗等)。

【第六實施方式】

將對根據(jù)第六實施方式的半導體裝置的結構進行說明。圖18是圖示了根據(jù)本實施方式的半導體裝置的結構的實施例的橫截面圖。圖19是圖示了根據(jù)本實施方式的半導體裝置的結構的實施例的平面圖。需要注意的是，圖18是沿圖19中線a-a’的橫截面。本實施方式的半導體裝置與第四實施方式的半導體裝置(圖12)的不同在于柵極絕緣膜具有雙重結構。在下文，將主要對它們之間的不同進行說明。

在本實施方式中，在柵極絕緣膜221之上，進一步形成柵極絕緣膜。該柵極絕緣膜是用于側壁226的覆蓋絕緣膜226，所述覆蓋絕緣膜226當其位于柵極絕緣膜221之上時沒有被回蝕而被留下(下文也稱作第二柵極絕緣膜226)。相應地，第二柵極絕緣膜226覆蓋由已經(jīng)圖形化了的半導體層220和柵極絕緣膜221構成的層狀結構的上部表面和端面。即：在半導體層220的處理過的側面之上，形成第二柵極絕緣膜226作為側壁。

可通過在根據(jù)第四實施方式的半導體裝置的制造方法中的圖14e的步驟中不對覆蓋絕緣膜226執(zhí)行完整的回蝕處理實現(xiàn)這種結構。在這種情況下，考慮由柵極絕緣膜構成的層狀結構，對柵極絕緣膜221和覆蓋絕緣膜226的材料和厚度進行設置。需要注意的是，本實施方式也包括如下形式：柵極絕緣膜221的不存在柵極電極222的區(qū)域比直接位于柵極電極222下方的柵極絕緣膜221薄或缺失。

在本變形例中同樣可獲得與第四實施方式所獲得的效果相同的效果。

此外，在本實施方式中，回蝕覆蓋絕緣膜226的步驟不再是必需的以允許簡化制造過程。另外，由于不執(zhí)行回蝕覆蓋絕緣膜226的步驟，可以降低對柵極絕緣膜等的損壞。根據(jù)所述材料，還可以對半導體層220引入應力以允許提高半導體層220中載流子遷移率。

【第七實施方式】

將對根據(jù)第七實施方式的半導體裝置的結構進行說明。圖20是圖示了根據(jù)本實施方式的半導體裝置的結構的實施例的橫截面圖。本實施方式的半導體裝置與半導體元件(配線層內有源元件(部件))200形成于銅(cu)配線層的第一實施方式的半導體裝置(圖1a)的不同在于半導體元件(配線層內有源元件(部件))200形成于鋁(al)配線層。在下文，將主要對它們之間的不同進行說明。

在本實施方式中，半導體元件(配線層內有源元件(部件))200形成于形成于鋁(al)配線層。即：第一配線層150包括均由鋁(al)制成的第一配線166和過孔168，并且第二配線層170包括均由鋁(al)制成的第二配線186和過孔189。半導體元件200形成于第二配線層，但其元件結構與在圖1a所示的例子中相同。

下面，將對根據(jù)本實施方式的半導體裝置的制造方法進行說明。圖21a至21g是圖示了根據(jù)本實施方式的半導體裝置的制造方法的實施例的橫截面圖。需要注意的是，在圖21a至21g中，省略了對半導體襯底101、接觸層130和配線層140的圖示。

首先，如圖1b所示，形成具有隔離層120的半導體襯底101。然后，在半導體襯底101之上，例如，形成晶體管121作為半導體元件。之后，形成接觸層130(包括層間絕緣層131和觸點142)和配線層140(包括層間絕緣層132和配線(鋁(al)線)144)。對于上述步驟，可以使用常規(guī)的已知方法。

接著，如圖21a所示，在形成鋁(al)制第一配線166之后，沉積形成第一層間絕緣層152。之后，在第一層間絕緣層152中，采用鑲嵌方法嵌入過孔168。這樣，形成了第一配線層150。通過與用于形成具有鋁(al)配線層的典型半導體裝置的方法相同的方法執(zhí)行上述步驟。

接著，如圖21b所示，在第一層間絕緣層152之上，形成鋁(al)制第二配線186。之后，如圖21c所示，在第二線186和第一層間絕緣層152之上，形成用作半導體元件200的溝道的半導體層220，例如，通過濺射方法形成。然后，采用典型的光刻法和干法刻蝕圖案化半導體層220。從而，形成島狀半導體層220。

接著，如圖21d所示，在半導體層220、第二配線186和第一層間絕緣層152之上，形成用作側壁226的絕緣膜(下文也稱作覆蓋絕緣膜226)，例如，通過cvd方法形成。然后，覆蓋絕緣膜226經(jīng)過完整的回蝕處理。從而，在半導體層220的側面上，形成側壁226。側壁226覆蓋并保護島狀半導體層220的暴露的側面以便半導體層220不受其他膜或其他處理的影響。

接著，如圖21e所示，在側壁226、半導體層220、第二配線186和第一層間絕緣層152的頂面之上，沉積形成柵極絕緣膜221和柵極電極222，例如通過濺射方法沉積。然后，采用光刻法和干法刻蝕，圖案化柵極電極222和柵極絕緣膜221。這樣，柵極電極222和柵極絕緣膜221圖形化為跨半導體層220(包括側壁226)完全延伸(在半導體層220之上延伸)的柵極電極形狀。此時，半導體層220的末端的側面不僅受到側壁226的保護，還受到柵極絕緣膜221保護。這更可靠地防止半導體層220的末端的側面與柵極電極222之間的接觸。

接著，如圖21f所示，形成第二層間絕緣層172以覆蓋側壁226、半導體層220、柵極電極222、第二配線186和第一層間絕緣層152。之后，如圖21g所示，在第二層間絕緣層172中，開設用于過孔和觸點的孔。然后，采用鑲嵌方法嵌入過孔189、觸點(源極/漏極電極)286和用于柵極電極的過孔290。從而，形成第二配線層170。

通過前述步驟，制造了根據(jù)本實施方式的半導體裝置100。

在本實施方式中同樣地，不考慮配線層的類型，可獲得與在第一實施方式所獲得效果相同的效果。即：不考慮半導體裝置的產(chǎn)生，半導體元件(配線層內有源元件(部件))200可并入配線層中。

【第八實施方式】

將對根據(jù)第八實施方式的半導體裝置的結構進行描述。圖22是圖示了根據(jù)本實施方式的半導體裝置的結構的實施例的橫截面圖。本實施方式的半導體裝置與第七實施方式的半導體裝置(圖20)的不同在于具有包括背柵211的雙柵結構。在下文，將主要對它們之間的不同進行描述。

在本實施方式中，半導體元件200還包括與半導體層220的下部接觸的背柵絕緣膜212以及與背柵絕緣膜212的下部接觸的背柵211。在平面圖中，背柵絕緣膜212和背柵211具有與半導體層220相同的形狀。側壁226覆蓋半導體層220、背柵絕緣膜212和背柵211的側面。第一配線層150包括用于背柵211的第一配線(210)和將第一配線(210)連接至背柵211的過孔268。

可通過以下步驟實現(xiàn)這種結構。首先，在根據(jù)第七實施方式的半導體裝置的制造方法中圖21a所示的步驟中，除了第一配線166之外還形成第一配線(210)。之后，沉積形成第一層間絕緣層152。然后，在第一層間絕緣層152中，采用鑲嵌方法，除了過孔168外還嵌入過孔268。之后，在圖21b所示步驟之后，在圖21c所示步驟中，在第二配線186、過孔268和第一層間絕緣層152之上，形成(例如：通過濺射方法)背柵211而不是半導體層220，形成(例如：通過cvd方法)背柵絕緣膜212，以及形成(例如：通過濺射方法)半導體層220。然后，采用典型的光刻法和干法刻蝕，將由背柵211、背柵絕緣膜212和半導體層220構成的層狀膜圖案化為島狀。之后的步驟與圖21d至21g的步驟相同。

在本實施方式中同樣可獲得與在第七實施方式所獲得的效果相同的效果。

此外，根據(jù)本實施方式，還可以在鋁(al)配線層形成雙柵結構。這允許將具有雙柵結構的半導體元件(配線層內有源元件(部件))并入配線層而不考慮半導體裝置的產(chǎn)生。

【第九實施方式】

將對根據(jù)第九實施方式的半導體裝置的結構進行說明。圖23是圖示了根據(jù)本實施方式的半導體裝置的結構的實施例的橫截面圖。圖24是圖示了根據(jù)本實施方式的半導體裝置的結構的實施例的平面圖。需要注意的是，圖23是沿圖24中線a-a’的橫截面。本實施方式的半導體裝置與第一實施方式的半導體裝置(圖1a)的不同在于具有帶有電荷保持(存儲)功能的雙柵結構。在下文，將主要對它們之間的不同進行說明。

在本實施方式中，除了設置在半導體層220上方的柵極絕緣膜221和柵極電極222，半導體元件200還包括設置在半導體層220下方的絕緣膜212、帽蓋絕緣層171和背柵210。

背柵210設置在第一配線層150的表面區(qū)域，類似于在第一配線層150的第一配線(cu線)164。背柵210的頂面被帽蓋絕緣層171覆蓋。背柵210通過帽蓋絕緣層171和半導體層220設置在與柵極電極222相對的位置。例如，設置背柵210以覆蓋從半導體層220的一個觸點(源極電極)286延伸通過柵極電極222至另一個觸點(漏極電極)286的區(qū)域。即：半導體層200具有雙柵結構(含有柵極電極222和背柵210)。

在帽蓋絕緣層171中，保持通過施加至背柵210的電壓從半導體層220提取的電荷或由此釋放到半導體層220中。因此，帽蓋絕緣層171具有電荷保持層的功能。即：半導體元件200具有存儲功能。需要注意的是，帽蓋絕緣層171的材料的例子包括氮化硅(ninx)和碳氮化硅(sicn)，并且帽蓋絕緣層171的膜厚度約為10至50nm。絕緣膜212(隧道絕緣膜)提供帽蓋絕緣層171與半導體層220之間的隔離以阻止電荷的不恰當移動。絕緣膜212的材料的例子包括二氧化硅(sio2)、氧化鋁(al2o3)、另外的金屬氧化物以及它們的組合。絕緣膜212的厚度約為3至20nm。

需要注意的是，位于絕緣膜212下方的帽蓋絕緣層171起電荷保持層的作用。然而，也可使用這樣的結構：在帽蓋絕緣層171和絕緣膜212之間插入新的電荷保持膜。在這種情況下，插入的電荷保持膜的材料的例子包括：由氮化硅(sinx)、碳氮化硅(sicn)、氧化鋁(al2o3)和二氧化硅(sio2)(對每一種物質添加有極少量雜質)制成的膜、另外的陷阱絕緣膜、多晶硅浮柵、嵌入二氧化硅膜的硅納米晶體以及金屬氧化物半導體。插入的電荷保持膜的厚度約為2至30nm。

通過具有上述結構，根據(jù)本實施方式的半導體元件200可以，例如，作為存儲器運行。

下面是作為存儲器的半導體元件200的運行。

數(shù)據(jù)寫入可這樣實現(xiàn)：例如，向背柵210和柵極電極222施加預定電壓(例如：+3v或0v)以從半導體層220提取電荷(例如：電子)并將該電荷注入作為電荷保持層的帽蓋絕緣層171。數(shù)據(jù)擦除可這樣實現(xiàn)：例如，向背柵210和柵極電極222施加預定電壓(例如：-3v或+3v)以從作為電荷保持層的帽蓋絕緣層171射出電荷(例如：電子)并將該電荷注入至半導體層220中。數(shù)據(jù)讀取可以這樣執(zhí)行：檢測包括半導體層220、柵極絕緣膜221和柵極電極222的晶體管(下文也稱作上部晶體管)的閾值電壓的變化，因為所述閾值電壓根據(jù)保持在帽蓋絕緣層171的電荷的量而變化。更具體地，在給定固定讀取電壓(在讀取期間施加至柵極的電壓)時，閾值電壓的變化被檢測為晶體管電流值的變化。因此，也可將背柵210視為控制電荷進/出的控制門(或者控制電極)。也可將柵極電極222視為執(zhí)行數(shù)據(jù)讀取的讀取門(或讀取柵極電極)。

此外，根據(jù)本實施方式的半導體元件200可以，例如，作為具有可控閾值電壓的晶體管運行。

下面是作為具有可控閾值電壓的晶體管的半導體元件200的運行。

例如，通過向背柵210和柵極電極222施加預定電壓以從半導體層220提取電荷并將該電荷注入到作為電荷保持層的帽蓋絕緣層171，可以改變上述的上部晶體管的閾值電壓。例如，當上部晶體管是n型時，隨著在帽蓋絕緣層171中保持的作為電荷的電子的量增加，閾值電壓增加。另一方面，當上部晶體管是p型時，隨著在帽蓋絕緣層171中保持的作為電荷的空穴的量增加，閾值電壓增加。此時，通過由帽蓋絕緣層171對載流子的這種保持，可永久性改變閾值電壓。

此外，通過控制施加至背柵210的電壓與上述上部晶體管的運行時序對應，還可動態(tài)地改變上部晶體管的閾值電壓。

這種結構可以通過對第一實施方式的半導體裝置的制造方法增加如下修改產(chǎn)生。首先，當在圖3a所示的步驟中形成第一配線層150時，在形成第一配線(cu線)164的同時形成背柵(cu線)210。此外，在圖3b所示的步驟中，在形成半導體層220之前，在帽蓋絕緣層171之上形成絕緣膜212，例如，通過cvd方法形成。然后，當在圖3g所示的步驟中形成柵極電極222等時，由于半導體層220形成于背柵210所存在的區(qū)域之上，柵極電極222等相對于背柵210進行對齊并圖案化。

在本實施方式中同樣可獲得與在第一實施方式中所獲得的效果相同的效果。

此外，在本實施方式中，可以在不增加新步驟的條件下形成用于電荷保持層的膜以及通過僅增加一個沉積步驟在電荷保持膜和溝道之間插入隧道絕緣膜。這允許背柵210、帽蓋絕緣層171、絕緣膜212以及半導體層220形成與nmos(金屬-氮化物-氧化物-半導體)結構相等同的結構。從而，可以低成本地形成具有存儲結構的半導體元件200。此外，帽蓋絕緣層171的電荷保持功使非易失性閾值調整操作(包括存儲功能)能被執(zhí)行。即：可形成具有晶體管的功能的半導體元件200，所述晶體管具有可變閾值。此外，絕緣膜212使得非易失性閾值調整操作(包括存儲功能)即使在較高溫度也能被穩(wěn)定地執(zhí)行。此外，因為隧道絕緣膜(絕緣膜212)形成于溝道(半導體層220)設置背柵210的那側，可以在不改變配線層內有源元件(部件)(半導體元件)的柵極電容的條件下實現(xiàn)非易失性閾值調整操作特征。

【第十實施方式】

將對根據(jù)第十實施方式的半導體裝置的結構進行說明。圖25是圖示了根據(jù)本實施方式的半導體裝置的結構的實施例的橫截面圖。圖26是圖示了根據(jù)本實施方式的半導體裝置的結構的實施例的平面圖。需要注意的是，圖25是沿圖26中線a-a’的橫截面。本實施方式的半導體裝置與第八實施方式的半導體裝置(圖22)的不同在于具有電荷保持層。在下文，將主要對它們之間的不同進行說明。

在本實施方式中，半導體元件200還包括在位于半導體層220下方的背柵絕緣膜212和與過孔268的上部連接的背柵211之間的具有電荷保持功能的絕緣膜213。在平面圖中，半導體層220、與半導體層220的下側接觸的背柵絕緣膜212、與背柵絕緣膜212的下側接觸的絕緣膜、以及與絕緣膜213的下側接觸的背柵211具有相同的形狀(島狀)。側壁226覆蓋半導體層220、背柵絕緣膜212、絕緣膜213以及背柵211的側面。在這種情況下，也可將背柵210視為控制電荷進/出的控制門(或者控制電極)。也可將柵極電極222視為執(zhí)行數(shù)據(jù)讀取的讀取門(或讀取柵極電極)。

可通過以下步驟實現(xiàn)這種結構。在根據(jù)第八實施方式的半導體裝置的制造方法中，在第二配線186、過孔268和第一層間絕緣層152之上，形成(例如：通過濺射方法)背柵211，形成(例如：通過cvd方法)絕緣膜213和背柵絕緣膜212，以及形成(例如：通過濺射方法)半導體層220。然后，采用典型的光刻法和干法刻蝕，將由背柵211、絕緣膜213、背柵絕緣膜212和半導體層220構成的層狀膜圖案化為島狀。之后的步驟與圖21d至21g的步驟相同。

在本實施方式中同樣能夠獲得與第八實施方式所獲得的效果相同的效果。

此外，根據(jù)本實施方式，即使在鋁(al)配線層，也可形成與在第九實施方式中的相同的半導體元件200。即：由于增加了具有電荷保持功能的膜，本實施方式也可實現(xiàn)第九實施方式的效果。從而，具有非易失性閾值調整操作(包括存儲功能)能力的配線層內的有源元件(部件)可并入根據(jù)相同設計的半導體裝置而不依賴半導體裝置的產(chǎn)生。

【第十一實施方式】

將對根據(jù)第十一實施方式的半導體裝置的結構進行說明。圖27是圖示了根據(jù)本實施方式的半導體裝置的結構的實施例的橫截面圖。本實施方式的半導體裝置與第十實施方式的半導體裝置(圖25)的不同在于柵極電極222、柵極絕緣膜221、半導體層220、背柵絕緣膜212、絕緣膜213和背柵211的位置垂直顛倒。在下文，將主要對它們之間的不同進行說明。

第十實施方式和本實施方式各自的半導體元件200是具有非易失性閾值調整操作(包括存儲功能)能力的配線層內有源元件(部件)。然而，在第十實施方式的半導體元件200中，在作為頂柵的柵極電極222的下方的柵極絕緣膜221是薄的并且與半導體層220接觸以具有大的柵極電容，同時在作為底柵的背柵211之上的絕緣膜213具有電荷保持功能并通過背柵絕緣膜212與半導體層220接觸。另一方面，在本實施方式的半導體元件200中，柵極電極222和柵極絕緣膜221用作與半導體層220接觸的底柵，同時柵極電極211和絕緣膜213用作通過柵極絕緣膜212與半導體層220接觸的頂柵。即：在本實施方式中，顛倒了在第十實施方式中頂柵和底柵的功能。在這種情況下，也可將頂側柵極電極211視為控制電荷進/出的控制門(或者控制電極)。另一方面，也可將背側柵極電極222視為執(zhí)行數(shù)據(jù)讀取的讀取門(或讀取柵極電極)。

可通過顛倒在第十實施方式的制造方法中形成柵疊層的各個膜的層疊順序實現(xiàn)這種結構。這樣，形成了根據(jù)本實施方式的半導體裝置(包括具有非易失性閾值調整操作(包括存儲功能)能力的配線層內有源元件(部件)的半導體裝置)，其中，頂柵和底柵的功能相對于其在第十實施方式的半導體裝置中的功能顛倒。

在本實施方式中可獲得與在第十實施方式所獲得的效果相同的效果。

此外，在本實施方式中，減少了具有電荷保持層的功能的絕緣膜213的面積以允許更穩(wěn)定的執(zhí)行電荷注入、保持和釋放的操作。

【第十二實施方式】

將對根據(jù)第十二實施方式的半導體裝置的結構進行說明。圖28是示意性地示出根據(jù)本實施方式的半導體裝置的結構的實施例的布局簡圖。該圖示出在配線層之上的半導體元件的布局。相應地，在本圖中，省略了設置于配線層下方的半導體襯底101的表面區(qū)域的布局。

本實施方式的半導體裝置是半導體芯片10。在示出的實施例中，在半導體芯片10中，在任意位置布置第一實施方式至第十一實施方式中的任意一個的半導體元件200。半導體芯片10包括非易失性存儲區(qū)域11、動態(tài)閾值調整區(qū)域12、正常邏輯區(qū)域13、雙柵邏輯操作區(qū)域14、用于可重構邏輯電路的切換區(qū)域15、高擊穿電壓區(qū)域16和存取晶體管/dram/reram區(qū)域17。

在非易失性存儲區(qū)域11，例如，第九實施方式至第十一實施方式中的任意一個的半導體元件200可用作非易失性存儲器。在動態(tài)閾值調整區(qū)域12，第九實施方式至第十一實施方式中的任意一個的半導體元件200可用作經(jīng)受動態(tài)閾值電壓調整的晶體管。在正常邏輯區(qū)域13，第九實施方式至第十一實施方式中的半導體元件200中，閾值電壓設置在較低水平的半導體元件200可用作用于低閾值電壓區(qū)域(lvt)21的晶體管，閾值電壓設置在中間水平的半導體元件200可用作用于中間閾值電壓區(qū)域(mvt)22的晶體管，以及閾值電壓設置在較高水平的半導體元件200可用作用于高閾值電壓區(qū)域(hvt)23的晶體管。在雙柵邏輯操作區(qū)域14，第三實施方式和第八至第十一實施方式中的任意一個的半導體元件可用作雙柵晶體管。在用于可重構邏輯電路的切換區(qū)域15，第一實施方式至第十一實施方式中的任意一個的半導體元件200可用作用于利用在半導體襯底101的表面區(qū)域的半導體元件切換邏輯電路的開關。在高擊穿電壓區(qū)域16，第二實施方式和第九至第十一實施方式中的任意一個的半導體元件200，可用作用于高擊穿電壓的晶體管。在存取晶體管/dram/reram區(qū)域17，第一實施方式至第十一實施方式中的任意一個的半導體元件200可用作用于dram(動態(tài)隨機存取存儲器)或reram(電阻式隨機存取存儲器)的存取晶體管。

本實施方式的半導體裝置的制造方法正如前文在每一個實施方式中所說明的。

在本實施方式中，可以達到本文使用的各個實施方式的半導體裝置的效果。

此外，在本實施方式中，特別地通過第九實施方式至第十一實施方式中的每一個的半導體元件200，可以實現(xiàn)非易失性閾值調整功能。這允許在相同的配線層以一種類型的元件實現(xiàn)前述半導體芯片10的半導體元件200。還可以形成不具有電荷保持膜的區(qū)域。

前述實施方式和變形例中的一些或全部還可以描述成下述注解，但不局限于下述。

(注解1)

一種半導體裝置，包括：第一配線層，其具有第一層間絕緣層和嵌入所述第一層間絕緣層的第一配線；第二配線層，其具有形成在所述第一配線層之上的第二層間絕緣層和嵌入所述第二層間絕緣層的第二配線；以及至少設置在所述第二配線層的半導體元件，其中，所述半導體元件包括：設置在所述第二配線層的半導體層、設置與所述半導體層接觸的第一柵極絕緣膜、通過所述第一柵極絕緣膜設置在與所述半導體層相對的側的第一柵極電極、以及設置在所述半導體層的側面上的第一側壁膜。

(注解2)

在根據(jù)注解1所述的半導體裝置中，所述第一柵極電極從半導體層之上延伸超過第一側壁膜。

(注解3)

在根據(jù)注解1所述的半導體裝置中，所述半導體層的材料是氧化物半導體。

(注解4)

在根據(jù)注解1所述的半導體裝置中，所述半導體元件還包括設置在第一柵極電極之上的硬掩膜。

(注解5)

在根據(jù)注解1所述的半導體裝置中，所述半導體元件還包括：設置在所述第一柵極電極的側面上的第二側壁膜。

(注解6)

在根據(jù)注解5所述的半導體裝置中，所述第二側壁膜的材料的蝕刻速率與所述第二層間絕緣層的材料的蝕刻速率不同。

(注解7)

在根據(jù)注解6所述的半導體裝置中，所述第二層間絕緣層的材料包括氧化硅，并且所述第二側壁膜的材料包括氮化硅。

(注解8)

在根據(jù)注解1所述的半導體裝置中，所述半導體元件包括作為源極電極和柵極電極的第一過孔，并且作為漏極電極的第一過孔被布置在離柵極電極預定距離。

(注解9)

在根據(jù)注解1所述的半導體裝置中，所述半導體元件還包括：設置在與所述第一柵極絕緣膜關于所述半導體層相對的側上與所述半導體層接觸的第二柵極絕緣膜；以及設置在與所述第一柵極電極關于所述半導體層相對的側上與所述第二柵極絕緣膜接觸的第二柵極電極。

(注解10)

在根據(jù)注解9所述的半導體裝置中，所述第二柵極電極是第一配線或連接至所述第一配線的金屬。

(注解11)

在根據(jù)注解10所述的半導體裝置中，在平面圖中，形成所述第二柵極電極的區(qū)域是所述半導體層所在區(qū)域的一部分。

(注解12)

在根據(jù)注解1所述的半導體裝置中，所述第一柵極絕緣膜設置在所述半導體層的整個上部表面上。

(注解13)

在根據(jù)注解12所述的半導體裝置中，所述第一側壁膜被設置成進一步覆蓋所述第一柵極絕緣膜的側面。

(注解14)

在根據(jù)注解13所述的半導體裝置中，所述第一側壁膜被設置成進一步覆蓋所述第一柵極絕緣膜的上部表面。

(注解15)

在根據(jù)注解1所述的半導體裝置中，所述第一柵極電極包括具有不少于兩層的金屬膜。

(注解16)

在根據(jù)注解15所述的半導體裝置中，位于所述第一柵極電極下方層中的金屬膜僅設置在位于所述半導體層上的所述第一柵極絕緣膜的一部分之上；并且，位于所述第一柵極電極上方層中的金屬膜設置在所述第一柵極絕緣膜之上以具有跨所述半導體層延伸的這種形狀。

(注解17)

在根據(jù)注解15所述的半導體裝置中，位于所述第一柵極電極下方層中的金屬膜包含氮化鈦。

(注解18)

在根據(jù)注解17所述的半導體裝置中，位于所述第一柵極電極上方層中的金屬膜包含鋁(al)。

(注解19)

在根據(jù)注解9所述的半導體裝置中，所述半導體元件還包括：設置成與所述第一柵極絕緣膜和所述第二柵極絕緣膜中的任意一個接觸的第一絕緣膜，并且，與所述第一絕緣膜接觸的第一柵極絕緣膜或第二柵極絕緣膜，或所述第一絕緣膜，具有電荷保持功能。

(注解20)

在根據(jù)注解19所述的半導體裝置中，靠近具有電荷保持功能的所述絕緣膜的柵極電極為控制電極。

(注解21)

在根據(jù)注解20所述的半導體裝置中，所述控制電極嵌在所述第一配線層中。

(注解22)

在根據(jù)注解21所述的半導體裝置中，所述第一配線為cu線。

(注解23)

在根據(jù)注解20所述的半導體裝置中，所述控制電極通過所述第一配線層中的過孔與所述第一配線連接。

(注解24)

在根據(jù)注解23所述的半導體裝置中，所述第一配線為al線。

(注解25)

在根據(jù)注解19所述的半導體裝置中，具有電荷保持功能的所述絕緣膜含有硅和氮。

(注解26)

在根據(jù)注解19所述的半導體裝置中，靠近具有電荷保持功能的所述絕緣膜的柵極電極為讀取柵極電極。

(注解27)

在根據(jù)注解19所述的半導體裝置中，具有電荷保持功能的所述絕緣膜在不存在半導體元件的區(qū)域用作配線擴散阻擋膜。

(注解28)

在根據(jù)注解19所述的半導體裝置中，所述半導體元件具有隨注入到具有電荷保持功能的絕緣膜的電荷的數(shù)量進行調整的閾值電壓。

(注解29)

一種半導體裝置的制造方法，包括如下步驟：

在具有第一配線的配線層上形成島狀半導體層；形成絕緣膜以覆蓋所述半導體層和與此有關的所述配線層；回蝕所述絕緣膜以形成覆蓋所述半導體層的側面的第一側壁膜；以及在所述半導體層之上相繼形成柵極絕緣膜和柵極電極，其中，所述柵極電極形成在所述柵極絕緣膜之上以在所述半導體層和所述第一側壁膜之上延伸。

盡管已經(jīng)基于由發(fā)明人完成的本發(fā)明的實施方式對本發(fā)明進行了詳細說明，但本發(fā)明不限于此。很明顯，在不脫離本發(fā)明要旨的范圍內，可以在本發(fā)明中進行各種不同的變化和修改。此外，在各個實施方式及其變形例中所描述的技術同樣適用于其他實施方式和變形例，除非存在技術矛盾。