本發(fā)明屬于H01L 27/00類半導體器件技術(shù)領(lǐng)域，具體涉及一種具有浪涌電壓自抑和自過壓保護的碳化硅UMOSFET器件元胞結(jié)構(gòu)。

背景技術(shù)：

SiC材料因其優(yōu)良特性在高功率方面具有強大的吸引力，成為高性能功率MOSFET的理想材料之一。SiC垂直功率MOSFET器件主要有橫向型的雙擴散DMOSFET以及垂直柵槽結(jié)構(gòu)的UMOSFET，如圖1所示。DMOSFET結(jié)構(gòu)采用了平面擴散技術(shù)，采用難熔材料，如多晶硅柵作掩膜，用多晶硅柵的邊緣定義P基區(qū)和N+源區(qū)。DMOS的名稱就源于這種雙擴散工藝。利用P型基區(qū)和n+源區(qū)的側(cè)面擴散差異來形成表面溝道區(qū)域。而垂直柵槽結(jié)構(gòu)的UMOSFET，其命名源于U型溝槽結(jié)構(gòu)。該U型溝槽結(jié)構(gòu)利用反應離子刻蝕在柵區(qū)形成。U型溝槽結(jié)構(gòu)具有較高的溝道密度(溝道密度定義為有源區(qū)溝道寬度)，這使得器件的開態(tài)特征電阻顯著減小。

平面型SiC MOSFET經(jīng)過行業(yè)內(nèi)多年的研究，已經(jīng)有一些廠商率先推出了商業(yè)化產(chǎn)品。對于普通橫向型DMOSFET結(jié)構(gòu)而言，現(xiàn)代技術(shù)進步已經(jīng)達到了縮小MOS元胞尺寸而無法降低導通電阻的程度，主要原因是由于JFET頸區(qū)電阻的限制，即使采用更小的光刻尺寸，單位面積導通電阻也難以降到2mΩ·cm²，而溝槽結(jié)構(gòu)可以有效解決這個問題。U型溝槽結(jié)構(gòu)如圖1(右)所示，其采用了在存儲器存儲電容制各工藝中發(fā)明的溝槽刻蝕技術(shù)，使導電溝道從橫向變?yōu)榭v向，相比普通結(jié)構(gòu)消除了JFET頸電阻，大大增加了原胞密度，提高了功率半導體的電流處理能力。

然而，SiC UMOSFET在實際制作和應用中仍然存在幾個問題：1)SiC漂移區(qū)的高電場導致柵氧化層上的電場很高，這個問題在槽角處加劇，從而在高漏極電壓下造成柵氧化層迅速擊穿；對于惡劣環(huán)境的靜電效應以及電路中的高壓尖峰耐受能力差；2)由于SiC功率MOSFET主要應用在高壓高頻大電流領(lǐng)域，電路中的寄生參數(shù)會使得在高頻開關(guān)過程中產(chǎn)生overshoot等尖峰毛刺，如圖2所示，造成器件電流通路上的瞬時過壓同時增加了開關(guān)過程的損耗；或由于功率負載等變化形成大的浪涌電壓，因此MOSFET抗浪涌電壓能力和過壓保護也非常重要。因為現(xiàn)有MOSFET器件本身并不具備抗浪涌電壓自抑制能力和過壓保護能力，往往需要在實際應用中設計復雜的緩沖電路，浪涌電壓抑制電路和過壓保護電路，如圖3所示。而這種外部匹配的抑制和過壓保護電路往往有時間上的延遲，實際開關(guān)過程中的高頻尖峰電壓浪涌仍然由器件本身承受，有時會導致器件溝道區(qū)的擊穿失效，以及柵結(jié)構(gòu)和電極歐姆接觸區(qū)域的逐漸失效，引起器件可靠性問題。

技術(shù)實現(xiàn)要素：

針對現(xiàn)有技術(shù)中存在的問題，本發(fā)明的目的在于提供具有浪涌電壓自抑和自過壓保護的碳化硅UMOSFET器件元胞結(jié)構(gòu)，其通過在漏極電流通路上特意引入的JFET結(jié)構(gòu)，自動調(diào)節(jié)器件導通電阻和自鎖保護效應的同時還能夠保持較小器件元胞尺寸。

為實現(xiàn)上述目的，本發(fā)明采用以下技術(shù)方案：

具有浪涌電壓自抑和自過壓保護的碳化硅UMOSFET器件元胞結(jié)構(gòu)，所述元胞結(jié)構(gòu)的p-well區(qū)分為三層，其中，最上層位于U型槽的左右兩側(cè)，且與U型槽接觸；中間層和最下層均由分別設置在元胞結(jié)構(gòu)左右兩側(cè)的兩部分構(gòu)成，且二者的左右兩部分均不接觸；中間層的左右兩部分與元胞結(jié)構(gòu)豎向中軸向之間的距離大于最下層的左右兩部分與元胞結(jié)構(gòu)豎向中軸向之間的距離；即在元胞結(jié)構(gòu)的漏極電流通路上引入一JFET結(jié)構(gòu)。

本發(fā)明具有以下有益技術(shù)效果：

本申請通過在漏極電流通路上特意引入的JFET結(jié)構(gòu)，自動調(diào)節(jié)器件導通電阻和自鎖保護效應的同時還能夠保持較小器件元胞尺寸。

本申請利用掩埋P層故意構(gòu)造的JFET區(qū)域，在大的浪涌電壓下可以自動擴展兩側(cè)的耗盡區(qū)從而增大JFET區(qū)的導通電阻，相當于一個snubber電路結(jié)構(gòu)自行抑制浪涌尖峰；同時在浪涌電壓過大時，兩側(cè)耗盡區(qū)域繼續(xù)擴展而相互重疊，起到封鎖效應，保護內(nèi)部的U型槽柵極區(qū)域的柵氧化層，起到一定的尖峰電壓過壓保護作用。

雖然在引入JFET后會增加一定的導通電阻，卻具有了開關(guān)緩沖和浪涌電壓自抑制效果：

能增加器件對于浪涌電壓和過電壓的自抑制抗性，避免過壓保護電路和過流保護電路由于實際作用上的時延造成的器件損壞和可靠性的減損；

同時也對電路開關(guān)過程中的尖峰jitter起到緩沖作用，減小開關(guān)損耗；可以減少電路設計中的緩沖電路及snubber電路結(jié)構(gòu)，減少離散性的元器件，從而降低成本，也減少了實際模塊體積，增強可靠性。

附圖說明

圖1為現(xiàn)有技術(shù)中橫向DMOSFET(左)和U溝槽UTMOSFET(右)的原胞結(jié)構(gòu)示意圖；

圖2為MOSFET開關(guān)瞬間的電壓過沖及振蕩現(xiàn)象的波形圖；

圖3為本發(fā)明的具有浪涌電壓自抑和自過壓保護的碳化硅UMOSFET器件元胞的結(jié)構(gòu)示意圖；

圖4為本發(fā)明的具有浪涌電壓自抑和自過壓保護的碳化硅UMOSFET器件元胞在開通瞬間的主要電流通路示意圖(右側(cè)對稱為畫出)；

圖5為本發(fā)明的具有浪涌電壓自抑和自過壓保護的碳化硅UMOSFET器件元胞在JFET構(gòu)造區(qū)的等效寄生參數(shù)示意圖。

具體實施方式

下面，參考附圖，對本發(fā)明進行更全面的說明，附圖中示出了本發(fā)明的示例性實施例。然而，本發(fā)明可以體現(xiàn)為多種不同形式，并不應理解為局限于這里敘述的示例性實施例。而是，提供這些實施例，從而使本發(fā)明全面和完整，并將本發(fā)明的范圍完全地傳達給本領(lǐng)域的普通技術(shù)人員。

如圖3所示，本發(fā)明提供了具有浪涌電壓自抑和自過壓保護的碳化硅UMOSFET器件元胞結(jié)構(gòu)，該元胞結(jié)構(gòu)的p-well區(qū)分為三層，其中，最上層1位于U型槽的左右兩側(cè)，且與U型槽接觸；中間層2和最下層3均由分別設置在元胞結(jié)構(gòu)左右兩側(cè)的兩部分構(gòu)成，且二者的左右兩部分均不接觸；中間層2的左右兩部分與元胞結(jié)構(gòu)豎向中軸向之間的距離大于最下層3的左右兩部分與元胞結(jié)構(gòu)豎向中軸向之間的距離；即在元胞結(jié)構(gòu)的漏極電流通路上引入一JFET結(jié)構(gòu)。

如圖4所示，當MOSFET應用于實際電路中，MOS開啟瞬間，電流會流過JFET區(qū)域。由于電流的迅速變化，在電路中產(chǎn)生高頻尖峰電壓，而與此同時由于電流通路上的電壓迅速變化，JFET區(qū)域耗盡區(qū)域迅速擴展(或收縮，對應于不同的電壓變化情況)，JFET此時等效于一個可變電阻和一個結(jié)電容的并聯(lián)結(jié)構(gòu)，類似于一個緩沖吸收電路，如圖5所示。通過具體的電路應用及器件電學模型模擬，選取合適的掩埋P區(qū)域厚度d以及摻雜濃度，就可以得到合適的寄生參數(shù)值，對實際應用于不同開關(guān)頻率電路模塊中時，起到有效的電壓尖峰抑制作用，同時減小開通損耗。

上面所述只是為了說明本發(fā)明，應該理解為本發(fā)明并不局限于以上實施例，符合本發(fā)明思想的各種變通形式均在本發(fā)明的保護范圍之內(nèi)。