本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝方法，特別是涉及一種溝槽型超級結(jié)的制造方法。

背景技術(shù)：

超級結(jié)為由形成于半導(dǎo)體襯底中的交替排列的p型薄層和n型薄層組成，利用p型薄層即p型柱(p-pillar)和n型薄層即n型柱(n-pillar)完成匹配形成的耗盡層來支持反向耐壓，具有超級結(jié)的產(chǎn)品是一種利用pn電荷平衡的體內(nèi)降低表面電場(resurf)技術(shù)來提升器件反向擊穿bv的同時又保持較小的導(dǎo)通電阻的器件結(jié)構(gòu)如mosfet結(jié)構(gòu)。pn間隔的pillar結(jié)構(gòu)是超級結(jié)的最大特點。目前制作pn間即p型薄層和n型薄層間的柱(pillar)如p-pillar結(jié)構(gòu)主要有兩種方法，第一種是通過多次外延以及離子注入的方法獲得，第二種是通過深溝槽(trench)刻蝕以及外延填充(erifilling)的方式來制作。

第二種方法中需要先在半導(dǎo)體襯底如硅襯底表面的n型摻雜外延層上刻蝕一定深度和寬度的溝槽，然后利用外延填充的方式在刻出的溝槽上填充p型摻雜的硅外延。如圖1是，現(xiàn)有溝槽型超級結(jié)的示意圖；在半導(dǎo)體襯底晶圓101的表面上形成有n型外延層102；通過光刻刻蝕工藝在n型外延層102中形成溝槽；通過外延填充工藝在溝槽中填充p型外延層103；最后通過化學(xué)機(jī)械研磨或回刻工藝去除溝槽外的p型外延層103后，由保留于溝槽中的p型外延層103作為p型薄層103，有溝槽之間的n型外延層102組成n型薄層102。在同一半導(dǎo)體襯底晶圓101上，包括了多個p型薄層103和n型薄層102的交替排列結(jié)構(gòu)，一個p型薄層103和一個n型薄層102組成一個超級結(jié)單元。

采用第二種方法來制作超級結(jié)器件時，由于器件反向擊穿電壓對于p型區(qū)即p型柱和n型區(qū)np型柱的總摻雜量匹配非常敏感，所以精確控制兩個區(qū)域的摻雜總量是非常關(guān)鍵的。但是在實際工藝中，由于光刻以及刻蝕帶來的trench開口尺寸和角度總是存在面內(nèi)差異，所以p型區(qū)域和n型區(qū)域總是難以在面內(nèi)同時達(dá)到最佳匹配，從而導(dǎo)致晶圓測試(cp)中較差的反向擊穿電壓面內(nèi)分布。也即現(xiàn)有第二種方法中，在溝槽的刻蝕中，同一半導(dǎo)體襯底晶圓101中的不同區(qū)域的溝槽的形貌并不完全相同，有些區(qū)域的溝槽的體積較大，而有些區(qū)域的體積較小，這樣會造成超級結(jié)器件的反向擊穿電壓受溝槽的形貌影響非常大，使得同一晶圓上的超級結(jié)器件的反向擊穿電壓的均勻性較差。如圖2a所示，是現(xiàn)有溝槽型超級結(jié)的制造方法形成的同一晶圓上溝槽體積較小區(qū)域的超級結(jié)單元的示意圖；如圖2b所示，是現(xiàn)有溝槽型超級結(jié)的制造方法形成的同一晶圓上溝槽體積較大區(qū)域的超級結(jié)單元的示意圖；比較圖2a和圖2b所示可知，圖2a中的p型柱103a的體積會小于圖2b中的p型柱103b的體積，為了以示區(qū)別，圖2a和圖2b中的p型柱分別用標(biāo)記103a和103b單獨標(biāo)記。由于圖2a中所示的p型柱103a和圖2b中所示的p型柱103b都是形成于同一晶圓101上，只是形成區(qū)域不同，當(dāng)同一晶圓上的各超級結(jié)單元的pitch尺寸要求相同時，圖2a中的n型柱102的體積將會大于圖2b中的n型柱102的體積；顯然，如果圖2a中的p型柱103a和鄰接的n型柱102的pn摻雜匹配時，圖2b中的p型柱103a的p型摻雜將會多余n型柱102的n型摻雜，也即圖2b中的p型柱103a和鄰接的n型柱102的pn摻雜會不匹配；而如果圖2b中的p型柱103a和鄰接的n型柱102的pn摻雜匹配時，圖2a中的p型柱103a的p型摻雜將會少于余n型柱102的n型摻雜，也即圖2a中的p型柱103a和鄰接的n型柱102的pn摻雜會不匹配。由上，可知由于同一晶圓101上的溝槽刻蝕形成的溝槽面內(nèi)不均勻的特性，會最后使得各區(qū)域的超級結(jié)單元無法同時實現(xiàn)pn摻雜匹配，從而使得同一晶圓上的超級結(jié)器件的反向擊穿電壓的均勻性較差。

另外，在現(xiàn)有第二種方法種，需要采用p型外延層103將溝槽完全填充，但是實際填充中無法做到無缺陷的溝槽填充，如圖3所示，是現(xiàn)有溝槽型超級結(jié)的制造方法溝槽填充中的填充缺陷示意圖；在p型外延層103填充溝槽的溝槽中，往往會在溝槽的中間區(qū)域的頂部形成標(biāo)記104對應(yīng)的虛線框內(nèi)所示的缺陷。

由上可知，在深溝槽epi填充工藝方案即采用上面描述的現(xiàn)有第二種方法制造超級結(jié)器件時有幾個大的工藝難點，一是trench刻蝕的面內(nèi)均勻性控制，二是無缺陷的epi填充工藝。前者做不好，難以獲得面內(nèi)電性均勻的器件，導(dǎo)致無法生產(chǎn)或者大的良率波動；后者做不好，會導(dǎo)致大的漏電，使工藝平臺無法通過驗證。

技術(shù)實現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是提供一種溝槽型超級結(jié)的制造方法，能提高同一晶圓上的超級結(jié)單元的pn摻雜匹配的面內(nèi)均勻性，從而能提高同一晶圓上的超級結(jié)器件的反向擊穿電壓的面內(nèi)均勻性，還能減少超級結(jié)的缺陷。

為解決上述技術(shù)問題，本發(fā)明提供的溝槽型超級結(jié)的制造方法包括如下步驟：

步驟一、提供一半導(dǎo)體襯底晶圓，在所述半導(dǎo)體襯底晶圓表面形成有具有第一導(dǎo)電類型的第一外延層。

步驟二、采用光刻工藝定義出溝槽的形成區(qū)域并將所述溝槽的形成區(qū)域打開；所述溝槽的寬度擴(kuò)展到能夠在所述溝槽內(nèi)形成后續(xù)的第二外延層、第三外延層和第四介質(zhì)層。

步驟三、對打開后的所述溝槽形成區(qū)域的所述第一外延層進(jìn)行刻蝕形成所述溝槽。

步驟四、采用外延生長工藝在所述溝槽的側(cè)面和底部表面形成第二外延層，所述第二外延層為第一導(dǎo)電類型摻雜且不將所述溝槽完全填充。

步驟五、采用外延生長工藝在形成有所述第二外延層的所述溝槽中填充第三外延層，所述第三外延層為第二導(dǎo)電類型摻雜且不將所述溝槽完全填充并在所述溝槽中間形成縫隙。

步驟六、形成所述第四介質(zhì)層將所述溝槽的縫隙完全填充。

超級結(jié)單元由一個所述溝槽內(nèi)填充的所述第二外延層、所述第三外延層和所述第四介質(zhì)層以及一個所述溝槽間的間隔區(qū)域的所述第一外延層組成。

所述第二外延層的摻雜濃度大于所述第一外延層的摻雜濃度，且所述第二外延層和所述第一外延層的摻雜濃度的差使得所述超級結(jié)單元的第一導(dǎo)電類型摻雜總量由所述第二外延層決定；所述第三外延層不將所述溝槽完全填充的設(shè)置使得各區(qū)域的所述溝槽的所述第三外延層的厚度一致并使所述超級結(jié)單元的第二導(dǎo)電類型摻雜總量由所述第三外延層決定；各所述超級結(jié)單元通過所述第二外延層的第一導(dǎo)電類型摻雜和所述第三外延層的第二導(dǎo)電類型摻雜實現(xiàn)pn摻雜匹配，利用步驟四的外延生長工藝和步驟五的外延生長工藝在所述半導(dǎo)體襯底晶圓的面內(nèi)具有均勻性的特點全自對準(zhǔn)實現(xiàn)面內(nèi)各位置的所述超級結(jié)單元同時達(dá)到pn摻雜匹配。

進(jìn)一步的改進(jìn)是，所述半導(dǎo)體襯底晶圓為硅襯底晶圓，所述第一外延層為硅外延層，所述第二外延層為硅外延層，所述第三外延層為硅外延層。

進(jìn)一步的改進(jìn)是，步驟二包括如下分步驟：

步驟21、在所述第一導(dǎo)電類型外延層表面形成硬質(zhì)掩模層。

步驟22、在所述硬質(zhì)掩模層表面涂布光刻膠，進(jìn)行光刻工藝將所述溝槽形成區(qū)域打開。

步驟23、以所述光刻膠為掩模對所述硬質(zhì)掩模層進(jìn)行刻蝕，該刻蝕工藝將所述溝槽形成區(qū)域的所述硬質(zhì)掩模層去除、所述溝槽外的所述硬質(zhì)掩模層保留。

步驟24、去除所述光刻膠，由所述硬質(zhì)掩模層將所述溝槽形成區(qū)域打開。

進(jìn)一步的改進(jìn)是，所述硬質(zhì)掩模層由依次形成于所述第一導(dǎo)電類型外延層表面的第一氧化層、第二氮化硅層和第三氧化層疊加而成。

進(jìn)一步的改進(jìn)是，所述第一氧化層為熱氧化層，厚度為100埃米～2000埃米；所述第二氮化硅層的厚度為100埃米～1500埃米；所述第三氧化層的厚度為0.5微米～3微米。

進(jìn)一步的改進(jìn)是，所述第一外延層的摻雜濃度是所述第二外延層的摻雜濃度的1/5～1/10。

進(jìn)一步的改進(jìn)是，所述第二外延層的電阻率為10歐姆·厘米～0.1歐姆·厘米。

進(jìn)一步的改進(jìn)是，步驟五所述第三外延層形成后在所述溝槽中間形成縫隙的寬度最大值達(dá)1微米。

進(jìn)一步的改進(jìn)是，所述第四介質(zhì)層為采用teos作為硅源形成的氧化硅。

進(jìn)一步的改進(jìn)是，第一導(dǎo)電類型為n型，第二導(dǎo)電類型為p型；或者，第一導(dǎo)電類型為p型，第二導(dǎo)電類型為n型。

本發(fā)明的超級結(jié)單元也是采用溝槽刻蝕加外延填充溝槽的方法形成，但是相比于現(xiàn)有溝槽填充外延方法，本發(fā)明方法中，超級結(jié)單元中的兩個摻雜區(qū)域即p型摻雜區(qū)和n型摻雜區(qū)都是通過外延工藝形成于溝槽中的外延層組成，而且利用初始的第一外延層的摻雜濃度為小于填充溝槽的第二外延層的摻雜濃度的淡摻雜以及利用填充溝槽的第三外延層不將溝槽完全填充的設(shè)置，能使第二外延層和第三外延層的厚度和摻雜濃度都能分別獨立調(diào)節(jié)而且都和溝槽的尺寸如寬度和體積無關(guān)，且能夠?qū)崿F(xiàn)晶圓內(nèi)各區(qū)域的超級結(jié)單元的pn摻雜匹配僅和第二外延層和第三外延層的厚度和摻雜濃度有關(guān)，從而能夠消除溝槽刻蝕造成的溝槽尺寸在晶圓面內(nèi)分布不均勻而造成的超級結(jié)單元的pn摻雜不匹配的情形，能全自對準(zhǔn)實現(xiàn)面內(nèi)各位置的超級結(jié)單元同時達(dá)到pn摻雜匹配，從而能提高同一晶圓上的超級結(jié)器件的反向擊穿電壓的面內(nèi)均勻性，以及能保證同一晶圓上的超級結(jié)器件的反向擊穿電壓的面內(nèi)均勻性較好的條件下使超級結(jié)器的反向擊穿電壓提高。

另外，本發(fā)明通過采用第四介質(zhì)層對第三外延層不將溝槽完全填充而形成的縫隙進(jìn)行填充，能夠避免現(xiàn)有方法中采用外延層將溝槽完全填充時不可避免的在溝槽的頂部中間區(qū)域形成的缺陷，從而能減少這些缺陷所帶來的漏電。

另外，由于本發(fā)明的超級結(jié)單元的溝槽中不再僅填充一種導(dǎo)電類型的外延層，而是填充了兩種類型的外延層，故在和現(xiàn)有方法具有相同的超級結(jié)單元的pitch以及溝槽深度的條件下，本發(fā)明的溝槽寬度會更大，從而能減少溝槽的深寬比，從而能降低工藝難度。

附圖說明

下面結(jié)合附圖和具體實施方式對本發(fā)明作進(jìn)一步詳細(xì)的說明：

圖1是現(xiàn)有溝槽型超級結(jié)的示意圖；

圖2a是現(xiàn)有溝槽型超級結(jié)的制造方法形成的同一晶圓上溝槽體積較小區(qū)域的超級結(jié)單元的示意圖；

圖2b是現(xiàn)有溝槽型超級結(jié)的制造方法形成的同一晶圓上溝槽體積較大區(qū)域的超級結(jié)單元的示意圖；

圖3是現(xiàn)有溝槽型超級結(jié)的制造方法溝槽填充中的填充缺陷示意圖；

圖4是本發(fā)明實施例溝槽型超級結(jié)的制造方法的流程圖；

圖5a是本發(fā)明實施例方法形成的同一晶圓上溝槽體積較大區(qū)域的超級結(jié)單元的示意圖；

圖5b是本發(fā)明實施例方法形成的同一晶圓上溝槽體積較小區(qū)域的超級結(jié)單元的示意圖。

具體實施方式

如圖4所示，是本發(fā)明實施例溝槽型超級結(jié)的制造方法的流程圖；如圖5a所示，是本發(fā)明實施例方法形成的同一晶圓上溝槽體積較大區(qū)域的超級結(jié)單元的示意圖；如圖5b所示，是本發(fā)明實施例方法形成的同一晶圓上溝槽體積較小區(qū)域的超級結(jié)單元的示意圖。本發(fā)明實施例溝槽型超級結(jié)的制造方法包括如下步驟：

步驟一、提供一半導(dǎo)體襯底晶圓，在所述半導(dǎo)體襯底晶圓表面形成有具有第一導(dǎo)電類型的第一外延層1。較佳為，所述半導(dǎo)體襯底晶圓為硅襯底晶圓，所述第一外延層1為硅外延層，所述第二外延層3為硅外延層，所述第三外延層4為硅外延層。

步驟二、采用光刻工藝定義出溝槽的形成區(qū)域并將所述溝槽的形成區(qū)域打開；所述溝槽的寬度擴(kuò)展到能夠在所述溝槽內(nèi)形成后續(xù)的第二外延層3、第三外延層4和第四介質(zhì)層5。

較佳為，步驟二包括如下分步驟：

步驟21、在所述第一導(dǎo)電類型外延層表面形成硬質(zhì)掩模層。

步驟22、在所述硬質(zhì)掩模層表面涂布光刻膠，進(jìn)行光刻工藝將所述溝槽形成區(qū)域打開。

更優(yōu)選擇為，所述硬質(zhì)掩模層由依次形成于所述第一導(dǎo)電類型外延層表面的第一氧化層、第二氮化硅層和第三氧化層疊加而成。所述第一氧化層為熱氧化層，厚度為100埃米～2000埃米；所述第二氮化硅層的厚度為100埃米～1500埃米；所述第三氧化層的厚度為0.5微米～3微米。

步驟23、以所述光刻膠為掩模對所述硬質(zhì)掩模層進(jìn)行刻蝕，該刻蝕工藝將所述溝槽形成區(qū)域的所述硬質(zhì)掩模層去除、所述溝槽外的所述硬質(zhì)掩模層保留。

步驟24、去除所述光刻膠，由所述硬質(zhì)掩模層將所述溝槽形成區(qū)域打開。

步驟三、對打開后的所述溝槽形成區(qū)域的所述第一外延層1進(jìn)行刻蝕形成所述溝槽，圖5a中的溝槽單獨用2a標(biāo)記，圖5b中的溝槽單獨用2b標(biāo)記，可以看出，溝槽2a的體積要大于溝槽2b的體積，這是由于刻蝕工藝的不均勻性不可避免的造成溝槽的尺寸在同一晶圓上的面內(nèi)不均勻。

步驟四、采用外延生長工藝在所述溝槽的側(cè)面和底部表面形成第二外延層3，所述第二外延層3為第一導(dǎo)電類型摻雜且不將所述溝槽完全填充。

步驟五、采用外延生長工藝在形成有所述第二外延層3的所述溝槽中填充第三外延層4，所述第三外延層4為第二導(dǎo)電類型摻雜且不將所述溝槽完全填充并在所述溝槽中間形成縫隙。

所述第三外延層4形成后在所述溝槽中間形成縫隙的寬度最大值能達(dá)1微米。

步驟六、形成所述第四介質(zhì)層5將所述溝槽的縫隙完全填充。較佳為，所述第四介質(zhì)層5為采用teos作為硅源形成的氧化硅。

超級結(jié)單元由一個所述溝槽內(nèi)填充的所述第二外延層3、所述第三外延層4和所述第四介質(zhì)層5以及一個所述溝槽間的間隔區(qū)域的所述第一外延層1組成。圖5a和圖5b中分別顯示了一個超級結(jié)單元的結(jié)構(gòu)，顯示的超級結(jié)單元的寬度包括了一個溝槽的寬度以及溝槽兩側(cè)各一半的間距。

所述第二外延層3的摻雜濃度大于所述第一外延層1的摻雜濃度，且所述第二外延層3和所述第一外延層1的摻雜濃度的差使得所述超級結(jié)單元的第一導(dǎo)電類型摻雜總量由所述第二外延層3決定；也即本發(fā)明實施例方法中所述第一外延層1采用淡摻雜，即相對于現(xiàn)有方法中的形成溝槽對應(yīng)的外延層的摻雜濃度要淡，而且第一外延層1的第一導(dǎo)電類型摻雜的總量不決定整個第一導(dǎo)電類型薄層的摻雜總量，這樣設(shè)置后能使超級結(jié)單元中的第一導(dǎo)電類型薄層的第一導(dǎo)電類型摻雜總量由所述第二外延層3決定。

較佳為，所述第一外延層1的摻雜濃度是所述第二外延層3的摻雜濃度的1/5～1/10；所述第二外延層3的電阻率為10歐姆·厘米～0.1歐姆·厘米。

所述第三外延層4不將所述溝槽完全填充的設(shè)置使得各區(qū)域的所述溝槽的所述第三外延層4的厚度一致并使所述超級結(jié)單元的第二導(dǎo)電類型摻雜總量由所述第三外延層4決定；也即本發(fā)明實施例方法通過使所述第三外延層4不將所述溝槽完全填充，能夠克服現(xiàn)有方法中溝槽尺寸如寬度和體積不均勻時使完全填充于溝槽中的外延層的尺寸如寬度和體積也不均勻的特點，本發(fā)明實施例方法中，超級結(jié)單元中的第二導(dǎo)電類型薄層的寬度為所述第三外延層4的厚度的兩倍，即溝槽兩個側(cè)面的所述第三外延層4分別提供一半的第二導(dǎo)電類型薄層的寬度；這樣，由于所述第三外延層4的厚度確定即和溝槽尺寸無關(guān)，摻雜濃度也確定，故超級結(jié)單元的第二導(dǎo)電類型摻雜總量也完全由所述第三外延層4確定。

各所述超級結(jié)單元通過所述第二外延層3的第一導(dǎo)電類型摻雜和所述第三外延層4的第二導(dǎo)電類型摻雜實現(xiàn)pn摻雜匹配，利用步驟四的外延生長工藝和步驟五的外延生長工藝在所述半導(dǎo)體襯底晶圓的面內(nèi)具有均勻性的特點全自對準(zhǔn)實現(xiàn)面內(nèi)各位置的所述超級結(jié)單元同時達(dá)到pn摻雜匹配。

本發(fā)明實施例方法中，第一導(dǎo)電類型為n型，第二導(dǎo)電類型為p型。在其它實施例方法中也能為：第一導(dǎo)電類型為p型，第二導(dǎo)電類型為n型。

對本發(fā)明實施例方法進(jìn)行仿真可以得到：

仿真時n型的所述第一外延層1的電阻率選為20歐姆·厘米，填充的所述n型的第二外延層3的電阻率為0.5歐姆·厘米，超級結(jié)單元的pitch為10微米，采用本發(fā)明實施方法最后能實現(xiàn)擊穿電壓為680v，正向比導(dǎo)通電阻rsp為8.4歐姆·毫米²。

由上可知，本發(fā)明實施例方法使得超級結(jié)單元的pn摻雜匹配和溝槽的尺寸無關(guān)，也即圖5a和圖5b所示的超級結(jié)單元的pn摻雜匹配基本相同，也即溝槽的尺寸的影響基本可以忽略，克服了前面所述的現(xiàn)有第二種方法中存在的刻蝕工藝所帶來的溝槽的尺寸的不均勻性以及溝槽的尺寸不均勻性使超級結(jié)的pn摻雜匹配的面內(nèi)均勻性變差，進(jìn)而是超級結(jié)器件的擊穿電壓的面內(nèi)均勻性變差并進(jìn)而是超級結(jié)器件的擊穿電壓降低的缺陷。

同時，比較圖5a和圖3所示可知，由于本發(fā)明實施例方法沒有采用將第三外延層在溝槽內(nèi)完全合并從而完全填充溝槽的方法，故不存在圖3所示的現(xiàn)有方法所帶來的缺陷104，所以本發(fā)明實施例方法也能防止這些缺陷所帶來的漏電。

另外，由于本發(fā)明實施例方法中，溝槽內(nèi)部不僅僅填充了一種導(dǎo)電類型的外延層，兩種導(dǎo)電類型的外延層都填充了，而且還填充了第四介質(zhì)層5，故相對于現(xiàn)有方法，本發(fā)明實施例方法的溝槽寬度更大，深寬比更加小，故本發(fā)明實施例方法能降低溝槽刻蝕工藝的難度。

以上通過具體實施例對本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。