本申請(qǐng)是國(guó)家申請(qǐng)?zhí)枮?01380048989.7(國(guó)際申請(qǐng)?zhí)杙ct/jp2013/073783，國(guó)際申請(qǐng)日2013年9月4日，發(fā)明名稱“碳化硅半導(dǎo)體器件”)之申請(qǐng)的分案申請(qǐng)。

本發(fā)明涉及一種碳化硅半導(dǎo)體器件，更特別地，涉及一種具有保護(hù)環(huán)區(qū)的碳化硅半導(dǎo)體器件。

背景技術(shù)：

保護(hù)環(huán)區(qū)可形成在諸如mosfet(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)的半導(dǎo)體器件中以圍繞設(shè)置有半導(dǎo)體元件的區(qū)域，以便抑制半導(dǎo)體元件被電場(chǎng)的集中而損壞。

例如，日本專利公布no.2008-4643(專利文獻(xiàn)1)描述了一種由硅制成的mosfet的結(jié)構(gòu)，該mosfet包括元件區(qū)以及形成為圍繞元件區(qū)的終端區(qū)，保護(hù)環(huán)形成在終端區(qū)處。根據(jù)日本專利公布no.2008-4643中描述的mosfet，保護(hù)環(huán)層和嵌入保護(hù)環(huán)層形成為在最外側(cè)基區(qū)的角部處具有曲率，使得它們彼此同心。而且，為了抑制最外側(cè)基區(qū)的角部處的電場(chǎng)集中，最外側(cè)基區(qū)被配置為具有漂移層的厚度的約兩倍至四倍的曲率半徑。

引證文獻(xiàn)列表

專利文獻(xiàn)

ptd1:日本專利公布no.2008-4643

技術(shù)實(shí)現(xiàn)要素：

技術(shù)問題

但是，如果制造采用具有比硅的帶隙大的帶隙的碳化硅的mosfet使得最外側(cè)基區(qū)的曲率半徑(換言之，形成為接觸最外側(cè)基區(qū)的端部的保護(hù)環(huán)的曲率半徑)約為漂移層的厚度的兩倍至四倍，則電場(chǎng)會(huì)集中在保護(hù)環(huán)的角部，因此會(huì)損壞mosfet。

同時(shí)，為了緩解保護(hù)環(huán)的角部處的電場(chǎng)集中，考慮增大保護(hù)環(huán)的角部的曲率半徑。但是，較大的曲率半徑導(dǎo)致較小的元件區(qū)面積，致使導(dǎo)通態(tài)電流降低。

有鑒于此，本發(fā)明的目的是提供一種能提高擊穿電壓的同時(shí)抑制導(dǎo)通態(tài)電流降低的碳化硅半導(dǎo)體器件。

問題的解決手段

雖然硅具有立方晶結(jié)構(gòu)，但是碳化硅能夠具有六方晶結(jié)構(gòu)。具有立方晶結(jié)構(gòu)的硅不具有電場(chǎng)強(qiáng)度的各向異性，但是具有六方晶結(jié)構(gòu)的碳化硅具有電場(chǎng)強(qiáng)度的各向異性。具體地，具有六方晶結(jié)構(gòu)的碳化硅的電場(chǎng)強(qiáng)度在平行于c軸的方向上是其在垂直于c軸的方向上的電場(chǎng)強(qiáng)度的1.6倍。因此，硅中保護(hù)環(huán)的曲率半徑與漂移層的厚度的比完全不適用碳化硅。作為努力研究的結(jié)果，本發(fā)明人已經(jīng)通過下述發(fā)現(xiàn)實(shí)現(xiàn)了本發(fā)明：通過進(jìn)行配置使得將曲率區(qū)的內(nèi)周部的曲率半徑除以漂移區(qū)的厚度獲得的值設(shè)定為不小于5且不大于10，能夠提高碳化硅半導(dǎo)體器件的擊穿電壓，同時(shí)抑制導(dǎo)通態(tài)電流的降低。

根據(jù)本發(fā)明的碳化硅半導(dǎo)體器件包括元件區(qū)和保護(hù)環(huán)區(qū)。在元件區(qū)中，設(shè)置有半導(dǎo)體元件。保護(hù)環(huán)區(qū)具有第一導(dǎo)電類型并且在平面圖中圍繞元件區(qū)。半導(dǎo)體元件包括具有與第一導(dǎo)電類型不同的第二導(dǎo)電類型的漂移區(qū)。保護(hù)環(huán)區(qū)包括線性區(qū)以及接續(xù)連接至線性區(qū)的曲率區(qū)。通過將曲率區(qū)的內(nèi)周部的曲率半徑除以漂移層的厚度獲得的值為不小于5且不大于10。

依照根據(jù)本發(fā)明的碳化硅半導(dǎo)體器件，通過將曲率區(qū)的內(nèi)周部的曲率半徑除以漂移層的厚度獲得的值為不小于5且不大于10。因此，能夠提高擊穿電壓，同時(shí)抑制導(dǎo)通態(tài)電流的降低。

優(yōu)選地，在上述碳化硅半導(dǎo)體器件中，半導(dǎo)體元件包括接觸漂移區(qū)并且具有第二導(dǎo)電類型的體區(qū)。體區(qū)的厚度大于保護(hù)環(huán)區(qū)的厚度。因此，在體區(qū)的角部能夠有效抑制電場(chǎng)集中。

優(yōu)選地，在上述碳化硅半導(dǎo)體器件中，保護(hù)環(huán)區(qū)包括接觸體區(qū)并且具有第二導(dǎo)電類型的jte區(qū)。因此，能夠通過接觸體區(qū)13的jte區(qū)來提高擊穿電壓。

優(yōu)選地，在上述碳化硅半導(dǎo)體器件中，半導(dǎo)體元件包括接觸體區(qū)并且具有第一導(dǎo)電類型的源區(qū)，以及接觸源區(qū)的源電極。jte區(qū)接觸源電極。因此，源區(qū)能夠以高速?gòu)膉te區(qū)中提取電子，由此在高頻操作中也能形成耗盡層。

優(yōu)選地，在上述碳化硅半導(dǎo)體器件中，保護(hù)環(huán)區(qū)包括不與元件區(qū)接觸的保護(hù)環(huán)。因此，能夠通過不與元件區(qū)接觸的保護(hù)環(huán)提高擊穿電壓。

優(yōu)選地，在上述碳化硅半導(dǎo)體器件中，設(shè)置有多個(gè)保護(hù)環(huán)。通過將多個(gè)保護(hù)環(huán)的最內(nèi)側(cè)保護(hù)環(huán)的曲率區(qū)的內(nèi)周部的曲率半徑除以漂移層的厚度獲得的值為不小于5且不大于10。在存在多個(gè)保護(hù)環(huán)的情況下，最內(nèi)側(cè)保護(hù)環(huán)的曲率半徑變得小于其它保護(hù)環(huán)的曲率半徑。因?yàn)橥ㄟ^將最內(nèi)側(cè)保護(hù)環(huán)的曲率區(qū)的內(nèi)周部的曲率半徑除以漂移層的厚度獲得的值為不小于5且不大于10，因此能夠在提高擊穿電壓的同時(shí)抑制導(dǎo)通態(tài)電流的降低。

優(yōu)選地，上述碳化硅半導(dǎo)體器件還包括具有第一導(dǎo)電類型并且在平面圖中圍繞保護(hù)環(huán)區(qū)的場(chǎng)停止區(qū)。因此，能夠進(jìn)一步提高碳化硅半導(dǎo)體器件的擊穿電壓。

優(yōu)選地，在上述碳化硅半導(dǎo)體器件中，在平面圖中，在保護(hù)環(huán)區(qū)的外周部的任意位置處，保護(hù)環(huán)區(qū)的外周部和場(chǎng)停止區(qū)的內(nèi)周部之間的距離都是恒定的。因此，能夠抑制電場(chǎng)局部地集中。

發(fā)明的有益效果

從上述說明中顯而易見的，根據(jù)本發(fā)明，能夠提供一種能提高擊穿電壓同時(shí)抑制導(dǎo)通態(tài)電流的降低的碳化硅半導(dǎo)體器件。

附圖說明

圖1是示出本發(fā)明的一個(gè)實(shí)施例中的碳化硅半導(dǎo)體器件的構(gòu)造的截面示意圖。

圖2是示出本發(fā)明的該實(shí)施例中的碳化硅半導(dǎo)體器件的構(gòu)造的平面示意圖。

圖3是示出本發(fā)明的該實(shí)施例中的碳化硅半導(dǎo)體器件的第一變型的構(gòu)造的截面示意圖。

圖4是示出本發(fā)明的該實(shí)施例中的碳化硅半導(dǎo)體器件的第二變型的構(gòu)造的截面示意圖。

圖5是示出本發(fā)明的該實(shí)施例中的碳化硅半導(dǎo)體器件的第三變型的構(gòu)造的截面示意圖。

圖6是示出本發(fā)明的該實(shí)施例中的碳化硅半導(dǎo)體器件的第三變型的平面示意圖。

圖7是示意性示出本發(fā)明的該實(shí)施例中的碳化硅半導(dǎo)體器件的制造方法的流程圖。

圖8是示出制造本發(fā)明的該實(shí)施例中的碳化硅半導(dǎo)體器件的方法的第一步的截面示意圖。

圖9是示出制造本發(fā)明的該實(shí)施例中的碳化硅半導(dǎo)體器件的方法的第二步的截面示意圖。

圖10是示出制造本發(fā)明的該實(shí)施例中的碳化硅半導(dǎo)體器件的方法的第三步的截面示意圖。

圖11示出導(dǎo)通電阻和擊穿電壓之間的關(guān)系。

具體實(shí)施方式

下文說明參考附圖的本發(fā)明的實(shí)施例。應(yīng)當(dāng)注意在下述附圖中，相同或相應(yīng)的部分由相同的參考符號(hào)指定且不再重復(fù)說明。對(duì)于本說明書中的晶體學(xué)表示來說，單獨(dú)的晶向由[]表示，組晶向由<>表示，且單獨(dú)晶面由()表示，組晶面由{}表示。此外，負(fù)指數(shù)被認(rèn)為是通過置于數(shù)字上的“-”(橫杠)來晶體學(xué)地表示，但是在本說明書中是通過將負(fù)號(hào)置于數(shù)字前來表示的。對(duì)于角度的描述，采用全向角為360°的系統(tǒng)。

首先，下文說明作為本發(fā)明的一個(gè)實(shí)施例中的碳化硅半導(dǎo)體器件的mosfet的構(gòu)造。

參考圖1和2，mosfet1具有元件區(qū)ir(有源區(qū))以及圍繞元件區(qū)ir的終端區(qū)or(無效區(qū))。終端區(qū)or包括保護(hù)環(huán)5。換言之，元件區(qū)ir由保護(hù)環(huán)5圍繞。在元件區(qū)ir中，設(shè)置諸如晶體管或二極管的半導(dǎo)體元件7。

半導(dǎo)體元件7例如主要包括由六方碳化硅制成的碳化硅襯底10、柵絕緣膜15、柵電極17、源電極16以及漏電極20。碳化硅襯底10主要包括n+襯底11、漂移區(qū)12、體區(qū)13、n+源區(qū)14以及p+區(qū)18。碳化硅襯底10例如由六方碳化硅制成。碳化硅襯底10例如可具有與相對(duì)于{0001}面偏移約不大于8°的面相對(duì)應(yīng)的主表面10a。

n+襯底11是由六方碳化硅制成并且具有n型導(dǎo)電性(第一導(dǎo)電類型)的襯底。

n+襯底11以高濃度包括諸如n(氮)的n型雜質(zhì)。n+襯底11中諸如氮的雜質(zhì)的濃度例如約為1.0×10¹⁸cm^-3。

漂移區(qū)12是由碳化硅制成并且具有n型導(dǎo)電性的外延層。漂移區(qū)12例如具有約15μm的厚度t1。優(yōu)選地，漂移區(qū)12的厚度t1不小于14.5μm且不大于15.5μm。漂移區(qū)12中的n型雜質(zhì)例如為氮，且以比n+襯底11中的n型雜質(zhì)的雜質(zhì)濃度低的雜質(zhì)濃度被包含在漂移區(qū)12中。漂移區(qū)12中的諸如氮的雜質(zhì)的濃度例如約為7.5×10¹⁵cm^-3。

p體區(qū)13具有p型導(dǎo)電性。p體區(qū)13形成在漂移區(qū)12中以包括碳化硅襯底10的主表面10a。p體區(qū)13包括諸如al(鋁)或b(硼)的p型雜質(zhì)。p體區(qū)13中的諸如鋁的雜質(zhì)的濃度例如約為1×10¹⁷cm^-3。

n+源區(qū)14具有n型導(dǎo)電性。n+源區(qū)14包括主表面10a，并且形成在p體區(qū)13中以便由p體區(qū)13圍繞。n+源區(qū)14以比漂移區(qū)12中的n型雜質(zhì)的濃度高的濃度，例如約1×10²⁰cm^-3的濃度，包括諸如p(磷)的n型雜質(zhì)。

p+區(qū)18具有p型導(dǎo)電性。p+區(qū)18形成為接觸主表面10a以及p體區(qū)13，以便延伸通過n+源區(qū)14的中心附近。p⁺區(qū)18以比p體區(qū)13中的p型雜質(zhì)的濃度高的濃度，例如約為1×10²⁰cm^-3的濃度，包括諸如鋁或硼的p型雜質(zhì)。

柵絕緣膜15形成為接觸漂移區(qū)12以從一個(gè)n+源區(qū)14的上表面上方延伸至另一n+源區(qū)14的上表面上方。柵絕緣膜15例如由二氧化硅制成。

柵電極17布置在柵絕緣膜15上并與其接觸，以便從一個(gè)n+源區(qū)14上方延伸至另一n+源區(qū)14上方。柵電極17例如由諸如多晶硅或鋁的導(dǎo)體制成。

在一個(gè)主表面10a上，源電極16被布置為接觸n+源區(qū)14以及p+區(qū)18。而且，源電極16例如包括鈦(ti)原子、鋁(al)原子以及硅(si)。由此作為包含ti、al以及si的歐姆接觸電極的源電極16相對(duì)于p型碳化硅區(qū)以及n型碳化硅區(qū)具有低接觸電阻。

漏電極20形成為接觸與形成有漂移區(qū)12的主表面相反的n+襯底11的主表面。該漏電極20可具有與源電極16相同的構(gòu)造或可由例如允許與n+襯底11進(jìn)行歐姆接觸的不同的材料制成，諸如ni。因此，漏電極20電連接至n+襯底11。

保護(hù)環(huán)區(qū)5具有環(huán)形，并且被布置在碳化硅襯底10的終端區(qū)or中，以便圍繞其中設(shè)置有半導(dǎo)體元件7的元件區(qū)ir。保護(hù)環(huán)區(qū)5具有p型導(dǎo)電性(第二導(dǎo)電類型)。保護(hù)環(huán)區(qū)5是作為保護(hù)環(huán)的導(dǎo)電區(qū)。保護(hù)環(huán)區(qū)5例如包括：與p體區(qū)13接觸的jte區(qū)2；以及不與p體區(qū)13接觸的多個(gè)保護(hù)環(huán)3。優(yōu)選地，半導(dǎo)體元件7的p體區(qū)13具有比保護(hù)環(huán)區(qū)5的厚度t2大的厚度t1。

保護(hù)環(huán)區(qū)5的多個(gè)保護(hù)環(huán)3包括諸如硼或鋁的雜質(zhì)。多個(gè)保護(hù)環(huán)3的每一個(gè)中的雜質(zhì)濃度都比p體區(qū)13的雜質(zhì)濃度低。多個(gè)保護(hù)環(huán)3的每一個(gè)中的雜質(zhì)濃度例如為1.3×10¹³cm^-3，并且優(yōu)選約為不小于8×10¹²cm^-3且不大于1.4×10¹³cm^-3。

如圖2中所示，保護(hù)環(huán)區(qū)5具有線性區(qū)b以及接續(xù)地連接至線性區(qū)b的曲率區(qū)a。具體地，線性區(qū)b以及曲率區(qū)a交替布置以形成圍繞元件區(qū)ir的環(huán)形保護(hù)環(huán)區(qū)5。曲率區(qū)a具有沿具有中心c的圓弧形成的內(nèi)周部2c。保護(hù)環(huán)區(qū)5的曲率區(qū)a具有曲率半徑r。曲率半徑r例如不小于50μm且不大于1260μm。

通過將保護(hù)環(huán)區(qū)5的內(nèi)周部2c的曲率半徑r除以半導(dǎo)體元件7的漂移區(qū)12的厚度t1獲得的值為不小于5且不大于10。例如，漂移區(qū)12的厚度t1是15μm且保護(hù)環(huán)區(qū)5的內(nèi)周部2c的內(nèi)周的曲率半徑是125μm。在上述情況下，通過將保護(hù)環(huán)區(qū)5的內(nèi)周部2c的曲率半徑r除以半導(dǎo)體元件7的漂移區(qū)12的厚度t1獲得的值約為8.3。當(dāng)保護(hù)環(huán)區(qū)5包括多個(gè)保護(hù)環(huán)3時(shí)，保護(hù)環(huán)區(qū)5的內(nèi)周部2c是指被布置為最靠近半導(dǎo)體元件7的保護(hù)環(huán)3(換言之，最內(nèi)側(cè)保護(hù)環(huán)3)的內(nèi)周部2c。

當(dāng)保護(hù)環(huán)區(qū)5包括多個(gè)保護(hù)環(huán)3時(shí)，多個(gè)保護(hù)環(huán)3被布置成其間插入有間隙。具體地，多個(gè)保護(hù)環(huán)3的每一個(gè)都具有線性區(qū)b和曲率區(qū)a。多個(gè)保護(hù)環(huán)3的線性區(qū)b被布置為在平面圖中彼此平行。同時(shí)，多個(gè)保護(hù)環(huán)3的曲率區(qū)a沿具有中心c并且具有不同半徑的同心圓的弧來布置。多個(gè)保護(hù)環(huán)3中的p型雜質(zhì)的各濃度可相同或可彼此不同。在多個(gè)保護(hù)環(huán)3中，在外周側(cè)的保護(hù)環(huán)3優(yōu)選具有比在內(nèi)周側(cè)的保護(hù)環(huán)3的雜質(zhì)濃度低的雜質(zhì)濃度。

保護(hù)環(huán)區(qū)5可具有接觸半導(dǎo)體元件7的p體區(qū)13并且例如具有p型導(dǎo)電性的jte(結(jié)型終端擴(kuò)展)區(qū)2。jte區(qū)2可具有與保護(hù)環(huán)3的雜質(zhì)相同的雜質(zhì)，其雜質(zhì)濃度與保護(hù)環(huán)3的雜質(zhì)濃度相同。jte區(qū)2的雜質(zhì)濃度比p體區(qū)13的雜質(zhì)濃度低。優(yōu)選地，半導(dǎo)體元件7的p體區(qū)13的厚度t1大于jte區(qū)2的厚度t2。應(yīng)當(dāng)注意，當(dāng)保護(hù)環(huán)區(qū)5包括jte區(qū)2以及保護(hù)環(huán)3時(shí)，保護(hù)環(huán)區(qū)5是指平面圖中jte區(qū)2的內(nèi)周部2c以及最外側(cè)保護(hù)環(huán)3的外周部3d之間的區(qū)域。

參考圖3，mosfet1的保護(hù)環(huán)區(qū)5可不具有接觸p體區(qū)13的jte區(qū)2，并且可具有不接觸p體區(qū)13的保護(hù)環(huán)3。保護(hù)環(huán)3的雜質(zhì)以及雜質(zhì)濃度與上述保護(hù)環(huán)3相同?？稍O(shè)置一個(gè)保護(hù)環(huán)3或多個(gè)保護(hù)環(huán)3。優(yōu)選地，多個(gè)保護(hù)環(huán)3被布置為其間插入有間隙。

參考圖4，mosfet1可具有接觸p體區(qū)13的jte區(qū)2，并且源電極16a可形成為接觸jte區(qū)2。源電極16a電連接至形成為接觸由p體區(qū)13圍繞的源區(qū)14以及由源區(qū)14圍繞的p+區(qū)18的源電極16。

參考圖5和圖6，mosfet1還包括具有n型導(dǎo)電性的場(chǎng)停止區(qū)4，以便圍繞具有p型導(dǎo)電性的保護(hù)環(huán)區(qū)5。場(chǎng)停止區(qū)4具有與漂移區(qū)12相同的導(dǎo)電類型(n型)。場(chǎng)停止區(qū)4具有比漂移區(qū)12的雜質(zhì)濃度高的雜質(zhì)濃度。場(chǎng)停止區(qū)4中的雜質(zhì)濃度例如約為1.0×10¹⁸cm^-3。優(yōu)選地，在保護(hù)環(huán)區(qū)5的外周部3d的任意位置處，保護(hù)環(huán)區(qū)5的外周部3d和場(chǎng)停止區(qū)4的內(nèi)周部4c之間的最短距離d都是恒定的。當(dāng)保護(hù)環(huán)區(qū)5具有多個(gè)保護(hù)環(huán)3時(shí)，最短距離d是指最外側(cè)保護(hù)環(huán)3的外周部3d以及場(chǎng)停止區(qū)4的內(nèi)周部4c之間的最短距離。

以下說明mosfet1的操作。當(dāng)柵電極17被饋以不大于閾值的電壓時(shí)，即截止態(tài)期間，恰在柵絕緣膜15下方的p體區(qū)13和漂移區(qū)12被反偏，結(jié)果mosfet1進(jìn)入非導(dǎo)電態(tài)。另一方面，當(dāng)柵電極17被饋以正電壓時(shí)，反型層形成在溝道區(qū)中靠近p體區(qū)13接觸柵絕緣膜15的位置處。因此，n+源區(qū)14和漂移區(qū)12彼此電連接，由此電流在源電極22和漏電極20之間流動(dòng)。

以下說明制造根據(jù)本發(fā)明的該實(shí)施例的mosfet1的方法。

參考圖8，首先在襯底制備步驟(s10：圖7)中制備碳化硅襯底10。具體地，通過在由六方碳化硅制成的n+襯底11的一個(gè)主表面上通過外延生長(zhǎng)形成漂移區(qū)12。例如，能夠采用sih4(硅烷)和c3h8(丙烷)的混合氣體作為原料氣體來執(zhí)行外延生長(zhǎng)。在這種情形下，例如引入n(氮)作為n型雜質(zhì)。以此方式，形成漂移區(qū)12，其以比n+襯底11中的n型雜質(zhì)濃度低的濃度包括n型雜質(zhì)。

接著，例如借助cvd(化學(xué)氣相沉積)在碳化硅襯底10的主表面10a上形成由二氧化硅制成的氧化膜。隨后，在氧化膜上涂布光刻膠，并且隨后執(zhí)行曝光和顯影，由此形成在與所需的p體區(qū)13的形狀一致的區(qū)域處具有開口的光刻膠膜。隨后，例如，采用光刻膠膜作為掩膜，借助rie(反應(yīng)離子蝕刻)掩膜部分地去除氧化膜，由此形成由在漂移區(qū)12上具有開口圖案的氧化膜構(gòu)成的掩膜層。

參考圖9，執(zhí)行離子注入步驟(s20：圖7)。在離子注入步驟中，離子被注入到碳化硅襯底10中，由此形成p體區(qū)13、n+源區(qū)14以及保護(hù)環(huán)區(qū)5。具體地，在去除上述光刻膠膜之后，諸如al的p型雜質(zhì)離子采用掩膜層作為掩膜被注入到漂移區(qū)12中，由此形成p體區(qū)13以及保護(hù)環(huán)區(qū)5。而且，在去除用作掩膜的氧化膜之后，形成掩膜層，其在與所需n+源區(qū)14的形狀一致的區(qū)域處具有開口。

接著，掩膜層用作掩膜以將諸如p(磷)的n型雜質(zhì)通過離子注入引入到漂移區(qū)12中，由此形成n+源區(qū)14。隨后，形成在與所需p+區(qū)18的形狀一致的區(qū)域處具有開口的掩膜層，并且該掩膜層用作將諸如al或b的p型雜質(zhì)通過離子注入引入到漂移區(qū)12的掩膜，由此形成p+區(qū)18。應(yīng)當(dāng)注意，半導(dǎo)體元件7的p體區(qū)13可在保護(hù)環(huán)區(qū)5形成之前/之后形成。保護(hù)環(huán)區(qū)5的形成具體是指jte區(qū)2和保護(hù)環(huán)3的形成。應(yīng)當(dāng)注意，p體區(qū)13的注入深度優(yōu)選大于保護(hù)環(huán)區(qū)5的注入深度。而且，場(chǎng)停止區(qū)4可形成為在平面圖中圍繞保護(hù)環(huán)區(qū)5。

接著，執(zhí)行熱處理以活化通過上述離子注入引入的雜質(zhì)。具體地，例如，在約1700℃下，在ar(氬氣)氣氛下加熱其中具有注入的離子的碳化硅襯底10，并且保持約30分鐘。

參考圖10，執(zhí)行柵絕緣膜形成步驟(步驟s30：圖7)。具體地，首先，熱氧化其中通過上述步驟形成有所需離子注入?yún)^(qū)的碳化硅襯底10(s20：圖7)。例如，能夠通過在氧氣氛下，在約1300℃下加熱約40分鐘來執(zhí)行熱氧化。因此，在碳化硅襯底10的主表面10a上形成由二氧化硅制成的柵絕緣膜15。

接著，執(zhí)行柵電極形成步驟(s40：圖7)。在本步驟中，由諸如多晶硅或鋁的導(dǎo)體制成的柵電極17形成為接觸柵絕緣膜15以便從一個(gè)n+源區(qū)14上方延伸至另一n+源區(qū)14上方。當(dāng)采用多晶硅作為柵電極17的材料時(shí)，多晶硅能夠被構(gòu)造為以大于1×10²⁰cm^-3的高濃度包括磷。隨后，形成例如由二氧化硅制成的絕緣膜以覆蓋柵電極17。

接著，執(zhí)行歐姆電極形成步驟(s50：圖7)。具體地，例如，形成光刻膠圖案以暴露n+源區(qū)14的一部分和p+區(qū)18，并且借助例如濺射在襯底的整個(gè)表面上形成包括例如si原子、ti原子以及al原子的金屬膜。隨后，例如通過剝離光刻膠圖案，金屬膜50形成為接觸柵絕緣膜15以及接觸p+區(qū)18和n+源區(qū)14。隨后，例如，通過在約1000℃下加熱金屬膜，源電極16形成為與碳化硅襯底10歐姆接觸。而且，漏電極20形成為接觸碳化硅襯底10的n+襯底11。圖1中所示的mosfet1完成。

應(yīng)當(dāng)注意，可采用實(shí)施例中的n型導(dǎo)電性和p型導(dǎo)電性彼此替換的構(gòu)造。而且，在本實(shí)施例中，已經(jīng)說明了平面型mosfet作為碳化硅半導(dǎo)體器件的一個(gè)實(shí)例，碳化硅半導(dǎo)體器件可以是溝槽型mosfet。而且，碳化硅半導(dǎo)體器件可以是igbt(絕緣柵雙極晶體管)等。

接著，下文說明制造根據(jù)本實(shí)施例的mosfet1的方法的作用和效果。

依照根據(jù)本實(shí)施例的mosfet1，通過將保護(hù)環(huán)區(qū)5的曲率區(qū)a的內(nèi)周部2c的曲率半徑r除以漂移區(qū)12的厚度獲得的值為不小于5且不大于10。因?yàn)橥ㄟ^將保護(hù)環(huán)區(qū)5的曲率區(qū)a的內(nèi)周部2c的曲率半徑r除以漂移區(qū)12的厚度獲得的值為不小于5且不大于10，因此能夠在提高擊穿電壓的同時(shí)抑制導(dǎo)通態(tài)電流的降低。

此外，依照根據(jù)本實(shí)施例的mosfet1，半導(dǎo)體元件7包括接觸漂移區(qū)12并且具有第二導(dǎo)電類型的體區(qū)13。體區(qū)13的厚度t2大于保護(hù)環(huán)區(qū)5的厚度t3。因此，在體區(qū)13的角部13c處能夠有效抑制電場(chǎng)集中。

此外，依照根據(jù)本實(shí)施例的mosfet1，保護(hù)環(huán)區(qū)5包括接觸體區(qū)13并且具有第二導(dǎo)電類型的jte區(qū)2。因此，能夠通過接觸體區(qū)13的jte區(qū)2提高擊穿電壓。

此外，依照根據(jù)本實(shí)施例的mosfet1，半導(dǎo)體元件7包括接觸體區(qū)13并且具有第一導(dǎo)電類型的源區(qū)14，以及接觸源區(qū)14的源電極16。jte區(qū)2接觸源電極16。因此，源區(qū)14能夠以高速?gòu)膉te區(qū)2提取電子，由此在高頻操作下也能夠形成耗盡層。

此外，依照根據(jù)本實(shí)施例的mosfet1，保護(hù)環(huán)區(qū)5包括不與元件區(qū)ir接觸的保護(hù)環(huán)3。因此，能夠通過不與元件區(qū)ir接觸的保護(hù)環(huán)3提高擊穿電壓。

此外，依照根據(jù)本實(shí)施例的mosfet1，設(shè)置有多個(gè)保護(hù)環(huán)3。通過將多個(gè)保護(hù)環(huán)3的最內(nèi)側(cè)保護(hù)環(huán)3的曲率區(qū)a的內(nèi)周部2c的曲率半徑r除以漂移區(qū)12的厚度t1獲得的值為不小于5且不大于10。在存在多個(gè)保護(hù)環(huán)3的情況下，最內(nèi)側(cè)保護(hù)環(huán)3的曲率半徑r變得小于其它保護(hù)環(huán)3的曲率半徑r。因?yàn)橥ㄟ^將最內(nèi)側(cè)保護(hù)環(huán)3的曲率區(qū)a的內(nèi)周部的曲率半徑r除以漂移區(qū)12的厚度t1獲得的值為不小于5且不大于10，因此能夠在提高擊穿電壓的同時(shí)抑制導(dǎo)通態(tài)電流的降低。

根據(jù)本實(shí)施例的mosfet1還包括具有第一導(dǎo)電類型并且在平面圖中圍繞保護(hù)環(huán)區(qū)5的場(chǎng)停止區(qū)4。因此，能夠進(jìn)一步提高碳化硅半導(dǎo)體器件的擊穿電壓。

此外，依照根據(jù)本實(shí)施例的mosfet1，在平面圖中，在保護(hù)環(huán)區(qū)5的外周部3d的任意位置處，保護(hù)環(huán)區(qū)5的外周部3d和場(chǎng)停止區(qū)4的內(nèi)周部4c之間的距離d都保持恒定。因此，能夠抑制電場(chǎng)局部地集中。

[實(shí)例]

在本實(shí)例中，通過改變通過將保護(hù)環(huán)3的內(nèi)周部的曲率半徑r除以漂移區(qū)12的厚度t1獲得的值(以下稱為“漂移層比值”)，來檢驗(yàn)導(dǎo)通態(tài)電流和擊穿電壓之間的關(guān)系。首先，采用該實(shí)施例中示出的制造方法制備三種類型的mosfet1，每種類型的mosfet1都由碳化硅制成并且包括具有15μm的厚度t1的漂移區(qū)12。漂移區(qū)12的n型雜質(zhì)濃度被設(shè)定為7.5×10¹⁵cm^-3。mosfet1的芯片是具有每邊3mm的正方形。

在mosfet1中，設(shè)置保護(hù)環(huán)區(qū)5以圍繞元件區(qū)ir。保護(hù)環(huán)區(qū)5的雜質(zhì)濃度被設(shè)定為1.3×10¹³cm^-3。mosfet1的保護(hù)環(huán)區(qū)5的曲率區(qū)a的內(nèi)周部2c的曲率半徑r分別被設(shè)定為50μm、125μm以及1260μm。即，以漂移層比值為3.3、8.3以及84.3來制備三種類型的mosfet1。對(duì)于每種mosfet1，測(cè)量導(dǎo)通態(tài)電流和擊穿電壓。應(yīng)當(dāng)注意，具有84.3的漂移層比值的mosfet的元件區(qū)ir的形狀在平面圖中為圓形。

通過對(duì)每種mosfet施加反向電壓并且測(cè)量反向電流來測(cè)量擊穿電壓。擊穿電壓定義為在反向電壓增大時(shí)使得反向電流快速變大的電壓。利用射電顯微鏡指定最終的擊穿部。例如，當(dāng)利用射電顯微鏡觀察具有3.3的漂移層比值的mosfet1并且反向電壓為1200v時(shí)，在保護(hù)環(huán)區(qū)5的曲率區(qū)a處觀察到強(qiáng)光發(fā)射。即，證實(shí)在保護(hù)環(huán)區(qū)5的曲率區(qū)a處發(fā)生擊穿。

參考圖11，以下說明mosfet1的導(dǎo)通態(tài)電流和擊穿電壓之間的關(guān)系。當(dāng)保護(hù)環(huán)區(qū)5的曲率區(qū)a的曲率半徑r變小時(shí)，電場(chǎng)易于在曲率區(qū)a上集中，結(jié)果降低了擊穿電壓。mosfet1中的擊穿電壓的目標(biāo)規(guī)格例如是1200v。當(dāng)漂移層比值是3.3時(shí)，導(dǎo)通態(tài)電流展現(xiàn)出13.6a的高值，但是擊穿電壓約為1100v，這不滿足規(guī)格。允許擊穿電壓不小于1200v的漂移層比值被認(rèn)為是5或更大。

另一方面，當(dāng)保護(hù)環(huán)區(qū)5的曲率區(qū)a的曲率半徑r變大時(shí)，緩解了電場(chǎng)集中，結(jié)果增大了擊穿電壓。但是，當(dāng)曲率區(qū)a的面積增大時(shí)，元件區(qū)ir的面積降低，結(jié)果在半導(dǎo)體元件7中流動(dòng)的導(dǎo)通態(tài)電流變小。mosfet1希望地具有高擊穿電壓以及高導(dǎo)通態(tài)電流(即具有圖11中右上側(cè)表示的特性)。針對(duì)mosfet1中的導(dǎo)通電阻，目標(biāo)規(guī)格例如是12a。當(dāng)漂移層比值是8.3時(shí)，擊穿電壓是1800v且導(dǎo)通態(tài)電流是12.8a。當(dāng)漂移層比值是84.3時(shí)，擊穿電壓高，即1900v，但是導(dǎo)通態(tài)電流約為10a，這不滿足規(guī)格。當(dāng)漂移層比值超過8.3時(shí)，擊穿電壓不會(huì)增大很多，但是導(dǎo)通態(tài)電流快速降低。允許導(dǎo)通態(tài)電流不小于12a的漂移層比值被認(rèn)為是10或更小。因此，認(rèn)為實(shí)現(xiàn)導(dǎo)通態(tài)電流和擊穿電壓這二者的規(guī)格的漂移層比值為不小于5且不大于10。

本文公開的實(shí)施例和實(shí)例在任意方面都是說明性而非限制性的。本發(fā)明的范圍由權(quán)利要求項(xiàng)定義，而不是由上述實(shí)施例定義，且旨在涵蓋處于等同于權(quán)利要求項(xiàng)的范圍和含義內(nèi)的任何變型。

參考符號(hào)列表

1：mosfet；2：jte區(qū)；2a：曲率區(qū)；2b：線性區(qū)；2c：內(nèi)周部；3：保護(hù)環(huán)；3a：曲率區(qū)；3b：線性區(qū)；5：保護(hù)環(huán)區(qū)；7：半導(dǎo)體元件；10：碳化硅襯底；10a：主表面；11：n+襯底；12：漂移區(qū)；13：p體區(qū)；14：n+源區(qū)；15：柵絕緣膜；16：源電極；17：柵電極；18：p+區(qū)；20：漏電極；a：曲率區(qū)；b：線性區(qū)；ir：元件區(qū)；or：終端區(qū)。