本申請涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種半導(dǎo)體器件及其制作方法。

背景技術(shù)：

隨著半導(dǎo)體技術(shù)的不斷發(fā)展，存儲器件越來越多的應(yīng)用到人們的工作以及日常生活當(dāng)中，為人們的工作以及日常生活帶來了巨大的便利。

目前，存儲器已經(jīng)逐步從簡單的平面結(jié)構(gòu)發(fā)展為復(fù)雜的三維結(jié)構(gòu)。如圖1所示，三維存儲器通常包括疊層結(jié)構(gòu)110和貫穿該多層膜結(jié)構(gòu)的多個深槽120，這種結(jié)構(gòu)可以通過多層薄膜沉積形成疊層結(jié)構(gòu)后進(jìn)行高深寬比的深槽刻蝕來實現(xiàn)?，F(xiàn)有技術(shù)中，采用深槽刻蝕工藝形成的器件良率不高。

技術(shù)實現(xiàn)要素：

為解決上述技術(shù)問題，本發(fā)明提供一種半導(dǎo)體器件及其制作方法，提高了器件的良率。技術(shù)方案如下：

一種半導(dǎo)體器件的制作方法，包括：

提供半導(dǎo)體基底，所述半導(dǎo)體基底包括器件制作區(qū)和圍繞所述器件制作區(qū)的邊緣區(qū)域；

在所述半導(dǎo)體基底表面形成抗反射層，所述抗反射層對應(yīng)所述器件制作區(qū)的厚度小于所述抗反射層對應(yīng)所述邊緣區(qū)域的厚度；

在所述器件制作區(qū)形成所述半導(dǎo)體器件。

優(yōu)選的，所述在所述半導(dǎo)體基底表面形成抗反射層，所述抗反射層對應(yīng)所述器件制作區(qū)的厚度小于所述抗反射層對應(yīng)所述邊緣區(qū)域的厚度，包括：

在所述半導(dǎo)體基底表面形成等厚的抗反射層；

減薄所述器件制作區(qū)的所述抗反射層，使得所述抗反射層對應(yīng)所述器件制作區(qū)的厚度小于所述抗反射層對應(yīng)所述邊緣區(qū)域的厚度。

優(yōu)選的，所述減薄所述器件制作區(qū)的所述抗反射層，包括：

在所述抗反射層上形成第一掩膜，所述第一掩膜暴露所述器件制作區(qū)的抗反射層；

刻蝕所述抗反射層，以去除預(yù)設(shè)厚度的所述抗反射層。

優(yōu)選的，所述預(yù)設(shè)厚度為所述抗反射層厚度的20％～80％，包括端點值。

優(yōu)選的，所述抗反射層為氮氧化硅。

優(yōu)選的，采用等離子體刻蝕工藝刻蝕預(yù)設(shè)厚度的所述抗反射層，刻蝕氣體為CHF₃和CF₄。

優(yōu)選的，所述邊緣區(qū)域為所述半導(dǎo)體基底的邊緣至所述半導(dǎo)體基底內(nèi)部距離該邊緣1mm～10mm的區(qū)域，包括端點值。

優(yōu)選的，所述提供半導(dǎo)體基底，包括：

提供襯底；

在所述襯底上形成第一堆疊層，所述第一堆疊層包括多層交錯堆疊的氧化硅層和氮化硅層；

在所述第一堆疊層上形成不定形碳薄膜，形成所述半導(dǎo)體基底。

優(yōu)選的，所述形成半導(dǎo)體器件，包括：

在所述抗反射層上形成第二掩膜，所述第二掩膜的開口暴露所述抗反射層；

刻蝕所述抗反射層、所述不定形碳薄膜、所述第一堆疊層和部分所述襯底，形成溝槽。

一種半導(dǎo)體器件，采用上述方法得到的半導(dǎo)體器件。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果為：

本發(fā)明中的半導(dǎo)體器件及其制作方法，通過在所述半導(dǎo)體基底表面形成抗反射層，所述抗反射層對應(yīng)所述器件制作區(qū)的厚度小于所述抗反射層對應(yīng)所述邊緣區(qū)域的厚度，其中，厚度較小的器件制作區(qū)的抗反射層易于被刻蝕，利于半導(dǎo)體器件的制作，同時，圍繞器件制作區(qū)的邊緣區(qū)域由于較厚抗反射層，避免了半導(dǎo)體器件由于邊緣區(qū)域被刻蝕造成的缺陷，提高了半導(dǎo)體器件的良率。

附圖說明

為了更清楚地說明本申請實施例中的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是現(xiàn)有技術(shù)中三維存儲器的結(jié)構(gòu)示意圖；

圖2是本發(fā)明實施例制作方法的流程圖；

圖3是本發(fā)明實施例中半導(dǎo)體基底的區(qū)域劃分示意圖；

圖4是本發(fā)明實施例中半導(dǎo)體基底的剖面結(jié)構(gòu)示意圖；

圖5是本發(fā)明實施例中步驟S121中的結(jié)構(gòu)示意圖；

圖6是本發(fā)明實施例中步驟S122中的結(jié)構(gòu)示意圖；

圖7是本發(fā)明實施例中半導(dǎo)體器件結(jié)構(gòu)示意圖。

具體實施方式

下面將結(jié)合本申請實施例中的附圖，對本申請實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本申請一部分實施例，而不是全部的實施例?；诒旧暾堉械膶嵤├绢I(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本申請保護(hù)的范圍。

如背景技術(shù)所述，現(xiàn)有技術(shù)中，采用深槽刻蝕工藝形成的三維存儲器的良率不高。

發(fā)明人發(fā)現(xiàn)，這是由于在芯片制作過程中，采用深槽刻蝕工藝，通常需要采用數(shù)微米厚的硬掩膜薄膜層(Hard Mask，通常為不定型碳)和一定厚度的抗反射層(SiON薄膜)來控制深槽的形貌。然而，采用此種工藝在晶圓中間區(qū)域和晶圓邊緣區(qū)域形成的深槽形貌具有很大的差別。一般來說，晶圓中間區(qū)域的深槽形貌較好，晶圓邊緣區(qū)域的深槽形貌較差，因此，在晶圓邊緣區(qū)域進(jìn)行深槽刻蝕，不僅無法形成有效芯片(即，半導(dǎo)體器件)，且有可能對中間區(qū)域的芯片帶來缺陷。

有鑒于此，本發(fā)明提出一種半導(dǎo)體器件及其制作方法，包括：提供半導(dǎo)體基底，所述半導(dǎo)體基底包括器件制作區(qū)和圍繞所述器件制作區(qū)的邊緣區(qū)域；在所述半導(dǎo)體基底表面形成抗反射層，所述抗反射層對應(yīng)所述器件制作區(qū)的厚度小于所述抗反射層對應(yīng)所述邊緣區(qū)域的厚度；在所述器件制作區(qū)形成所述半導(dǎo)體器件。

其中，所述半導(dǎo)體基底可以為晶圓，也可以為其他形狀的半導(dǎo)體基底，本發(fā)明在此不做限定。

所述半導(dǎo)體基底包括器件制作區(qū)和圍繞所述器件制作區(qū)的邊緣區(qū)域。所述器件制作區(qū)可以為由多個半導(dǎo)體器件聯(lián)合排布形成的一個整片的區(qū)域，也可以為由單個半導(dǎo)體器件占據(jù)的某個區(qū)域，或者，所述器件制作區(qū)還可以為由半導(dǎo)體器件占據(jù)的區(qū)域和連接該區(qū)域與邊緣區(qū)域的過渡區(qū)域構(gòu)成。本發(fā)明在此不做限定，本領(lǐng)域技術(shù)人員可以在本發(fā)明公開的基礎(chǔ)上進(jìn)行相應(yīng)的設(shè)置。

可以看出，本發(fā)明中的半導(dǎo)體器件及其制作方法，通過在所述半導(dǎo)體基底表面形成抗反射層，所述抗反射層對應(yīng)所述器件制作區(qū)的厚度小于所述抗反射層對應(yīng)所述邊緣區(qū)域的厚度，其中，厚度較小的器件制作區(qū)的抗反射層易于被刻蝕，利于半導(dǎo)體器件的制作，同時，圍繞器件制作區(qū)的邊緣區(qū)域由于較厚的抗反射層，避免了半導(dǎo)體器件由于邊緣區(qū)域被刻蝕造成的缺陷，提高了半導(dǎo)體器件的良率。

以上是本發(fā)明的中心思想，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護(hù)的范圍。

本發(fā)明的一個實施例中，提供了一種半導(dǎo)體器件的制作方法，如圖2所示，包括：

步驟S110：提供半導(dǎo)體基底，所述半導(dǎo)體基底包括器件制作區(qū)和圍繞所述器件制作區(qū)的邊緣區(qū)域；

步驟S120：在所述半導(dǎo)體基底表面形成抗反射層，所述抗反射層對應(yīng)所述器件制作區(qū)的厚度小于所述抗反射層對應(yīng)所述邊緣區(qū)域的厚度；

步驟S130：在所述器件制作區(qū)形成所述半導(dǎo)體器件。

首先，執(zhí)行步驟S110，如圖3所示，提供半導(dǎo)體基底，所述半導(dǎo)體基底包括器件制作區(qū)210和圍繞所述器件制作區(qū)的邊緣區(qū)域220。

在本實施例中，所述半導(dǎo)體基底為晶圓200。所述半導(dǎo)體基底200包括器件制作區(qū)210和圍繞所述器件制作區(qū)的邊緣區(qū)域220(以圖3中虛線為分界線)。所述器件制作區(qū)可以為由多個半導(dǎo)體器件聯(lián)合排布形成的一個整片的區(qū)域，也可以為由單個半導(dǎo)體器件占據(jù)的某個區(qū)域，或者，所述器件制作區(qū)還可以為由半導(dǎo)體器件占據(jù)的區(qū)域和連接該區(qū)域與邊緣區(qū)域的過渡區(qū)域構(gòu)成。在本實施例中，所述器件制作區(qū)210包括由半導(dǎo)體器件占據(jù)的區(qū)域211和連接該區(qū)域與邊緣區(qū)域的過渡區(qū)域212構(gòu)成。

所述邊緣區(qū)域為所半導(dǎo)體基底的邊緣至所述半導(dǎo)體基底內(nèi)部距離該邊緣1mm～10mm的區(qū)域，包括端點值。在本實施例中，所述邊緣區(qū)域為半導(dǎo)體基底的邊緣至所述半導(dǎo)體基底內(nèi)部距離該邊緣5mm的區(qū)域。在本發(fā)明的其他實施例中。所述邊緣區(qū)域還可以為半導(dǎo)體基底的邊緣至所述半導(dǎo)體基底內(nèi)部距離該邊緣8mm的區(qū)域。本領(lǐng)域技術(shù)人員可以在本發(fā)明公開的基礎(chǔ)上進(jìn)行對應(yīng)的設(shè)置。

其中，步驟S110可以包括如下步驟：

步驟S111：提供襯底；

步驟S112：在所述襯底上形成第一堆疊層，所述第一堆疊層包括多層交錯堆疊的氧化硅層和氮化硅層；

步驟S113：在所述第一堆疊層上形成不定形碳薄膜，形成所述半導(dǎo)體基底。

其中，如圖4所示的半導(dǎo)體基底的剖面圖，首先，執(zhí)行步驟S111，提供襯底205，所述襯底205為半導(dǎo)體襯底，所述襯底205可以為硅襯底、鍺襯底或者其他結(jié)構(gòu)的多層半導(dǎo)體結(jié)構(gòu)外延形成的襯底。

接著，執(zhí)行步驟S112，在所述襯底205上形成第一堆疊層，所述第一堆疊層包括多層交錯堆疊的氧化硅層202和氮化硅層203。其中，所述形成第一堆疊層的方法可以為氣相沉積方法。

具體的，所述第一堆疊層中的氧化硅的厚度為10nm～80nm，氮化硅的厚度為10nm～80nm，以一層氧化硅和一層氮化硅為一層疊層，所述第一堆疊層的層數(shù)可以為任意大于1的值，本領(lǐng)域技術(shù)人員可以在本發(fā)明的基礎(chǔ)上進(jìn)行對應(yīng)的設(shè)置。

接著，執(zhí)行步驟S113，在所述第一堆疊層上形成不定形碳薄膜，形成所述半導(dǎo)體基底。其中，所述不定形碳薄膜204的厚度為1μm～5μm，包括端點值。

接著，執(zhí)行步驟S120，在所述半導(dǎo)體基底表面形成抗反射層201，所述抗反射層對應(yīng)所述器件制作區(qū)的厚度小于所述抗反射層對應(yīng)所述邊緣區(qū)域的厚度。所述預(yù)設(shè)厚度為所述抗反射層的20％～80％，其中，在本實施例中，所述預(yù)設(shè)厚度為

具體的，步驟S120可以包括：

步驟S121：在所述半導(dǎo)體基底表面形成等厚的抗反射層。

步驟S122：減薄所述器件制作區(qū)的所述抗反射層，使得所述抗反射層對應(yīng)所述器件制作區(qū)的厚度小于所述抗反射層對應(yīng)所述邊緣區(qū)域的厚度。

其中，在步驟S121中，在所述半導(dǎo)體基底表面形成等厚的抗反射層201，如圖5所示。本實施例中，所述抗反射層為氮氧化硅，所述抗反射層的厚度為在本發(fā)明的其他實施例中，所述抗反射層還可以為其他材料。

接著，進(jìn)行步驟S122，減薄所述器件制作區(qū)的所述抗反射層，使得所述抗反射層對應(yīng)所述器件制作區(qū)的厚度小于所述抗反射層對應(yīng)所述邊緣區(qū)域的厚度。如圖6所示減薄后的抗反射層206，通過在器件制作區(qū)刻蝕預(yù)設(shè)厚度的抗反射層，能夠使器件制作區(qū)的抗反射層的厚度變小，從而易于被刻蝕，利于半導(dǎo)體器件的制作。同時，圍繞器件制作區(qū)的邊緣區(qū)域的較厚抗反射層，避免了半導(dǎo)體器件由于邊緣區(qū)域被刻蝕造成的缺陷，提高了三維存儲器的良率。

具體的，所示步驟S122可以包括：

步驟S122A：在所述抗反射層上形成第一掩膜，所述第一掩膜暴露所述器件制作區(qū)的抗反射層；

步驟S122B：刻蝕所述抗反射層，以去除預(yù)設(shè)厚度的所述抗反射層。

其中，所述第一掩膜為圖形化的光刻膠層，該光刻膠層可以通過旋涂光刻膠、曝光光刻膠、顯影等工藝得到對應(yīng)的圖形，從而使該層暴露出器件制作區(qū)210的抗反射層。

接著，進(jìn)行刻蝕，去除預(yù)設(shè)厚度的抗反射層。在本實施例中，以所述抗反射層為氮氧化硅為例。步驟S122B中的刻蝕可以為干法刻蝕或者濕法刻蝕。

具體的，在本實施例中，采用干法刻蝕中的等離子體刻蝕工藝刻蝕預(yù)設(shè)厚度的所述抗反射層。在進(jìn)行等離子體刻蝕工藝中，刻蝕氣體為CHF₃和CF₄，其中，CHF₃氣體的流量為100sccm，CF₄氣體的流量為250sccm，刻蝕時間20s～130s。

可以看出，在本實施例中，通過在器件制作區(qū)刻蝕預(yù)設(shè)厚度的抗反射層，能夠使器件制作區(qū)的抗反射層的厚度變小，從而易于被刻蝕，利于半導(dǎo)體器件的制作。同時，圍繞器件制作區(qū)的邊緣區(qū)域的較厚抗反射層，避免了半導(dǎo)體器件由于邊緣區(qū)域被刻蝕造成的缺陷，提高了三維存儲器的良率。

接著，執(zhí)行步驟S130，在所述器件制作區(qū)形成所述半導(dǎo)體器件。

具體的，在本實施例中，步驟S130可以包括刻蝕所述抗反射層、所述不定形碳薄膜、所述第一堆疊層和部分所述襯底，形成溝槽207，如圖7所示。

其中，本步驟中可以具體包括：

步驟S131：在所述抗反射層上形成第二掩膜，所述第二掩膜的開口暴露所述抗反射層；

步驟S132：刻蝕所述抗反射層、所述不定形碳薄膜、所述第一堆疊層和部分所述襯底，形成溝槽207。

其中，本步驟中采用等離子體刻蝕工藝進(jìn)行對應(yīng)的刻蝕，本步驟中的刻蝕氣體可以為C₄F₈，C₄F₆和O₂，其中，C₄F₈氣體的流量為150sccm，C₄F₆氣體的流量為200sccm，O₂氣體的流量為200sccm，刻蝕時間根據(jù)疊層結(jié)構(gòu)不同的層數(shù)進(jìn)行不同的設(shè)置，本發(fā)明在此不再贅述。

需要說明的是，本步驟即深槽刻蝕步驟，通過本步驟，用于形成高深寬比的溝槽。

在本實施例提供的半導(dǎo)體器件的制作方法中，通過在器件制作區(qū)刻蝕預(yù)設(shè)厚度的抗反射層，能夠使器件制作區(qū)的抗反射層的厚度變小，從而易于被刻蝕，利于半導(dǎo)體器件的制作。同時，圍繞器件制作區(qū)的邊緣區(qū)域由于其較厚的抗反射層，避免了半導(dǎo)體器件由于邊緣區(qū)域被刻蝕造成的缺陷，提高了三維存儲器的良率。

在本發(fā)明的另一實施例中，提供了一種采用上述實施例方法制作的半導(dǎo)體器件，通過在器件制作區(qū)刻蝕預(yù)設(shè)厚度的抗反射層，能夠使器件制作區(qū)的抗反射層的厚度變小，從而易于被刻蝕，利于半導(dǎo)體器件的制作。同時，圍繞器件制作區(qū)的邊緣區(qū)域由于其較厚的抗反射層，避免了半導(dǎo)體器件由于邊緣區(qū)域被刻蝕造成的缺陷，提高了三維存儲器的良率。

需要說明的是，本說明書中的各個實施例均采用遞進(jìn)的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似的部分互相參見即可。對于裝置類實施例而言，由于其與方法實施例基本相似，所以描述的比較簡單，相關(guān)之處參見方法實施例的部分說明即可。

最后，還需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。

以上對本申請所提供的技術(shù)方案進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個例對本申請的原理及實施方式進(jìn)行了闡述，以上實施例的說明只是用于幫助理解本申請的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本申請的思想，在具體實施方式及應(yīng)用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本申請的限制。