不同的實施方式涉及具有襯底、集成電路、襯底的凹部、印制導(dǎo)線和襯底的凹部與印制導(dǎo)線之間的交叉部的半導(dǎo)體芯片。另外的實施方式涉及包括試驗信號的探測的方法，該試驗信號指示半導(dǎo)體芯片的襯底在凹部處的斷裂。

背景技術(shù)：

現(xiàn)代的電子系統(tǒng)使用半導(dǎo)體芯片，所述半導(dǎo)體芯片包括在襯底上的具有確定功能的集成電路。相應(yīng)的電子系統(tǒng)的失效安全性必須在不同的應(yīng)用中滿足高的要求。例如對于汽車應(yīng)用可能必需的是，滿足例如根據(jù)標準化國際組織（iso）的標準26262的對失效安全性的相對嚴格的要求。典型地，相應(yīng)電子系統(tǒng)的失效安全性通過對無意的錯誤的反應(yīng)來表征，該錯誤引起安全狀態(tài)。

無意的錯誤在基于半導(dǎo)體芯片的電子系統(tǒng)中的已知分類由襯底的斷裂決定。襯底的斷裂對應(yīng)于襯底結(jié)構(gòu)的局部破壞。這可以導(dǎo)致襯底中的裂縫或襯底的完全分離。例如襯底的斷裂可能由于機械負荷而出現(xiàn)。其中出現(xiàn)能夠?qū)е聰嗔训臋C械負荷的情形的一個示例是借助注塑技術(shù)（英文：overmolding，二次成型）將封裝的半導(dǎo)體部件布置在模塊殼體中。

根據(jù)襯底斷裂的嚴重性，可以由此產(chǎn)生電子系統(tǒng)的受限功能直至完全失效。斷裂可以引起半導(dǎo)體芯片的集成電路的電連接的部分或完全中斷。這樣的部分或完全中斷可以是暫時的或永久性的。

借助已知的技術(shù)可能部分不可行的或僅僅受限可行的是，由于斷裂而受限的功能通過分析電子系統(tǒng)自身的運行參數(shù)而被識別。如果盡管受限的功能，電子系統(tǒng)仍被繼續(xù)使用，則可能發(fā)生安全性缺乏。

技術(shù)實現(xiàn)要素：

因此存在一種用于探測半導(dǎo)體芯片的襯底斷裂的改進的技術(shù)的需求。特別是存在一種這樣的用于探測斷裂的技術(shù)的需求，所述技術(shù)特別可靠地識別斷裂。此外，存在一種針對以下技術(shù)的需求，所述技術(shù)減小斷裂對半導(dǎo)體芯片的集成電路的高效能性的負面影響。

該任務(wù)由獨立專利權(quán)利要求的特征來解決。從屬專利權(quán)利要求定義實施方式。

在一個示例中，半導(dǎo)體芯片包括襯底和布置在襯底上的集成電路。半導(dǎo)體芯片還包括襯底的凹部和印制導(dǎo)線。半導(dǎo)體芯片還包括在襯底的凹部和印制導(dǎo)線之間的交叉部。半導(dǎo)體芯片還包括輸入接口。設(shè)立輸入接口，以便能夠?qū)崿F(xiàn)將試驗信號在印制導(dǎo)線的第一端部處饋送到印制導(dǎo)線中。半導(dǎo)體芯片還包括輸出接口。輸出接口在印制導(dǎo)線的第二端部處與印制導(dǎo)線耦合。印制導(dǎo)線的第二端部與印制導(dǎo)線的第一端部相對置。設(shè)立輸出接口，以便能夠?qū)崿F(xiàn)在印制導(dǎo)線的第二端部處的試驗信號的探測。

在另一個示例中，方法包括試驗信號到半導(dǎo)體芯片的印制導(dǎo)線中的饋送。印制導(dǎo)線與半導(dǎo)體芯片的襯底的凹部交叉。該方法還包括試驗信號的探測。試驗信號指示半導(dǎo)體芯片的襯底在凹部處的斷裂。

在另一個示例中，方法包括試驗信號的探測。試驗信號指示半導(dǎo)體芯片的襯底在襯底的凹部處的斷裂。該方法還包括根據(jù)所述探測有選擇地提供集成電路的至少一個第一部件和第二部件的輸出信號。集成電路布置在襯底上。設(shè)立第一部件和第二部件，以便輸出冗余的輸出信號。

上面陳述的特征和隨后描述的特征不僅可以在相應(yīng)的詳盡陳述的組合中使用，而且可以在其他組合中或單獨地使用，而不脫離本發(fā)明的保護范圍。

附圖說明

圖1是根據(jù)不同實施方式的具有襯底、集成電路、襯底的凹部、印制導(dǎo)線和在凹部和印制導(dǎo)線之間的交叉部的半導(dǎo)體芯片的示意性的透視圖。

圖2a是根據(jù)不同實施方式的半導(dǎo)體芯片的示意性的透視圖，其中半導(dǎo)體芯片包括多個凹部。

圖2b是根據(jù)不同實施方式的半導(dǎo)體芯片的示意性的透視圖，其中半導(dǎo)體芯片包括多個凹部和單獨的印制導(dǎo)線，該印制導(dǎo)線具有在印制導(dǎo)線和多個凹部之間的多個交叉部。

圖2c是根據(jù)不同實施方式的半導(dǎo)體芯片的示意性的透視圖，其中半導(dǎo)體芯片包括多個凹部和多個印制導(dǎo)線，其中每個印制導(dǎo)線通過相應(yīng)的交叉部分別與單獨的凹部聯(lián)合。

圖3a是根據(jù)不同實施方式的半導(dǎo)體芯片的示意性的透視圖，其中半導(dǎo)體芯片包括兩個彼此垂直布置的凹部，所述凹部沿著集成電路的部件的棱伸展，其中所述部件被設(shè)立用于輸出冗余的輸出信號。

圖3b示意性地說明一種開關(guān)，該開關(guān)被設(shè)立用于根據(jù)試驗信號的探測有選擇地提供圖3a的部件中的至少一個的輸出信號。

圖4示意性地說明根據(jù)不同實施方式的半導(dǎo)體芯片，其中該半導(dǎo)體芯片包括輸入接口和輸出接口，該輸入接口被設(shè)立用于將試驗信號在印制導(dǎo)線的第一端部處饋送到印制導(dǎo)線中，該輸出接口具有用于由外部單元訪問的接觸面以用于探測試驗信號。

圖5示意性地說明根據(jù)不同實施方式的半導(dǎo)體芯片，其中該半導(dǎo)體芯片包括輸入接口和具有探測器電路的輸出接口，該探測器電路被設(shè)立用于探測試驗信號。

圖6示意性地說明根據(jù)不同實施方式的電子部件，該電子部件包括半導(dǎo)體芯片、殼體和載體。

圖7是根據(jù)不同實施方式的方法的流程圖。

圖8是根據(jù)不同實施方式的方法的流程圖。

具體實施方式

本發(fā)明的上述特性、特征和優(yōu)點以及其如何實現(xiàn)的方式和方法結(jié)合實施例的以下描述變得更清楚并且更明白地理解，所述實施例結(jié)合附圖來詳細闡述。

隨后，本發(fā)明借助優(yōu)選的實施方式參考附圖來詳細闡述。在附圖中相同的附圖標記表示相同或相似的元件。附圖是本發(fā)明的不同實施方式的示意性的代表。在附圖中示出的元件不必然嚴格按照比例地示出。更確切地說，在附圖中示出的不同元件被描繪成，使得其功能和根本目的被專業(yè)人員所理解。在附圖中示出的在功能單元和元件之間的連接和耦合也可以被實現(xiàn)為間接的連接或耦合。連接或耦合可以線連接或無線地實現(xiàn)。功能單元可以被實現(xiàn)為硬件、軟件或硬件和軟件的組合。

隨后描述在半導(dǎo)體芯片的高效能性的語境下的不同技術(shù)。半導(dǎo)體芯片包括布置在襯底上的集成電路。

隨后描述以下技術(shù)，所述技術(shù)例如能夠?qū)崿F(xiàn)，即使在大的機械負荷的情況下也促進具有集成電路的半導(dǎo)體芯片的高效能性。特別是根據(jù)在此描述的技術(shù)例如能夠可行的是，減小襯底斷裂的概率，該斷裂限制集成電路的高效能性。

在另外的示例中，根據(jù)在此描述的技術(shù)能夠可行的是，可靠并且順利地探測襯底斷裂的出現(xiàn)。如果探測到斷裂，則可以引入相應(yīng)的安全措施。所述安全措施例如包括向用戶輸出警報或切斷半導(dǎo)體芯片的所涉及的部件。

在不同的示例中能夠可行的是，認出集成電路的確定的部件，所述部件由于襯底的斷裂以大的概率在其高效能性上受到限制。例如在不同的示例中能夠可行的是，局部地定位斷裂在襯底上的位置并且將斷裂的該位置與集成電路的確定的部件相關(guān)聯(lián)，所述部件的高效能性由于斷裂可能受到限制。于是在存在冗余部件的情況下能夠可行的是，選擇性地動用這樣的部件，其高效能性由于斷裂不受限或不顯著受限。

本發(fā)明的不同示例基于襯底的凹部的應(yīng)用。襯底的凹部可以滿足不同的功能。在第一示例性的功能方面，襯底的凹部可以在集成電路的高效能性方面有針對性地將機械負荷轉(zhuǎn)向非關(guān)鍵的區(qū)域，該機械負荷施加到半導(dǎo)體芯片上。機械負荷例如可以引起襯底中的變形或張力（英文：應(yīng)力，拉緊）。例如斷裂可能優(yōu)選地出現(xiàn)在襯底的凹部的部位處。就此而言，襯底的凹部在不同的示例中可以形成額定斷裂部位。

在第二示例性的功能方面，借助襯底的凹部能夠可行的是，可靠并且順利地探測襯底的斷裂。特別是借助襯底的凹部能夠可行的是，探測襯底在凹部位置處的斷裂。

為了探測襯底的斷裂可以設(shè)置印制導(dǎo)線，該印制導(dǎo)線在第一端部和第二端部之間延伸。在印制導(dǎo)線的第一端部處可以設(shè)置輸入接口，該輸入接口被設(shè)立用于能夠?qū)崿F(xiàn)將試驗信號在第一端部處饋送到印制導(dǎo)線中。在不同的示例中可行的是，輸入接口本身被設(shè)立用于將試驗信號在第一端部處饋送到印制導(dǎo)線中；在另外的示例中也可行的是，輸入接口例如包括用于由外部單元訪問的接觸面，使得外部單元可以被用于將試驗信號在第一端部處通過接觸面饋送到印制導(dǎo)線中。在印制導(dǎo)線的第二端部處可以設(shè)置輸出接口，該輸出接口被設(shè)立用于能夠?qū)崿F(xiàn)在印制導(dǎo)線的第二端部處的試驗信號的探測。在不同的示例中可行的是，輸出接口本身被設(shè)立用于借助探測器電路探測在印制導(dǎo)線的第二端部處的試驗信號；在另外的示例中也可行的是，輸出接口例如包括用于由外部單元訪問的接觸面，使得外部單元可以用于探測在印制導(dǎo)線的第二端部處的試驗信號。

可以使用極不同類型的試驗信號。在一種簡單的實現(xiàn)方案中，試驗信號可以對應(yīng)于確定的電壓，使得dc電流可以流動。在這樣的實現(xiàn)方案中，輸入接口可以被構(gòu)造為電流源或電壓源。在另外的實現(xiàn)方案中，試驗信號也可以具有ac分量。例如試驗信號可以包括矩形脈沖，所述矩形脈沖具有確定的頻率和/或預(yù)先給定的時間序列。

例如可行的是，在印制導(dǎo)線的第二端部處探測的試驗信號指示襯底在凹部處的斷裂。對此，半導(dǎo)體芯片可以包括在凹部和印制導(dǎo)線之間的交叉部。如果例如出現(xiàn)襯底在凹部處的斷裂，則印制導(dǎo)線的導(dǎo)電性在交叉部的區(qū)域中受影響。印制導(dǎo)線的導(dǎo)電性的所述受影響可以影響在印制導(dǎo)線的第二端部處探測試驗信號。例如根據(jù)斷裂的嚴重性，印制導(dǎo)線的導(dǎo)電性可以在交叉部的區(qū)域中下降直至到零。

圖1說明關(guān)于根據(jù)不同實施方式的半導(dǎo)體芯片100的方面，該半導(dǎo)體芯片包括襯底101、布置在襯底101上的集成電路102、襯底101的凹部110和印制導(dǎo)線121。半導(dǎo)體芯片100還包括在襯底101的凹部110和印制導(dǎo)線121之間的交叉部111。

集成電路102例如可以借助所建立的多層工藝，例如cmos工藝（英文：互補金屬氧化物半導(dǎo)體）來制造。這樣的多層工藝基于襯底101的連續(xù)的曝光，顯影和處理。處理例如可以包括選自以下組的元素：摻雜；蝕刻；和材料沉積。通過多層工藝獲得層的序列。所述層例如可以選自以下的組：金屬層；多晶半導(dǎo)體層；和摻雜的半導(dǎo)體層。

金屬層例如可以選自以下的組：貴金屬層；鎢層；鋁層；金層；具有金屬合金的層；鋁銅層。

摻雜的半導(dǎo)體層例如可以是n＋層或p＋層。摻雜的半導(dǎo)體層例如可以形成集成電路102的部件的場效應(yīng)晶體管的源漏連接。也應(yīng)該可行的是，摻雜的半導(dǎo)體層形成集成電路102的部件的所謂的絕緣阱。所述絕緣阱例如可以包圍場效應(yīng)晶體管的源接觸部或漏接觸部并且這樣建立相當于襯底的絕緣。摻雜的半導(dǎo)體層例如可以形成n阱或p阱。

相應(yīng)的多層工藝也可以被用于制造印制導(dǎo)線121和／或凹部110。例如印制導(dǎo)線121可以包括一個或多個層。印制導(dǎo)線121的所述一個或多個層可以至少部分地對應(yīng)于如前面描述的多層工藝的一個或多個層。如果多個層被用于形成印制導(dǎo)線121，則可以實現(xiàn)在輸出接口122處更可靠地提供試驗信號。如果較少數(shù)量的層用于形成印制導(dǎo)線121，則可以實現(xiàn)相對于凹部110的區(qū)域中的斷裂的較高的靈敏度。

襯底101例如可以包括單晶硅、多晶硅、具有結(jié)晶結(jié)構(gòu)或多晶結(jié)構(gòu)的半導(dǎo)體襯底、化合物半導(dǎo)體襯底、諸如具有結(jié)晶結(jié)構(gòu)或多晶結(jié)構(gòu)的砷化鎵，等等。

如果襯底101的斷裂在凹部110的區(qū)域中出現(xiàn)，則典型地發(fā)生在交叉部111的區(qū)域中的印制導(dǎo)線121的降低的導(dǎo)電性。印制導(dǎo)線121在交叉部111的區(qū)域中的所述降低的導(dǎo)電性可以借助輸入接口123和輸出接口122來探測，該輸入接口布置在印制導(dǎo)線121的第一端部處，該輸出接口布置在印制導(dǎo)線121的與第一端部相對置的第二端部處。對此，可以通過輸入接口123將試驗信號饋送到印制導(dǎo)線121中；通過輸出接口122能夠?qū)崿F(xiàn)在印制導(dǎo)線121的第二端部處的試驗信號401的探測。如果試驗信號401的探測例如得出在第二端部處的試驗信號401的消失或試驗信號401的強烈抑制，則這可以指示在凹部110的區(qū)域中存在斷裂；因此在印制導(dǎo)線121的第二端部處的試驗信號401可以指示在凹部110的區(qū)域中襯底101的斷裂。

例如能夠可行的是，在單獨的凹部110和印制導(dǎo)線121之間構(gòu)造多個交叉部。例如印制導(dǎo)線121可以以曲折圖形關(guān)于凹部110伸展并且因此形成多個連續(xù)的交叉部。這樣可以提高相對于斷裂的靈敏度。

從圖1可見，襯底101在凹部110的區(qū)域中具有厚度192，該厚度比周圍區(qū)域中襯底101的厚度191小凹部110的深度193。例如凹部110可以具有深度193，該深度大于50nm、優(yōu)選大于100nm、特別優(yōu)選大于500nm。也可以的是，深度193大于1μm或大于2μm。例如深度193可以大于厚度191的5%、優(yōu)選大于15%、特別優(yōu)選大于30%。

凹部110例如可以通過局部去除襯底材料來獲得。對此可以使用不同技術(shù)。例如可以通過蝕刻工藝獲得凹部110。替代地或附加地，應(yīng)該可以的是，通過磨削工藝獲得凹部110。在一種簡單的實現(xiàn)方案中，可以通過局部刻劃襯底101獲得凹部110；對此例如可以使用金剛石刀。如果通過蝕刻工藝獲得凹部110，則例如可以使用cmos技術(shù)。

基本上，凹部110可以具有極不同的形狀。特別是凹部110可以在深度方向上（即在z方向上）具有不同的伸展，如前面所描述的那樣。也可以的是，凹部110在xz平面（圖1的視圖平面）中具有不同的橫截面形狀。例如凹部110在xz平面中可以具有梯形的橫截面，即具有相對于xy平面不垂直伸展而是具有較緩斜的角度的壁。以下蝕刻工藝是已知的，所述蝕刻工藝能夠?qū)崿F(xiàn)具有壁的定義斜度的梯形形式的這樣的幾何構(gòu)型。凹部110也可以在xy平面中具有極不同的水平形狀，即平行于襯底101的表面101-2。例如凹部110可以具有擁有第一端部和第二端部的長條形狀，其中第二端部與第一端部相對置。凹部110可以在第一端部和第二端部之間沿著直線伸展，或者但是可以遵循彎曲的曲線。在圖1中示出一個示例，其中凹部110具有直的長條形狀并且凹部110的第一端部布置在襯底101的邊緣101-1處。邊緣101-1例如可以通過切割或折斷晶片來獲得。凹部110的這樣的布置可以是有利的，因為典型大的機械負荷特別是出現(xiàn)在襯底101的框架的區(qū)域中。

在不同的示例中，凹部110可以具有對襯底101的特征方向的確定的定向。例如應(yīng)該可以的是，襯底101具有晶體結(jié)構(gòu)；在這樣的情景下可以的是，凹部110沿著襯底101的確定的晶軸、例如沿著（1，0，0）方向等布置。

在一個示例中，凹部可以形成敞開的溝槽（在圖1中未示出）。敞開的溝槽可以形成一種拓撲，該拓撲引起：印制導(dǎo)線121在交叉部111的區(qū)域中沿著z方向（即沿著襯底101的厚度191并且垂直于表面101-2）具有伸展。例如敞開的溝槽可以在xz平面和/或yz平面中具有梯形的橫截面。在此能夠值得追求的是，溝槽的壁在x方向和/或y方向（即垂直于z方向）上具有顯著的伸展，即溝槽具有不垂直的壁。通過這樣的技術(shù)可以促進交叉部111的形成。特別是可以避免印制導(dǎo)線121的拓撲決定的中斷。

在另外的示例中也可以的是，凹部110不具有敞開的溝槽，而是更確切地說利用材料來填充。例如凹部110可以（例如直至溝槽的邊緣）利用材料來填充，使得襯底101的表面101-2在凹部110的區(qū)域中在垂直于襯底101的表面101-2的z方向上不具有變化或具有不顯著的變化。在這樣的示例中，能夠特別簡單可行的是，構(gòu)造交叉部111。

極不同的材料可以用于填充溝槽。例如可以使用絕緣材料。在一個示例中，凹部110可以利用絕緣材料來填充。在這樣的示例中，凹部110可以形成絕緣槽。例如絕緣材料可以是二氧化硅或其他金屬氧化物。

在圖1的示例中，半導(dǎo)體芯片100僅僅包括單獨的凹部110。但是以下實現(xiàn)方案也是可以的，在所述實現(xiàn)方案中半導(dǎo)體芯片100包括多個凹部110。

圖2a說明關(guān)于包括襯底101的多個凹部110的半導(dǎo)體芯片100的方面。在圖2a的示例中，半導(dǎo)體芯片100包括八個凹部110，所述凹部沿著襯底101的周圍分別垂直于襯底101的邊緣來布置。在這樣的布置中，襯底101的負荷可以特別有效地引導(dǎo)至最近的凹部110。

在圖2a的示例中，襯底101的凹部110也沿著不同方向伸展。這樣能夠可行的是，襯底101的例如沿著確定的晶軸定向的負荷特別有效地引導(dǎo)至最近的凹部110。

在圖2a的示例中，不同的凹部110具有沿著彼此垂直定向的方向的長條形狀，而在另外的示例中也可以的是，提供具有長條形狀的多個凹部110，所述多個凹部沿著以下方向?qū)剩龇较蛟趚y平面中彼此成小于90°的角度。因此可以的是，半導(dǎo)體芯片100包括具有長條形狀的多個凹部110，所述凹部沿著不同方向伸展。

只要半導(dǎo)體芯片100包括多個凹部110，就可以實現(xiàn)印制導(dǎo)線的極不同的實現(xiàn)方案。例如可以存在一個印制導(dǎo)線或可以存在多個印制導(dǎo)線。例如對于每個印制導(dǎo)線可以存在單獨的交叉部或者對于每個印制導(dǎo)線可以存在與多個凹部的大于一個的交叉部。

圖2b說明關(guān)于印制導(dǎo)線121的方面，該印制導(dǎo)線與襯底101的不同凹部110具有多個交叉部111。圖2b基本上對應(yīng)于圖2a的示例。在圖2b中還說明輸入接口123和輸出接口122。在圖2b的示例中，單獨的印制導(dǎo)線121將輸入接口123與輸出接口122連接。印制導(dǎo)線121與不同的凹部110具有依次布置的交叉部111。這意味著，印制導(dǎo)線121與大于一個的凹部110關(guān)聯(lián)。在這樣的示例中可以實現(xiàn)斷裂的特別簡單的探測。此外，對于印制導(dǎo)線121，在表面101-2上需要相對少的結(jié)構(gòu)空間。

在圖2b的示例中，印制導(dǎo)線與每個凹部110具有單獨的交叉部111；原則上應(yīng)該也可以的是，印制導(dǎo)線121與每個凹部110具有大于一個的交叉部111，即印制導(dǎo)線121分別多次地與所述一個或多個凹部110交叉。

圖2c說明關(guān)于印制導(dǎo)線121-1、121-2、121-3的方面，所述印制導(dǎo)線121-1、121-2、121-3分別與一個凹部110具有單獨的交叉部111。即在圖2c中說明以下情景，在該情景下，半導(dǎo)體芯片100包括多個凹部110和多個印制導(dǎo)線121-1、121-2、121-3。對于每個凹部110，半導(dǎo)體芯片100包括至少一個交叉部111（然而出于清楚性原因，在圖2c中僅僅示出三個印制導(dǎo)線121-1、121-2、121-3）。圖2c基本上對應(yīng)于圖2a的示例。在圖2c中還說明輸入接口123和輸出接口102和20。在圖2c的示例中，多個印制導(dǎo)線121將輸入接口123與輸出接口122連接；特別是在圖2c的示例中為每個凹部110分別設(shè)置一個印制導(dǎo)線121。這意味著，半導(dǎo)體芯片100對于每個凹部110包括至少一個與相應(yīng)印制導(dǎo)線121-1、121-2、121-3的交叉部111，其中沒有印制導(dǎo)線121-1、121-2、121-3與大于一個的凹部110相關(guān)聯(lián)。通過這樣的布置可以的是，在輸入接口123和輸出接口122的合適構(gòu)型的情況下，對于不同的凹部110分散地（局部分散地）探測襯底101的斷裂。

在圖2c的示例中，印制導(dǎo)線121-1、121-2、121-3中的每個分別與每個凹部110具有單獨的交叉部111；原則上應(yīng)該也可以的是，印制導(dǎo)線121-1、121-2、121-3中的各個印制導(dǎo)線或所有印制導(dǎo)線與相應(yīng)的凹部110具有大于一個的交叉部111，使得印制導(dǎo)線121-1、121-2、121-3中的每個分別與相應(yīng)凹部110多次交叉。

從圖1、2a-2c的上述示例可見，所使用的凹部110的形狀、大小、定向、數(shù)量和布置可以根據(jù)實現(xiàn)方案而變化。典型地能夠值得追求的是，根據(jù)襯底101的具體形狀和/或根據(jù)集成電路102的具體形狀確定所使用的凹部110的形狀、大小、定向、數(shù)量和布置。對此例如可以使用數(shù)字仿真或參考測量，所述數(shù)字仿真或參考測量提供關(guān)于半導(dǎo)體芯片100中的機械負荷和張力的方式、分布范圍和強度的信息。

從圖1、2a-2c的上述示例可見，凹部110的形狀、大小、定向、數(shù)量和布置可以根據(jù)實現(xiàn)方案而變化。在此，原則上能夠值得追求的是，關(guān)于兩個標準確定凹部110的這些參數(shù)和其他參數(shù)。第一標準：相對于斷裂的魯棒性。第二標準：負荷的吸收能力。典型地應(yīng)該保證第一標準，使得通過設(shè)置凹部110不顯著降低襯底101的穩(wěn)定性。另一方面應(yīng)該被保證，使得不再要防止的斷裂（例如由于未預(yù)期地高的負荷或磨損）優(yōu)選地在凹部110的區(qū)域中出現(xiàn)并且因此保護了集成電路102。典型地，這兩個標準的滿足是折衷情況（英文：權(quán)衡）。

在圖1、2a-2c的示例中，半導(dǎo)體芯片100分別包括單獨的輸入接口123和單獨的輸出接口122。在另外的示例中應(yīng)該也可以的是，提供大于一個的單獨的輸入接口123和/或大于一個的單獨的輸出接口122。例如應(yīng)該可以的是，對于襯底101的每個凹部110，分別提供一個所分配的輸入接口123和/或分別提供一個所分配的輸出接口122。借助這樣的技術(shù)可以保證在探測襯底101的斷裂時的冗余。

在圖1、2a-2c的示例中，輸入接口123、輸出接口122和集成電路102分別與至少一個凹部110間隔地布置。這樣可以的是，在襯底101在凹部110的區(qū)域中斷裂的情況下，輸入接口123、輸出接口122和集成電路102的高效能性不受影響或不顯著受影響。此外可以的是，靈活地布置凹部110。然而在另外的示例中也能夠值得追求的是，凹部110例如與集成電路的各個部件特別近地布置。

圖3a說明關(guān)于沿著集成電路102的部件301、302的棱布置凹部110的方面。在圖3a的示例中，在集成電路102的區(qū)域中彼此垂直地布置兩個具有直的長條形狀的凹部110。特別是凹部110沿著部件302的棱布置。凹部110之一布置在部件302和部件301之間。

通過根據(jù)圖3a的示例布置凹部110，可以實現(xiàn)極不同的效果。第一效果涉及保護功能；通過在部件302的周圍區(qū)域中布置凹部110，可以保護部件302以免機械負荷。例如從襯底101的邊緣區(qū)域向部件302的方向傳播的張力可以由凹部110吸收，與部件302偏向或另外被影響，使得部件302被保護。第二效果涉及為冗余部件的運行提供斷裂信息。例如應(yīng)該可以的是，設(shè)立部件301和部件302，以便輸出冗余的輸出信號。例如在一個示例中，不僅第一部件301，而且第二部件302可以實現(xiàn)關(guān)于確定的物理參量的傳感器功能。例如應(yīng)該可以的是，第一部件301是磁場傳感器并且第二部件302是相應(yīng)的冗余的磁場傳感器。通過冗余地提供相同的部件301、302能夠可以的是，促進半導(dǎo)體芯片101的高效能性和失效安全性。

圖3b說明關(guān)于開關(guān)350的方面，該開關(guān)被設(shè)立用于根據(jù)試驗信號的探測有選擇地提供第一部件301和第二部件302中的至少一個的輸出信號。在圖3b中，開關(guān)350被構(gòu)造為三路開關(guān)。例如在正常運行中、即當通過輸出接口122沒有探測到襯底101的斷裂時，開關(guān)可以提供部件301、302的輸出信號的組合（圖3b中的中間位置）。在一種情景中，其中探測到襯底101的斷裂，該斷裂影響部件301（部件302）的高效能性，開關(guān)350可以提供部件302（部件301）的輸出信號。

在圖3b的示例中，半導(dǎo)體芯片100上的部件301、302的輸出信號的選擇通過開關(guān)350進行（片上），而在另外的示例中，外部的邏輯裝置也可以具有相應(yīng)功能（片下）。

在不同的在此描述的示例中，極不同的技術(shù)可以用于探測襯底101的斷裂。特別是極不同的技術(shù)可以用于探測在印制導(dǎo)線121的第二端部處的試驗信號。這樣的技術(shù)例如可以包括源阻抗、通過電流、信噪比、變化率或暫態(tài)等等的測量。原則上可以的是，試驗信號的探測通過邏輯裝置進行，該邏輯裝置布置在半導(dǎo)體芯片100上（片上）。但是也應(yīng)該可以的是，試驗信號的探測通過外部邏輯裝置進行（片下）。也可以設(shè)想組合的片上/片下解決方案。

圖4說明關(guān)于輸出接口122的方面。圖4特別是說明用于探測試驗信號的邏輯裝置的片下布置。在圖4的示例中，輸出接口122包括接觸面422，該接觸面例如至少2×2μm大、優(yōu)選至少20×20μm大、特別優(yōu)選至少100×100μm大。接觸面422用于外部單元450的訪問。外部單元450例如可以是測量設(shè)備，該測量設(shè)備被設(shè)立用于探測試驗信號401，該試驗信號由輸入接口123的信號發(fā)生器（在圖4的示例中為運算放大器）饋送到印制導(dǎo)線121中。對此，觸針例如可以與接觸面422接觸。

例如應(yīng)該可以的是，接觸面422被構(gòu)造為集成電路102的傳感器的應(yīng)用接口的部分。這樣例如可以連接至外部的宏觀控制器或ecu（英文：電子控制單元）。例如接觸面422可以是標準端子的部分。一個示例是spi（串行外圍接口）或psi5（外圍傳感器接口）端子。為了提供具有期望電位的試驗信號401，可以設(shè)置相應(yīng)的電阻421：在圖4的示例中所謂的下拉電阻，其與地連接。在另外的示例中也可以使用上拉電阻。

圖5說明關(guān)于輸出接口122的方面。圖5說明用于探測試驗信號401的邏輯裝置的片上布置。在圖5的示例中，輸出接口122包括具有電阻522的電壓跟隨器521形式的探測器電路。探測器電路探測印制導(dǎo)線121的第二端部處的試驗信號401。

也為了探測暫時的斷裂，能夠可行的是，設(shè)立探測器電路，以便探測試驗信號401的相應(yīng)的暫態(tài)。對此，探測器電路例如可以包括存儲器元件并且被設(shè)立用于根據(jù)試驗信號400的探測來寫存儲器元件。例如觸發(fā)器或鎖存器可以用作存儲器元件。由此也可以考慮與所接收的試驗信號401的參考曲線的短的偏差。

圖6說明關(guān)于電子部件99的方面，該部件包括具有襯底101的半導(dǎo)體芯片100。襯底101布置在引線框197上，該引線框例如保證與載體198、例如pcb板的熱耦合。半導(dǎo)體芯片100處于殼體195中，該殼體例如可以借助注塑技術(shù)產(chǎn)生。芯片焊盤196建立與接合線199的連接并且因此將集成電路102與pcb板198連接。

圖7說明根據(jù)不同實施方式的方法。首先在印制導(dǎo)線121的第一端部處進行試驗信號401的饋送（步驟1001）。例如可以在多個印制導(dǎo)線121的第一端部處進行試驗信號401的饋送。為了饋送試驗信號而使用輸入接口123。輸入接口123可以包括無源組件和/或有源組件。例如試驗信號的饋送可以包括與外部單元的連接的建立，例如在尖峰測量位置上。試驗信號401可以包括dc分量和/或ac分量。試驗信號401可以具有明確定義的時間序列和/或明確定義的譜分量。

然后進行在印制導(dǎo)線121的第二端部處的試驗信號401的探測，該第二端部與印制導(dǎo)線的第一端部相對置（步驟1002）。試驗信號401的探測可以包括片上和/或片下邏輯裝置。為了探測試驗信號401使用輸出接口122。輸出接口122可以包括無源組件和/或有源組件。例如試驗信號401的探測可以包括例如通過接觸面422與外部單元的連接并且在尖峰測量位置上。試驗信號401的探測可以包括不同物理參量的測量。例如可以測量通過電流、電位、阻抗、信號電平、譜范圍等等。

圖8說明根據(jù)不同實施方式的方法。首先進行在印制導(dǎo)線121的第二端部處的試驗信號401的探測（步驟1011；步驟1011對應(yīng)于步驟1001）。

隨后依賴于根據(jù)步驟1011的探測來檢查，在相應(yīng)的凹部110的區(qū)域中是否存在襯底101的斷裂（步驟1012）。例如可以在步驟1012中檢查，在第二端部處的所探測的試驗信號401是否對應(yīng)于參考值。參考值例如可以由在第一端部處饋送的試驗信號401的特性和此外在襯底101沒有斷裂而完好的狀態(tài)下的印制導(dǎo)線121的特性導(dǎo)出。在此，例如可以考慮印制導(dǎo)線121的參考阻抗和/或試驗信號401的在印制導(dǎo)線121的第一端部處饋送的信號形狀。如果在步驟1011中探測的試驗信號401與參考值顯著不同，則可以在步驟1012中探測到襯底101的斷裂。

如果在步驟1012中沒有探測到斷裂，則隨后在步驟1013中進行第一部件301和第二部件302的輸出信號的提供，所述第一部件301和第二部件302被設(shè)立用于輸出冗余的輸出信號。

然而，如果在步驟1012中確定存在斷裂，則隨后在步驟1014、1015、1017中檢查，是在第一部件301中存在斷裂還是在部件302中存在斷裂還是在兩個部件301、302中都存在斷裂。對此，例如可以動用在不同印制導(dǎo)線121的第二端部處的多個試驗信號401，所述不同印制導(dǎo)線與不同凹部110交叉。斷裂的探測可以局部分散地進行。

如果斷裂僅在第一部件301中存在并且在第二部件302中不存在，則進行第二部件302的輸出信號的提供（步驟1014、1015、1016）。如果斷裂僅在第二部件302中存在并且在第一部件301中不存在，則進行第一部件301的輸出信號的提供（步驟1014、1017、1018）。如果斷裂不僅在第一部件301中而且在部件302中存在，則輸出警報（步驟1014、1015、1019）。

總之公開了前述技術(shù)，所述技術(shù)能夠?qū)崿F(xiàn)，實現(xiàn)半導(dǎo)體芯片的改進的高效能性。在此描述的技術(shù)一方面能夠?qū)崿F(xiàn)，通過在襯底中在非關(guān)鍵的區(qū)域中有針對性地設(shè)置凹部來吸收半導(dǎo)體芯片的襯底的負荷和張力并且這樣保護集成電路的功能關(guān)鍵的部件。在此描述的技術(shù)另一方面能夠?qū)崿F(xiàn)，可靠地探測襯底的斷裂；對此設(shè)置在凹部和印制導(dǎo)線之間的交叉部，使得在斷裂的情況下在交叉部的區(qū)域中的印制導(dǎo)線的電特性發(fā)生變化。在交叉部的區(qū)域中的印制導(dǎo)線的電特性的這樣的變化可以借助試驗信號來探測。

自然地，本發(fā)明的前述實施方式和方面的特征可以相互組合。特別是所述特征不僅可以在所描述的組合中，而且可以在其他組合中或自身單獨地使用，而不脫離本發(fā)明的范圍。