本發(fā)明屬于射頻識別技術(shù)領(lǐng)域，尤其涉及一種專用rfid并行晶圓測試系統(tǒng)及驗證方法。

背景技術(shù)：

射頻識別（rfid：radiofrequencyidentification）是一種射頻信號通過空間電磁場耦合進行遠距離通信、閱讀器（reader）和標簽（tag）之間實現(xiàn)信息的讀（read）和寫（write）的數(shù)據(jù)交換，從而達到標簽附著物品相關(guān)信息識別、寫入等目的的自動識別技術(shù)^[1]。射頻識別技術(shù)具有無需人工干預(yù)自動識別、可集成多種傳感器、密封防水且不易損壞、存儲量大、識別距離長、多標簽識別等優(yōu)點，與早期條形碼技術(shù)相比，克服了安全性低、只能讀取存儲信息、易破損等缺點，在交通、醫(yī)療、物流管理、人員管理等領(lǐng)域有巨大應(yīng)用潛力。在13.56m高頻頻段內(nèi)，基于iso/iec15693協(xié)議的rfid技術(shù)由于其抗沖突、可讀距離遠等特性而在開放式門禁、物流管理、圖書管理等領(lǐng)域有著廣泛的應(yīng)用場景。

技術(shù)實現(xiàn)要素：

本發(fā)明的主要目的是為了解決現(xiàn)有技術(shù)的不足，提供了一種專用rfid并行晶圓測試系統(tǒng)，來大大縮短了晶圓測試時間，提高了測試效率，節(jié)約了測試成本，有利于rfid芯片在市場上大面積普及，還提供了一種用于驗證被測芯片可行性的驗證方法，上述目的通過下述的技術(shù)方案來實現(xiàn)：

所述專用rfid并行晶圓測試系統(tǒng)，基于iso/iec15693協(xié)議，包括

設(shè)有第一天線的16通道垂直探針卡，與被測芯片物理接觸，輸出被測芯片的反饋信號；

含有fpga的測試電路，測試電路內(nèi)設(shè)有第二天線，所述fpga用內(nèi)部時鐘產(chǎn)生數(shù)字基帶信號和載頻信號，將所述載頻信號進行調(diào)制后輸出，并經(jīng)所述第二天線發(fā)出；第二天線接收被測芯片的反饋信號，并將所述反饋信號進行處理后輸出對應(yīng)的控制指令；

上位機驗證平臺，接收所述結(jié)果數(shù)據(jù)進行顯示、儲存，并將數(shù)據(jù)與指令發(fā)送到探針臺；并對被測芯片的數(shù)字電路部分進行一次性的仿真驗證；

探針臺，根據(jù)所述指令進行測試操作，完成機械移動，并根據(jù)所述結(jié)果數(shù)據(jù)完成二進制值的寫入，直至測試完成，獲得整個晶圓map圖。

所述專用rfid并行晶圓測試系統(tǒng)的進一步設(shè)計在于，所述天線分別裝在獨立的屏蔽金屬殼體中。

所述專用rfid并行晶圓測試系統(tǒng)的進一步設(shè)計在于，所述fpga采用cycloneiv系列ep4ce15f17c8n芯片。

所述專用rfid并行晶圓測試系統(tǒng)的進一步設(shè)計在于，所述測試電路還包括發(fā)射電路與接收濾波電路，所述發(fā)射電路，ad8616運算放大器、lc濾波電路以及檢波電路連接組成；所述ad8616運算放大器通過lc濾波電路與fpga通信連接形成放大接收支路，所述ad8616運算放大器lc濾波電路與lc濾波電路通信連接形成檢波接收支路；發(fā)射電路由fpga、lc濾波電路以及第二天線依次穿接組成。

所述專用rfid并行晶圓測試系統(tǒng)的進一步設(shè)計在于，所述第二天線與發(fā)射電路的端口接有匹配電容，使該端口諧振點為13.56m。

所述專用rfid并行晶圓測試系統(tǒng)的進一步設(shè)計在于，所述檢波電路主要由bat54s檢波二極管與濾波電路連接組成。

所述專用rfid并行晶圓測試系統(tǒng)的進一步設(shè)計在于，所述上位機驗證平臺通過向被測芯片發(fā)送精確的測試激勵，以驗證芯片的正確性和發(fā)現(xiàn)設(shè)計中深層次的設(shè)計缺陷。

如上述任一項所述的專用rfid并行晶圓測試系統(tǒng)的驗證方法，包括如下步驟：

1）驗證平臺啟動復(fù)位后，由激勵產(chǎn)生器通過編寫的隨機激勵約束，產(chǎn)生測試激勵，

2）對產(chǎn)生的測試激勵檢查，是否為期望的有效測試激勵，如果不是，則重新產(chǎn)生，否則將測試激勵送給事務(wù)處理器，

3）將測試激勵設(shè)置為命令幀，激勵的序列個數(shù)減去1，當(dāng)所述序列個數(shù)不小于1時，判定為為場景測試，還需要繼續(xù)產(chǎn)生激勵，于是激勵產(chǎn)生器將會繼續(xù)產(chǎn)生測試激勵，并送給事務(wù)處理器建模。否則檢驗器將會做響應(yīng)檢查；

4）響應(yīng)檢查中如果發(fā)現(xiàn)錯誤，驗證平臺將會記錄激勵，并形成波形，產(chǎn)生bug日志文件，待bug修復(fù)后重新驗證；如果檢驗器檢驗正確無誤，驗證平臺將會自動收集驗證結(jié)果，形成驗證日志文件，并收集覆蓋率，產(chǎn)生覆蓋率報告；

5）對覆蓋率報告進行分析，如果覆蓋率沒有滿足要求，則根據(jù)報告中未覆蓋的邊界條件，修改激勵約束，以增加測試用例，并繼續(xù)驗證，直到得到滿意的覆蓋率，驗證結(jié)束。

所述專用rfid并行晶圓測試系統(tǒng)的驗證方法的進一步設(shè)計在于，所述步驟5）中覆蓋率報告中的覆蓋率包含了語句覆蓋率和分支覆蓋率，語句覆蓋率指的是設(shè)計代碼語句被執(zhí)行過占總代碼語句數(shù)的比例，分支覆蓋率表示布爾表達式是否在真和假的情況下各執(zhí)行一次。

本發(fā)明的有益效果：

本發(fā)明的專用rfid并行晶圓測試系統(tǒng)通過并行化的設(shè)計提高了測試效率，節(jié)約了測試時間，降低了測試成本。

本發(fā)明提供的以覆蓋率驅(qū)動激勵產(chǎn)生算法的驗證平臺及驗證方法，與傳統(tǒng)驗證平臺相比，具備更高的層次化。同時，本文所提出的驗證技術(shù)給準確判定驗證的完備性提供了一個有效的衡量標準。所以，所設(shè)計的驗證平臺采用的驗證技術(shù)，可以大幅度的提高驗證工作的效率和質(zhì)量，為芯片的一次流片成功率提供了有力的保障。同時該驗證技術(shù)，也可以為其它工程項目的驗證提供很好的借鑒意義。

附圖說明

圖1是測試系統(tǒng)整體結(jié)構(gòu)圖。

圖2是測試電路的電路圖。

圖3是發(fā)射電路的電路圖。

圖4是接收濾波電路的電路圖。

圖5是相鄰?fù)ǖ赖慕庹{(diào)數(shù)據(jù)示意圖。

圖6是上位機邏輯流程圖。

圖7是驗證方法的流程圖。

圖8是上位機驗證平臺的模塊示意圖。

具體實施方式

下面結(jié)合附圖和實施例對本發(fā)明作進一步說明。

如圖1、圖2，本實施例的專用rfid并行晶圓測試系統(tǒng)，基于iso/iec15693協(xié)議，包括:設(shè)有第一天線的16通道垂直探針卡、含有fpga的測試電路以及上位機驗證平臺。16通道垂直探針卡，與被測芯片物理接觸，輸出被測芯片的反饋信號；測試電路，測試電路內(nèi)設(shè)有第二天線，fpga用內(nèi)部時鐘產(chǎn)生數(shù)字基帶信號和載頻信號，將載頻信號進行調(diào)制后輸出，并經(jīng)第二天線發(fā)出；第二天線接收被測芯片的反饋信號，并將反饋信號進行處理后輸出對應(yīng)的控制指令；上位機驗證平臺，接收結(jié)果數(shù)據(jù)進行顯示、儲存，并將數(shù)據(jù)與指令發(fā)送到探針臺；并對被測芯片的數(shù)字電路部分進行一次性的仿真驗證。探針臺，根據(jù)指令進行測試操作，完成機械移動，并根據(jù)結(jié)果數(shù)據(jù)完成二進制值的寫入，直至測試完成，獲得整個晶圓map圖。

測試機嚴格模擬芯片實際的工作狀態(tài)，即采用天線耦合的方式來對dut進行測試。該方法在單通道測試時沒有任何問題，而在16通道并行測試中由于相鄰?fù)ǖ谰嚯x過近會導(dǎo)致一個天線上會感應(yīng)到多個dut的返回信號，導(dǎo)致干擾。為了解決該問題本實施例將天線分別裝在獨立的屏蔽金屬殼體中。

也可以在高頻信號線io口接匹配電容，使io口的諧振點為13.56m。在此改進后測得s11參數(shù)達到1.331，大幅度減少信號回彈。高頻信號線io口為第二天線與發(fā)射電路間的端口。

另一方面，對由于射頻線從殼體中穿出而泄露的少部分射頻信號，補救措施是基于iso/iec15693協(xié)議對解調(diào)出的副載波信號進行位判斷，因為標簽返回的信息采用曼徹斯特編碼，每位數(shù)據(jù)（1bit）含有8個頻率為423khz占空比為1:1的脈沖和18.88μs的非調(diào)制時間，如果干擾存在，一般會在非調(diào)制時間內(nèi)會出現(xiàn)小于8個的423khz毛刺。所以如果在1bit的半周期內(nèi)423khz的脈沖數(shù)目小于8個則判定為干擾信號，解碼出來在fpga里給它人為設(shè)成低電平?；谏鲜龅脑O(shè)想，fpga在解碼時可以進一步濾除相鄰?fù)ǖ赖母蓴_。如圖5為相鄰2個通道經(jīng)過fpga解調(diào)后的數(shù)字信號，由圖可知，相鄰?fù)ǖ罃?shù)據(jù)并沒有發(fā)生干擾，都為獨立的423khz信號，說明抗干擾措施有效。

本實施例的fpga采用cycloneiv系列ep4ce15f17c8n芯片。

如圖3、圖4，測試電路還包括發(fā)射電路與接收濾波電路，發(fā)射電路，ad8616運算放大器、lc濾波電路以及檢波電路連接組成；ad8616運算放大器通過lc濾波電路與fpga通信連接形成放大接收支路。ad8616運算放大器lc濾波電路與lc濾波電路通信連接形成檢波接收支路；發(fā)射電路由fpga、lc濾波電路以及第二天線依次穿接組成。

進一步的，檢波電路主要由bat54s檢波二極管與濾波電路連接組成。

本實施例的上位機驗證平臺通過向被測芯片發(fā)送精確的測試激勵，以驗證芯片的正確性和發(fā)現(xiàn)設(shè)計中深層次的設(shè)計缺陷。上位機采用c++編程，并且使用mfc編寫良好的用戶界面，如圖6，上位機邏輯流程具體如下：

①測試機上電，系統(tǒng)復(fù)位，測試機與探針臺收到上位機發(fā)來的初始化命令，進行初始化。②在測試機程序文件夾相應(yīng)位置放入測試向量文件，測試機初始化相關(guān)寄存器、sram；③將晶圓放置進探針臺的專用容器里，探針臺檢測到晶圓后自動對準晶圓上dut的起始位置，并將16通道探卡針頭與dut的焊墊進行物理接觸。點擊上位機軟件的測試開始按鈕，上位機發(fā)送測試命令到測試機，測試機開始工作。同時上位機通過gpib數(shù)據(jù)接口把測試機的實時狀態(tài)數(shù)據(jù)傳輸至探針臺并在探針臺上顯示。測試機將實時完成的測試結(jié)果返回至上位機，上位機接收到數(shù)據(jù)將其轉(zhuǎn)化成bin值傳輸給探針臺，探針臺將其轉(zhuǎn)化成wafermap并在顯示屏上實時顯示。當(dāng)整片晶圓進行完bin值標記生成完整wafermap時，測試機向上位機返回測試完成信號并將完整wafermap顯示在顯示屏上。

如圖7，根據(jù)上述專用rfid并行晶圓測試系統(tǒng)，本實施例提供了一種用于驗證被測芯片可行性的驗證方法，包括如下步驟：

1）驗證平臺啟動復(fù)位后，由激勵產(chǎn)生器通過編寫的隨機激勵約束，產(chǎn)生測試激勵。

2）對產(chǎn)生的測試激勵檢查，是否為期望的有效測試激勵，如果不是，則重新產(chǎn)生，否則將測試激勵送給事務(wù)處理器。

3）將測試激勵設(shè)置為命令幀，激勵的序列個數(shù)減去1，當(dāng)序列個數(shù)不小于1時，判定為為場景測試，還需要繼續(xù)產(chǎn)生激勵，于是激勵產(chǎn)生器將會繼續(xù)產(chǎn)生測試激勵，并送給事務(wù)處理器建模。否則檢驗器將會做響應(yīng)檢查。

4）響應(yīng)檢查中如果發(fā)現(xiàn)錯誤，驗證平臺將會記錄激勵，并形成波形，產(chǎn)生bug日志文件，待bug修復(fù)后重新驗證；如果檢驗器檢驗正確無誤，驗證平臺將會自動收集驗證結(jié)果，形成驗證日志文件，并收集覆蓋率，產(chǎn)生覆蓋率報告。

5）對覆蓋率報告進行分析，如果覆蓋率沒有滿足要求，則根據(jù)報告中未覆蓋的邊界條件，修改激勵約束，以增加測試用例，并繼續(xù)驗證，直到得到滿意的覆蓋率，驗證結(jié)束。

進一步的，步驟5）中覆蓋率報告中的覆蓋率包含了語句覆蓋率和分支覆蓋率，語句覆蓋率指的是設(shè)計代碼語句被執(zhí)行過占總代碼語句數(shù)的比例，分支覆蓋率表示布爾表達式是否在真和假的情況下各執(zhí)行一次。

所以，當(dāng)塊覆蓋率為100%時，說明所有的設(shè)計代碼都被執(zhí)行過了。如果沒有達到100%，則可以通過覆蓋率報告，查看哪些代碼語句或者哪些分支情況沒有被執(zhí)行過，以此來完善測試激勵，驗證邊界條件。上圖報告中塊覆蓋率為98%，接近100%。

本實施例中，表達式（expression）覆蓋率用來檢查布爾表達式驗證的充分性。如if(chk_lock_en||easardmode_en)判斷條件中，兩個變量為真和假均被執(zhí)行過，這樣，它的覆蓋率就為100%。在報告中，可以看到表達式覆蓋率較其它幾項偏低，因為有許多情況在芯片的工作當(dāng)中根本無法遇到，所以表達式覆蓋率很難進一步提高，但是對于芯片設(shè)計的功能來說，已經(jīng)完全得到驗證。

翻轉(zhuǎn)（toggle）覆蓋率指的是設(shè)計中的寄存器0和1的跳變情況，只有雙向均做了跳變，覆蓋率才達到100%。從報告中可以看出，翻轉(zhuǎn)覆蓋率也達到了較高的水平。

狀態(tài)機（fsm）覆蓋率用于統(tǒng)計在驗證過程中狀態(tài)機發(fā)生了哪些跳轉(zhuǎn)，這種分析可以防止某些狀態(tài)在整個驗證過程中從未發(fā)生跳轉(zhuǎn)，從而造成設(shè)計隱患。從報告中可以看出，狀態(tài)機覆蓋率為100%，狀態(tài)機得到了充分驗證。

本實施例提供的以覆蓋率驅(qū)動激勵產(chǎn)生算法的驗證平臺，與傳統(tǒng)驗證平臺相比，具備更高的層次化。同時，本文所提出的驗證技術(shù)給準確判定驗證的完備性提供了一個有效的衡量標準。所以，所設(shè)計的驗證平臺采用的驗證技術(shù)，可以大幅度的提高驗證工作的效率和質(zhì)量，為芯片的一次流片成功率提供了有力的保障。同時該驗證技術(shù)，也可以為其它工程項目的驗證提供很好的借鑒意義。

以上，僅為本發(fā)明較佳的具體實施方式，但本發(fā)明的保護范圍不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，根據(jù)本發(fā)明的技術(shù)方案及其本發(fā)明構(gòu)思加以等同替換或改變，都涵蓋在本發(fā)明的保護范圍之內(nèi)。