本發(fā)明涉及金屬氧化物半導體場效應晶體管(metal-oxide-semiconductorfield-effecttransistor；mosfet)裝置的制造，尤其適用于檢測14納米(nm)技術節(jié)點及以下的源極/漏極(ts)至柵極(pc)(ts-pc)短路。
背景技術：
就mosfet裝置制造而言，ts-pc短路缺陷是先進制程技術開發(fā)的一些最常見且不利的失效機制。在線檢測ts-pc短路缺陷對于因新的材料/流程實施而可能發(fā)生于原子級上的新短路機制尤具挑戰(zhàn)性。一般來說，由于分辨率及對比度限制，嚴重的ts-pc短路缺陷無法通過光學檢測方法檢測。
電子束檢測(electronbeaminspection；ebi)一直是在裝置制程的柵極接觸(cb)化學機械拋光(chemicalmechanicalpolishing；cmp)(cb-cmp)階段檢測ts-pc電性缺陷的最常用的在線檢測方法。目前，cb-cmp是ts-pc短路缺陷的唯一檢測點。不過，周期時間太長，因此缺陷可能在ts-cmp階段已經存在。目前，由于基本的挑戰(zhàn)，不可能在ts-cmp階段檢測ts-pc短路缺陷。就周期時間、預警制程異常以及降低大批量生產的成本而言，在ts-cmp階段早期檢測ts-pc短路缺陷具有很大的實用價值。
因此，需要有能夠在ts-cmp制程階段在線檢測ts-pc缺陷的方法。
技術實現要素：
本發(fā)明的一個態(tài)樣是一種雙態(tài)物理過濾和/或亮電壓對比(brightvoltagecontrast；bvc)滋擾抑制以支持在ts-cmp制程階段在線檢測ts-pc短路缺陷的方法。
本發(fā)明的另一個態(tài)樣是一種基于ts-cmp層的共用接觸(sharecontact；sc)設計通過溝道輔助導電(channelassistedconduction；cac)檢測ts-pc短路缺陷的方法。
本發(fā)明的又一個態(tài)樣是一種基于在線ebi掃描結果監(jiān)控并測量ts-pc疊置(overlay；ovl)偏移及制程窗口變化的方法。
本發(fā)明的額外態(tài)樣以及其它特征將在下面的說明中闡述，且本領域的普通技術人員在檢查下文以后將在某種程度上清楚該些額外態(tài)樣以及其它特征，或者該些額外態(tài)樣以及其它特征可自本發(fā)明的實施中獲知。本發(fā)明的優(yōu)點可如所附權利要求中所特別指出的那樣來實現和獲得。
依據本發(fā)明，一些技術效果可通過一種方法在某種程度上實現。該方法包括：提供半導體襯底，該襯底具有多個部分形成的mosfet裝置；對該襯底執(zhí)行第一缺陷檢測，該第一檢測包括先進充電控制(advancedchargingcontrol；acc)；基于該第一檢測識別該襯底上的一個或多個bvc候選；對該一個或多個bvc候選執(zhí)行第二缺陷檢測，該第二檢測在沒有acc的情況下執(zhí)行；以及基于在該第一及第二檢測期間出現的該一個或多個bvc候選檢測該襯底上的一個或多個bvc缺陷。本發(fā)明的態(tài)樣包括：該第一及第二缺陷檢測為ebi。其它態(tài)樣包括：各該一個或多個bvc缺陷是源極/漏極至柵極短路。
本發(fā)明的另一個態(tài)樣是一種方法，該方法包括：形成靜態(tài)隨機訪問存儲器(staticrandom-accessmemory；sram)裝置，其具有至少一個n節(jié)點、至少一個p節(jié)點、以及至少一個共用接觸，該至少一個共用接觸將該至少一個n節(jié)點與該至少一個p節(jié)點連接；確定該n節(jié)點的閾值電壓(vt)的上限；向該n節(jié)點的至少一個源極/漏極(s/d)施加小于或等于該上限的電壓；以及基于所施加的該電壓確定在該n節(jié)點上是否存在ts-pc短路。本發(fā)明的態(tài)樣包括：該至少一個p節(jié)點充當該n節(jié)點的虛擬接地。其它態(tài)樣包括：該vt為小于該至少一個s/d電壓(vd)的一半。另外的態(tài)樣包括基于由ebi所引起的cac來確定是否存在該ts-pc短路。
本發(fā)明的又一個態(tài)樣是一種方法，該方法包括：提供測試裝置以進行ovl偏移監(jiān)控及測量，該測試裝置具有n節(jié)點、p節(jié)點，以及多個接地(gnd)、位線(bl)、sc、電壓供應(vdd)、主動溝道區(qū)(rx)及柵極結構；改變該n節(jié)點的一個或多個行上的一個或多個bl和/或gnd結構的寬度、高度和/或位置；對該n節(jié)點的該一個或多個行執(zhí)行ebi；基于該ebi所導致的bvc確定該n節(jié)點的ts與pc之間的ovl偏移的階次；以及基于該bvc結果確定沿x方向或y方向的該ovl偏移的測量。
本發(fā)明的態(tài)樣包括通過以下方式確定沿x方向的該ovl偏移的該階次：改變該n節(jié)點的該一個或多個行上的序列bl及gnd結構的寬度。其它態(tài)樣包括基于該bvc結果確定至少一個制程窗口變化和/或至少一個ts未對準。另外的態(tài)樣包括：其中，該ovl偏移的該測量是基于該至少一個制程窗口變化，通過以下方式改變該bl或gnd結構的該寬度：調整第一bl或gnd結構，以使該第一bl或gnd結構剛開始接觸相鄰柵極接觸；以及改變該序列bl或gnd結構的該寬度直至該一個或多個行上的最后bl或gnd結構不再能被后續(xù)印刷。額外的態(tài)樣包括：其中，該ovl偏移的該測量是基于該至少一個ts未對準，通過以下方式改變該寬度：以第一bl或gnd結構的第一寬度開始；以及改變該序列bl或gnd結構的該寬度直至該一個或多個行上的最后bl或gnd結構不再能被后續(xù)印刷。另一態(tài)樣包括通過以下方式確定沿+x或-x方向的該ovl偏移測量：斷開該n節(jié)點上的該一個或多個行的第一行的第一組sc結構與第二行的第二組sc結構于改變該第一及第二行上的序列bl及gnd結構的該寬度之前。其它態(tài)樣包括：通過以下方式確定沿x方向的該ovl偏移的該測量：在該一個或多個行上分別相對一個或多個相鄰柵極結構改變該n節(jié)點的該一個或多個行上的序列bl及gnd結構的位置；以及通過以下方式確定沿y方向的該ovl偏移的該測量：在該n節(jié)點上的一個或多個相鄰行上分別相對一個或多個vdd結構改變該n節(jié)點的該一個或多個行上的一個或多個gnd結構的位置。另外的態(tài)樣包括通過以下方式確定沿x或y方向的該ovl偏移的該測量：基于該改變監(jiān)控該bvc結果的階次。額外的態(tài)樣包括通過以下方式分別確定沿+x或-x或+y或-y方向的該ovl偏移的該測量：確定對應該bvc結果的該一個或多個行的哪個行占優(yōu)勢。另一個態(tài)樣包括通過以下方式確定沿y方向的該ovl偏移的該階次：改變該n節(jié)點的該一個或多個行上的序列gnd結構的高度。其它態(tài)樣包括：該序列gnd結構的最大高度受沿該y方向的gnd至vdd間距限制。另外的態(tài)樣包括通過以下方式確定沿該y方向的該ovl偏移的該測量：基于該改變監(jiān)控該bvc結果的階次。額外態(tài)樣包括通過以下方式確定沿+y或-y方向的該ovl偏移的該測量：確定對應該bvc結果的該一個或多個行的哪個行占優(yōu)勢。
本領域的技術人員從下面的詳細說明中將很容易了解額外態(tài)樣以及技術效果，在該詳細說明中，通過示例擬執(zhí)行本發(fā)明的最佳模式來簡單說明本發(fā)明的實施例。本領域的技術人員將意識到，本發(fā)明支持其它及不同的實施例，且其數個細節(jié)支持在各種顯而易見的方面的修改，所有這些都不背離本發(fā)明。相應地，附圖及說明將被看作說明性質而非限制性質。
附圖說明
附圖中的圖形示例顯示(而非限制)本發(fā)明，附圖中類似的附圖標記表示類似的元件，且其中：
圖1顯示依據一個示例實施例用于雙態(tài)物理過濾和/或bvc滋擾抑制以支持在ts-cmp制程階段在線檢測ts-pc短路缺陷的流程；
圖2a及2b分別示意顯示依據一個示例實施例支持通過cac在線檢測ts-pc短路缺陷的sc設計以及電子束曝光下的cac的物理原理；
圖3a及3b示意顯示依據一個示例實施例基于接觸尺寸調制監(jiān)控并測量沿x方向的ovl偏移的測試結構；
圖4a及4b示意顯示依據一個示例實施例自圖3a及3b的測試結構的ts未對準測量的模擬案例；
圖5示意顯示依據另一個示例實施例基于接觸尺寸調制基于向量在線監(jiān)控并測量沿x方向的ovl偏移的測試結構；
圖6a及6b示意顯示依據一個示例實施例自圖5的測試結構的ts未對準測量的模擬案例；
圖7示意顯示依據一個示例實施例基于接觸位置調制在線監(jiān)控并測量沿x方向的ovl偏移的測試結構；
圖8示意顯示依據一個示例實施例自圖7的測試結構的ts未對準測量的模擬案例；
圖9示意顯示依據一個示例實施例基于接觸尺寸調制在線監(jiān)控并測量沿y方向的ovl偏移的測試結構；
圖10示意顯示依據一個示例實施例自圖9的測試結構的ts未對準測量的模擬案例；
圖11示意顯示依據一個示例實施例基于接觸位置調制在線監(jiān)控并測量沿y方向的ovl偏移的測試結構；以及
圖12示意顯示依據一個示例實施例自圖11的測試結構的ts未對準測量的模擬案例。
具體實施方式
在下面的說明中，出于解釋目的，闡述許多具體細節(jié)來提供有關示例實施例的充分理解。不過，應當很清楚，可在不具有這些具體細節(jié)或者具有等同布置的情況下實施示例實施例。在其它例子中，以方塊圖形式顯示已知的結構及裝置，以避免不必要地模糊示例實施例。此外，除非另外指出，否則說明書及權利要求中所使用的表示組分的量、比例及數值屬性，反應條件等的所有數字將被理解為通過術語“大約”在所有情況下被修飾。
本發(fā)明處理并解決當前針對mosfet裝置形成期間的ebi檢測所伴隨的不能夠在ts-cmp制程階段在線檢測ts-pc短路缺陷的問題。
依據本發(fā)明的實施例的方法包括提供半導體襯底，該襯底具有多個部分形成的mosfet裝置。對該襯底執(zhí)行缺陷檢測，其中，該檢測包括acc。基于該檢測而識別該襯底上的一個或多個bvc候選，并對該一個或多個bvc候選執(zhí)行第二缺陷檢測，該第二檢測在沒有acc的情況下執(zhí)行。接著，基于在兩次檢測期間出現的該一個或多個bvc候選而在該襯底上檢測一個或多個bvc缺陷。
本領域的技術人員從下面的詳細說明中將很容易了解其它態(tài)樣、特征以及技術效果，在該詳細說明中，簡單地通過示例所考慮的最佳模式來顯示并說明較佳實施例。本發(fā)明支持其它及不同的實施例，且其數個細節(jié)支持在各種顯而易見的方面的修改。相應地，附圖及說明將被看作說明性質而非限制性質。
圖1顯示用于雙態(tài)物理過濾和/或bvc滋擾抑制以支持在ts-cmp制程階段在線檢測ts-pc短路缺陷的流程。在步驟101中，提供具有多個部分形成的mosfet裝置的半導體襯底以例如通過ebi進行缺陷檢測。在此裝置制程階段，在ts-cmp級沒有可檢測電壓對比(voltagecontrast；vc)信號，因為裝置的柵極及n節(jié)點都是“浮置的”，因此將由于ebi而導致顯暗。相反，該裝置的p節(jié)點接地，因此將由于ebi而導致顯亮。接著，在開啟acc的情況下(例如自用電子束(ebeam)掃描該襯底起的激光輻射)，對該襯底執(zhí)行缺陷檢測。當開啟acc時，可獲得更加均勻且穩(wěn)定的充電狀態(tài)，但也可能因該光輻射所誘發(fā)的結泄漏而發(fā)生錯誤的bvc結果。因此，僅在acc開啟的情況下所執(zhí)行的缺陷檢測的結果會被滋擾/噪聲率壓倒并因此阻礙正確的bvc檢測。
在步驟103中，通過工具上(on-tool)自動缺陷分類(automaticdefectclassification；adc)來分類該第一檢測所導致的bvc候選，并接著在沒有acc的情況下再次檢測各該bvc候選。通過在沒有acc的情況下執(zhí)行該第二檢測，來自該第一檢測的許多該bvc候選將因沒有激光照明的情況下的增強n-p結勢壘高度而不再可見。不過，由于不均勻充電和/或圖像偽影(imageartifact)所導致的滋擾/噪聲，在沒有acc的情況下僅執(zhí)行該檢測也是不夠的。
在步驟105中，檢查該bvc候選以確定在該第二檢測以后該bvc是否仍可見。如果來自該第一檢測的bvc候選在該第二檢測以后不再可見，則在步驟107中，確定這些bvc候選不是bvc缺陷，而是因光學誘發(fā)的泄漏而導致的滋擾。相反，如果來自該第一檢測的bvc候選在該第二檢測以后仍可見，則在步驟109中，確定這些bvc候選是因電性短路(例如ts-pc短路)所導致的真實bvc。因此，沒有光照明的該第二檢測可充當物理過濾器，以分離因光學誘發(fā)的結泄漏而導致的滋擾。在步驟111中，該一個或多個bvc候選一經確認為該襯底上的真實bvc缺陷，即輸出最終數據用于后續(xù)裝置制程。
圖2a及2b(正視圖及剖視圖)分別示意顯示依據一個示例實施例支持通過cac在線檢測ts-pc短路缺陷的sc設計以及電子束曝光下的cac的物理原理。請參照圖2a，14納米sram裝置201(例如下拉終端)形成有n節(jié)點203、p節(jié)點205以及sc207，該sc通過p節(jié)點205的s/d接觸209及n節(jié)點203的s/d接觸211將n節(jié)點203與p節(jié)點205連接。p節(jié)點205具有較低電阻并因此為相鄰n節(jié)點203提供虛擬接地。n節(jié)點203還包括柵極接觸213、s/d接觸215，以及溝道217。另外，在制造期間在n節(jié)點203中已發(fā)生ts-pc短路，例如sti空洞、鈦殘留、鰭片晶體缺陷，或ovl偏移，如條219所示。sram裝置201的設計被限于14納米節(jié)點及以下，因為較大的技術節(jié)點例如20納米不包括共用接觸，因此，由于n節(jié)點結及柵極接觸都為“浮置”，在ts-cmp制程階段的ts-pc短路檢測是不可能的。
為“開啟”溝道217并因此誘發(fā)電子(e-)從s/d接觸209穿過n節(jié)點203并最終到達s/d接觸215的運動，如箭頭221所示，并支持在短路n節(jié)點203上的bvc檢測，閾值電壓(vt)有一些上限(例如約0.35至0.4伏(v))。例如通過使用針對超過閾值的線性區(qū)域的下列通式：
通過改變所注入的電子束電流可改變表面電位。在正電荷狀態(tài)下，p節(jié)點205的表面電位(正向偏置p-n結)被基本“固定”(例如約0.7至0.8v)，因此導致幾乎平的灰度值(greylevelvalue；glv)，盡管所施加的電子束電流增加。相反地，反向偏置的n節(jié)點203電位可隨電流增加而不斷增加，因此所形成的glv將相應降低。在沒有sc207的情況下，s/d接觸211及215將保持浮置，因此顯黑，盡管存在ts-pc短路219。
圖3a及3b示意顯示依據一個示例實施例基于接觸尺寸調制而在線監(jiān)控并測量沿x方向的ovl偏移的測試結構。請參照圖3a，測試裝置301形成有n節(jié)點303及305以及多個p節(jié)點307。測試裝置301還包括多個gnd309、bl311、sc313、vdd315、rx317以及柵極319結構。從結設計的角度來看，bl311與gnd309接觸之間沒有區(qū)別。通過連續(xù)改變序列獨立的n節(jié)點303及305接觸(例如gnd309及bl311)的寬度，可為ts-pc對準設置精確的度量。例如，可增加gnd309(w0及w2)及bl311(w1及w3)的寬度，并可減小gnd309(w4及w6)及bl311(w5)的寬度。通過監(jiān)控在逐漸縮小的ts接觸尺寸上曝光于電子束掃描所導致的bvc的階次，其中，wi＝w0–(i-1)xδw，不僅可確定與制程窗口相關的制程變化，而且可通過與傳統(tǒng)制程的bvc的階次的比較而確定精確的ts未對準。另外，該流程與傳統(tǒng)制程完全兼容，因此可表示生產芯片的真實制程問題。
如果需要通過此方法來提取精確的制程窗口(例如ts對準的絕對測量)，則可將n節(jié)點接觸寬度的起始點設于ts接觸(例如gnd309)剛開始接觸相鄰柵極接觸319之處(依據設計規(guī)則及制程)，如圖3b(剖視圖)中所示。請參照圖3b，層間介電質(interlayerdielectric；ild)321形成于柵極接觸319之間，且sc313、柵極接觸319、gnd309以及bl311都形成于襯底323上。傳統(tǒng)制程的制程窗口可自所觀察到的bvc的階次(i)獲得，也就是從獨立的逐漸調制的n節(jié)點303及305接觸可看到從w0開始直至第ibvc。從相應制程的最大可印刷性可確定所調制ts接觸的最大階次。另外，該ts未對準的精確度可由該步階的一半確定：δw/2?；蛘撸绻麅H需提取ts未對準，則w0的起始點可為任意，因為與該傳統(tǒng)制程相比，僅需相對的ts未對準(也就是相對測量)。
圖4a及4b示意顯示依據一個示例實施例基于圖3a及3b的測試結構的模擬案例。具體而言，圖4a表示傳統(tǒng)的制程窗口，圖4b表示ts未對準。請參照圖4a及4b，例如通過增加ts接觸w0至w3的寬度并減小ts接觸w4至w7的寬度，已如上所述調制了n節(jié)點305的ts接觸(例如gnd309或bl311)的寬度。圖4a的ts接觸w0至w3顯亮，因此對應ts-pc短路，而ts接觸w4至w7顯暗，因此沒有短路。對于該傳統(tǒng)制程，直至bvc的第i1階次從所調制的測試結構301的n節(jié)點305是可見的，且如果w0起始于剛接觸相鄰柵極319之處(出于說明方便未顯示)，則例如通過等式
相反地，圖4b的ts接觸w0至w6顯亮，因此對應ts-pc短路，而ts接觸w7顯暗，因此沒有短路。與該傳統(tǒng)制程相比，直至bvc的第i2階次從所調制的測試結構301的n節(jié)點305是可見的。例如從等式：
圖5示意顯示依據另一個示例實施例基于接觸尺寸調制基于向量在線監(jiān)控并測量沿x方向的ovl偏移的測試結構。圖5的測試裝置及流程與圖3a相同，除了n節(jié)點303的ts接觸(例如gnd309或bl311)的左側的sc313與p節(jié)點307的其中一個斷開，如由虛線圈501突出顯示，且n節(jié)點305上的ts接觸的右側的sc313與p節(jié)點307的其中一個斷開，如由虛線圈503突出顯示。斷開n節(jié)點303上的該ts接觸的左側的sc313以及n節(jié)點305上的該ts接觸的右側的sc313不僅支持測量ovl偏移的量，而且支持測量該ts未對準在沿哪個方向(+x或-x)發(fā)生。如此，圖5的測試裝置沿x方向產生該ovl偏移的基于向量的映射。
圖6a及6b示意顯示依據一個示例實施例基于圖5的測試結構的模擬案例。請參照圖6a，斷開n節(jié)點303上的該ts接觸的左側的sc313以及n節(jié)點305上的該ts接觸的右側的sc313導致該ts接觸(例如n節(jié)點305上的bl311w1以及n節(jié)點303上的gnd309w2)只能由于例如沿如箭頭601所示的+x方向至附近sc313的短路/偏移而顯亮。如此，通過比較來自兩組交替布置的測試結構(例如n節(jié)點303與305)的特定bvc圖案可識別偏移方向。請參照圖6b，如果該ovl偏移是沿相反的x方向，例如-x，則該圖案的極性將被逆轉，如箭頭603所示。
圖7示意顯示依據一個示例實施例基于接觸位置調制而在線監(jiān)控并測量沿x方向的ovl偏移的測試結構。從設計角度看，圖7與在任意ts接觸寬度調制之前的圖3a的起始點類似。與圖3a或圖5中調制該ts接觸的尺寸不同，圖7的設計支持調制ts接觸的位置，其中，sxi＝sx0+(i-1)×δsx，同時保持各接觸尺寸相同。請參照圖7，沿一個方向(例如-x)偏移n節(jié)點303上的該ts接觸，并沿相反方向(例如+x)偏移n節(jié)點305上的該ts接觸。特定n節(jié)點上的該ts接觸的特定移動方向并不重要，只要一組沿一個方向移動且另一組沿相反方向移動即可。通過ts-pc間距δtp確定最大步階數，也就是最大調制深度：
圖8示意顯示依據一個示例實施例自圖7的測試結構的ts未對準測量的模擬案例。請參照圖8，可通過確定例如哪個n節(jié)點圖案行顯示優(yōu)勢的bvc來監(jiān)控并確定沿該x方向的該ovl偏移。在此案例中，對應n節(jié)點303的行顯示優(yōu)勢的bvc圖案，例如bl311w3、w5及w7以及gnd309w4及w6都顯亮。相反地，n節(jié)點305僅bl311w7顯亮。因此，該優(yōu)勢圖案標示沿該+x方向的ovl偏移，如箭頭801所示。與傳統(tǒng)制程相比的相對ts未對準通過比較兩個晶圓的bvc階次仍然是有效的。
圖9示意顯示依據一個示例實施例基于接觸尺寸調制而在線監(jiān)控并測量沿y方向的ovl偏移的測試結構。與圖3a及5相反，針對y偏移調制該一個或多個ts接觸僅適用于gnd309結構，因為其鄰近p節(jié)點307上的vdd315，如圖9中所示。gnd309接觸高度的最大調制(其中hi＝h0-(i-1)×δh)受沿該y方向的gnd309-vdd315間距限制：
圖10示意顯示依據一個示例實施例自圖9的測試結構的ts未對準測量的模擬案例。請參照圖10，與確定圖8中沿x方向的該ovl偏移類似，通過確定例如哪個n節(jié)點圖案行顯示優(yōu)勢的bvc，可監(jiān)控并測量沿y方向的該ovl偏移。在此案例中，n節(jié)點303的gnd309w0、w2及w4都顯亮，而n節(jié)點305僅gnd309w0顯亮。因此，該優(yōu)勢的n節(jié)點圖案標示沿+y方向的ovl偏移，如箭頭1001所示。尤其，該ts未對準可從等式δy＝(i-1)×δh確定。
圖11示意顯示依據一個示例實施例基于接觸位置調制而在線監(jiān)控并測量沿y方向的ovl偏移的測試結構。請參照圖11，與圖9類似，該ts接觸的可能調制再次僅適用于gnd309且gnd309接觸高度的最大調制(其中syi＝sy0-(i-1)×δsy)受沿該y方向的gnd309-vdd315間距限制：
圖12示意顯示依據一個示例實施例自圖11的測試結構的ts未對準測量的模擬案例。請參照圖12，與確定圖8中沿該x方向的該ovl偏移類似，通過確定例如哪個n節(jié)點圖案行顯示優(yōu)勢bvc可監(jiān)控并測量沿y方向的該ovl偏移。在此案例中，n節(jié)點303的gnd309w2、w4及w6都顯亮，而n節(jié)點305僅gnd309w6顯亮。因此，該優(yōu)勢的n節(jié)點圖案標示沿該+y方向的ovl偏移，如箭頭1201所示。再次，該ts未對準可從式δy＝(i-1)×δh確定。
本發(fā)明的實施例可實現數個技術效果，包括雙態(tài)物理過濾以有效分離滋擾并支持檢測基本真實的電性短路缺陷；支持基于ts-cmp層的sc設計通過cac在線檢測ts-pc短路；消除分辨率限制；與傳統(tǒng)制程完全兼容，并因此可代表芯片生產的實際制程問題；以及提供超過ovl控制限制的實時且可靠的特性。本發(fā)明的實施例適于各種工業(yè)應用，例如微處理器、智能電話、移動電話、蜂窩手機、機頂盒、dvd記錄器及播放器、汽車導航、打印機及周邊設備、網絡及電信設備、游戲系統(tǒng)，以及數字相機。因此，本發(fā)明對于任意14納米技術節(jié)點及以下具有工業(yè)適用性。
在前面的說明中，參照本發(fā)明的具體示例實施例來說明本發(fā)明。不過，顯然，可對其作各種修改及變更，而不背離如權利要求中所闡述的本發(fā)明的較廣泛的精神及范圍。相應地，說明書及附圖將被看作說明性質而非限制性質。應當理解，本發(fā)明能夠使用各種其它組合及實施例，且支持在本文所表示的發(fā)明性概念的范圍內的任意修改或變更。