本申請涉及并要求2015年4月14日提交的美國臨時專利申請系列號62/147,284的優(yōu)先權(quán)和權(quán)益，其全部內(nèi)容以引用方式并入本文。

本申請的技術(shù)涉及納米真空間隙功率開關(guān)半導(dǎo)體器件，尤其涉及一種通過環(huán)柵式陰極設(shè)計和納米級真空間隙設(shè)計來提高頻率范圍、降低噪音并增強功率處理能力的器件。

背景技術(shù)：

已知的真空間隙功率處理器件包括陰極、與陰極隔開的陽極、以及與陰極和陽極連接的控制電極（通常稱為柵極）。通常而言，陰極為尖形結(jié)構(gòu)，當(dāng)受到足夠強度的電場時，電子從尖形處發(fā)射出去；陽極提供所需的電場；控制電極控制電子從陰極到陽極的流動。

本領(lǐng)域技術(shù)人員可以明白的是，一些真空間隙器件可以在室溫下工作，其陰極被稱為“冷陰極”。而本申請的真空間隙器件與工作溫度的關(guān)系不大。在本申請中，術(shù)語“陰極”確定為包括在室溫和其他工作溫度下運行的器件。術(shù)語“冷陰極”和“陰極”在本申請中可互換使用。

在一示例中，真空功率開關(guān)使用碳納米管作為電子陰極。這種真空功率開關(guān)包括陰極、陽極、以及陰極和陽極之間的電流開關(guān)柵極。其中，陰極包括朝向陽極延伸的一組排列的碳納米管。陽極是與碳納米管冷陰極相對組裝的板?？刂齐姌O裝配為冷電極和陽極之間的格柵。在該示例中，格柵或柵極到陰極的距離相對較大，需要大的柵極偏置來實現(xiàn)所需的電場。

在另一示例中，功率開關(guān)器件為使用一組尖端的場發(fā)射式器件。這種器件包括發(fā)射體電極、陽極電極、錐形發(fā)射體和柵極[控制]電極組成。在發(fā)射體電極和陽極電極之間施加高電壓時，發(fā)射體發(fā)射電子，從而主電流流動。通過向柵極提供控制信號，來控制主電流。由于柵極和陽極的距離相對較大，因此該示例需要相對大的偏置。

第三個示例是有關(guān)一種微功率開關(guān)，其使用具有尖端結(jié)構(gòu)的陰極，以及控制電子流動的驅(qū)動方法。第三個示例的微功率開關(guān)包括：用于發(fā)射電子的冷陰極；用于捕獲從冷陰極發(fā)射的電子的陽極；以及用于控制從冷陰極發(fā)射出的電子數(shù)量的控制電極。制成冷陰極的材料的電子發(fā)射勢壘比控制電極的要小。施加于陽極的電位相對于冷陰極為正，施加于控制電極的電位等于或小于冷陰極的電位。此時，冷陰極停止發(fā)射電子。由于冷陰極到控制電極的距離相對較大，因此該示例也需要較大的偏置電壓。

行業(yè)亟需一種基于半導(dǎo)體的真空間隙功率開關(guān)以高效發(fā)射電子，并能工作于高頻、高效率及低噪音，而無需設(shè)置大的柵極偏置。本申請?zhí)钛a了這一關(guān)鍵需求。

技術(shù)實現(xiàn)要素：

與現(xiàn)有技術(shù)不同的是，根據(jù)本申請的技術(shù)，真空間隙器件使用能夠工作于較低電壓的環(huán)柵式陰極，以及能夠工作于低噪音及高頻的納米級真空間隙通道。如果間隙小于周圍環(huán)境中的電子平均自由程，則器件不需要低壓或真空條件，就能使器件成功運行。

根據(jù)本文教導(dǎo)的原理，功率處理器件包括陰極柱、圍繞陰極柱的柵極、以及與陰極柱間隔一納米真空間隙的陽極。陰極為環(huán)柵式結(jié)構(gòu)，具有金屬/電介質(zhì)/半導(dǎo)體特征、或者金屬/電介質(zhì)/金屬特征、或者類似納米柱特征。

使用這種環(huán)柵式結(jié)構(gòu)，使柵極更靠近陰極，從而可提供大的局部電場，而不需要相對大的柵極偏置電壓。在硅內(nèi)部使用納米真空間隙結(jié)構(gòu)增加了局部電場，從而可實現(xiàn)高效率的電子發(fā)射。

根據(jù)本發(fā)明的原理，納米級真空間隙器件的設(shè)計不采用那種依靠單獨器件的處理和封裝的傳統(tǒng)真空電子器件制造技術(shù)，而是通過更短的真空通道和晶片級處理，從而能夠?qū)崿F(xiàn)高速運行。與傳統(tǒng)的半導(dǎo)體器件相比，這種真空電源開關(guān)還具有與真空功率處理器件相關(guān)的更高頻率范圍和更大功率處理能力。柵極的（gated）二維電子氣（2deg）場致發(fā)射結(jié)構(gòu)的使用，進(jìn)一步使低偏壓下的電子發(fā)射效率更高。由于真空中彈道電子傳輸機制不存在傳統(tǒng)半導(dǎo)體功率處理器件中所發(fā)生的散熱現(xiàn)象，因此納米級真空間隙通道能夠低噪音運行。這種功率處理器件的潛在應(yīng)用包括射頻（rf）開關(guān)和高功率rf和微波應(yīng)用。

附圖說明

圖1a是真空間隙功率處理器件的斜視圖，圖1b是根據(jù)本發(fā)明原理的圖1a的真空間隙功率處理器件的橫截面圖；

圖2a是根據(jù)本發(fā)明原理的器件的一實施例的剖開圖，示出了內(nèi)部各層的布局；

圖2b是根據(jù)本發(fā)明原理的器件中陰極制作沿圖2a的橫截面b-b的更詳細(xì)的橫截面圖；

圖3是根據(jù)本發(fā)明原理的納米真空間隙功率處理器件工作時的示意圖；

圖4是根據(jù)本發(fā)明原理的真空間隙器件的陰極在各種電場和功函數(shù)值時陰極中的電子隧穿概率的曲線圖；

圖5是描述圖4所示曲線的等式中使用的功函數(shù)變量φ的能量圖；

圖6a至圖6i示出了根據(jù)本發(fā)明原理的納米柵極真空功率器件的制造步驟；

圖7是根據(jù)本發(fā)明原理的一種真空間隙功率處理器件陣列的軸測圖。

具體實施方式

首先應(yīng)當(dāng)理解的是，雖然下面描述了示例性實施方式，但是可以使用好些方法來實現(xiàn)本申請的技術(shù)，無論這些方法目前是否已知。本申請技術(shù)絕不限于下面描述的示例性實施方式、附圖和方案。另外，附圖不一定按比例繪制。

圖1a是真空間隙功率處理器件的斜視圖，圖1b是根據(jù)本發(fā)明原理的圖1a的真空間隙功率處理器件的橫截面圖。在圖1a中，陰極柱140可以由硅（si）、氮化鎵（gan）、金剛石、碳化硅（sic）或其他類似材料的襯底130制成。其他實施例包括取一塊硅襯底，并沉積其他合適的材料，例如納米晶體金剛石，以用金剛石層形成陰極。在圖1a中，陰極柱140是具有圓形橫截面的圓柱形。本領(lǐng)域技術(shù)人員可以理解的是，柱體140不一定是圓形橫截面的圓柱形，它可以具有任何橫截面形狀，并且從柱的頂部到底部的形狀可以各不相同。例如，陰極柱140可以是具有任意形狀橫截面的任何棱柱體或金字塔。另一示例中可以是尖錐體。柱體的橫截面尺寸一般小于1微米。但是，橫截面尺寸可以在100nm至1μm之間。環(huán)柵式陰極結(jié)構(gòu)102包括陰極140、柵極110、以及柵極和陰極之間的電介質(zhì)104。首先通過在圓柱形陰極柱140的一側(cè)形成電介質(zhì)層104，然后在電介質(zhì)層104的一側(cè)形成金屬柵極層110，來形成環(huán)柵式結(jié)構(gòu)102（參見圖1b）。陰極接觸部114形成于襯底130的頂部，與陰極柱140相鄰。電介質(zhì)層104將柵極110與陰極接觸部114絕緣。電介質(zhì)層104還在陰極柱140的頂部上方形成間隔物。陽極112形成在陰極柱140頂部的上方，并通過電介質(zhì)層104與陰極柱分開，以形成納米真空間隙160（圖1b）。一般地，陰極140和陽極112是相同材料，例如si、gan、金剛石、sic或其他類似材料。然而，本領(lǐng)域技術(shù)人員可以理解，陽極可以是其他材料。諸如高k電介質(zhì)al2o3的電介質(zhì)層104、諸如鋁的金屬柵極層110、諸如鈦的陰極接觸部114和諸如鈦的陽極接觸部116可以是任何合適的材料。本申請中使用的術(shù)語“納米真空間隙”是指具有通常小于100nm的寬度并且真空壓力通常小于1托（torr）的間隙。然而，本領(lǐng)域技術(shù)人員可以理解，該間隙的寬度可以在1nm和1μm之間，但是，間隙寬度優(yōu)選為10nm到1μm之間。本領(lǐng)域技術(shù)人員還可以理解的是，間隙中的真空壓強可以為1毫托（microtorr）到大氣壓強之間，但是優(yōu)選為1毫托（millitorr）到10托之間的壓強。電介質(zhì)層104還使陰極柱140和柵極層110跟陽極112絕緣。陽極接觸部116形成在陽極112的頂部。本領(lǐng)域技術(shù)人員可以認(rèn)識到，圖1a和圖1b示出的是功率處理器件100的一種設(shè)置方式，但是其他不同實施方式中根據(jù)本發(fā)明原理可以形成不同的層的設(shè)置。

實施時，陰極接觸部114保持在第一電位，陽極接觸部116保持在比第一電位高的第二電位。陰極柱140的表面和陽極112之間形成電場。如果電場足夠大，陰極140的頂部將發(fā)射電子到納米真空間隙160和陽極112中，并且電流從陰極140流向陽極112。（電介質(zhì)104不具有自由電子，不發(fā)射電子）。柵極110處保持第三控制電位。柵極110處的電位控制陰極140頂部發(fā)射出的電子的數(shù)量，并因此控制了從陰極140流到陽極112的電流。改變控制柵極110處的電位，以產(chǎn)生從陰極140流到陽極112所需的電流。

圖2a是根據(jù)本發(fā)明原理的真空間隙處理器件200的一實施方式的詳細(xì)結(jié)構(gòu)剖開圖。器件200包括環(huán)柵式陰極結(jié)構(gòu)202、納米級真空間隙260和頂部陽極212。器件200是制作在襯底230上。陰極240在襯底230上形成為所希望的橫截面的柱體，其被控制電極或柵極210圍繞。控制電極或柵極210符合陰極的形狀，其可以是圓柱形、橢圓形、卵形或矩形或任意多邊形形狀。頂部陽極212制作在陰極240上方，并通過納米級真空間隙260與陰極240分離。孔203能使納米級真空間隙260中的氣體被排空以實現(xiàn)真空。216是陽極接觸部，207是將陽極與填充材料206隔離的絕緣體，208是能夠鈍化器件的填充材料，214是由合適材料制成的陰極接觸部。

實施時，如上述的器件制作中所描述的那樣，真空間隙260中形成真空，將電勢施加到陰極240和頂部陽極212以在真空間隙260中形成足以導(dǎo)致電子離開陰極240并移動到頂部陽極212的電場。這些電子在陰極240和頂部陽極212之間形成電流。由于陰極240和頂部陽極212之間的真空間隙為納米級，因此采用陰極240和頂部陽極212之間相對低的電勢差以及柵極210處的低偏壓，可以提供所需的電場。

施加到控制電極即環(huán)柵210的電勢在陰極柱240和陰極/真空邊界處形成電場。該電場控制陰極柱240內(nèi)的導(dǎo)電路徑。該導(dǎo)電路徑內(nèi)的電子密度和穿過陰極/真空邊界的電場將控制陰極240和頂部陽極212之間流動的電流。

圖2b是根據(jù)本發(fā)明原理的環(huán)柵結(jié)構(gòu)202沿圖2a的器件200的截面b-b的更詳細(xì)的橫截面圖。在圖2b中，陰極柱240形成在襯底230上，并被電介質(zhì)層204和金屬柵極層210圍繞。填充層208是能夠使器件鈍化的任何電介質(zhì)，填充層圍繞金屬層。平整化頂部表面209。

圖3是納米真空間隙處理器件300的示意圖。功率處理器件300表示為如圖1所示的單個功率處理器件100，或者表示為如圖7所示的多個相互連接的功率處理器件的組合700。在圖3中，器件300的陰極340耦接到電源電壓源302的負(fù)極端子。電源電壓源302的正極端子通過負(fù)載308耦接到功率處理器件300的陽極312。電源電壓源通常是恒定（dc）電壓源。器件300的陰極340還耦接到控制電壓源304的負(fù)極端子?？刂齐妷涸吹恼龢O端子耦接到功率處理器件300的控制柵極310。控制電壓源通常會通過功率處理器件300和負(fù)載308來提供表示所需電流的可變電壓。

實施時，功率處理器件300產(chǎn)生的電流隨著來自控制電壓源的控制電壓而變化。功率處理器件300的操作性能通常取決于制造細(xì)節(jié)，例如所使用的材料、冷陰極-陽極納米真空間隙的寬度、冷陰極的橫截面積、等等。陰極-柵極電壓為大約10伏并且通常小于10伏時，能夠使電子從冷陰極340發(fā)射到陽極312。陽極電流呈指數(shù)級地依賴于陰極-柵極電壓。器件的擊穿場預(yù)計約為1kv/μm。

圖4示出了根據(jù)本發(fā)明原理的真空間隙器件內(nèi)的陰極在各種電場和功函數(shù)φ時，穿過二維電子氣（2deg）/真空勢壘即從陰極240的表面進(jìn)入周圍真空的電子隧穿幾率。圖4所示為模擬結(jié)果，代表了各種功函數(shù)的近似設(shè)備行為。

圖4中，隧穿幾率t由下式計算：

（1）

其中mox是有效電子質(zhì)量，q是電子電荷，?是普朗克常熟除以2π，φ是功函數(shù)（容后描述），e是電場。如圖4所示，當(dāng)電場e小于10⁷v/cm時，隧穿幾率t非常低。只有在電場e大于10⁷v/cm，隧穿幾率t升高到10^-10以上。當(dāng)電場e接近10⁹v/cm時，隧穿幾率t接近1（即10⁰），這意味著幾乎所有的電子都隧穿過真空。另外，較小的功函數(shù)φ提升了相同電場e的隧穿幾率t。也就是說，勢壘的減少導(dǎo)致了高的電子隧穿幾率t。

圖5是上述描述圖4所示曲線的等式中使用的功函數(shù)變量φ的能量圖。費米能級和進(jìn)入真空的發(fā)射能級之間的能量差被稱為功函數(shù)，由符號φ表示。

圖6a至圖6i是示出了根據(jù)本發(fā)明原理的納米柵極真空功率器件的晶片級制造中的步驟的制造圖。為了增加2deg/真空界面處的局部電場，使用如圖6a至圖6i所示的自限制氧化技術(shù)來制作柱結(jié)構(gòu)。

在圖6a中，使用光刻/蝕刻工藝在襯底630上制作粗糙的硅柱體形狀。柱體的高度可以根據(jù)具體設(shè)計而變化，但是它們通常在μm范圍內(nèi)。在粗糙的硅柱體形狀的表面上形成硅氧化層，如圖6b所示。使用硅氧化和蝕刻工藝細(xì)化柱體尺寸，如圖6c所示。這種自限制過程將光刻確定的硅柱體（圖6a）做成納米級圓柱體640。將納米級圓柱體640制作成橫截面尺寸小于1微米。在本申請中，示出的圓柱體640（圖2a）具有直徑小于1微米的原型橫截面（參見圖1a）。然而，可以將納米柱640制作成具有任意形狀的橫截面。例如，納米柱640可以被制作成具有寬度小于1微米的多邊形橫截面，更具體地，為方形橫截面（圖未示出）。此外，納米柱640可以根本不是圓柱體，而是沿其長度具有變化的橫截面的柱體。

一旦形成硅納米圓柱體640，通過原子層沉積（ald）形成環(huán)柵結(jié)構(gòu)，如圖6d所示。通過ald沉積或氧化硅襯底630的表面來制造電介質(zhì)層604。電介質(zhì)層604圍繞納米圓柱體640的一側(cè)制作，厚度小于100nm。利用ald工藝或斜角蒸發(fā)工藝，在電介質(zhì)層604頂部制作金屬層610，金屬層圍繞納米柱640。柵極金屬層610的厚度在1nm到5微米之間。通過離子注入或其他技術(shù)，來形成陰極接觸部614，該其他技術(shù)取決于用于制造的半導(dǎo)體。陰極接觸部可以由任何合適的材料制成，并且可以制成所需的厚度，只要陰極接觸部能提供足夠的電流。

在圖6e中，通過例如旋涂或沉積將填充材料668沉積在電介質(zhì)層604和金屬層610形成的凹陷中。填充物優(yōu)選能夠鈍化表面的電介質(zhì)。使用化學(xué)-機械整平（cmp）工藝來平整化頂表面669，以完成環(huán)柵陰極640過程的制作。

在圖6f中，在已平整化的襯底的頂部上沉積犧牲層672，犧牲層可以是薄的電介質(zhì)層，以隨后形成納米真空間隙。犧牲層672的厚度決定了納米真空間隙的寬度，不同器件設(shè)計中間隙的寬度不同。然而，如上所述，納米真空間隙通常小于100nm。與電介質(zhì)層604相比，用于犧牲層672的材料必須具有不同的蝕刻特性，以使得犧牲層672在隨后的蝕刻中，其蝕刻劑不會蝕刻電介質(zhì)層604。在犧牲的電介質(zhì)層672頂部上沉積覆蓋層674，覆蓋層可以是多晶硅，陽極形成于其中。

隨后制作類似于陰極640的環(huán)柵結(jié)構(gòu)。在圖6g中，通過氧化或ald沉積圍繞將成為柵極控制陽極的陽極而形成氧化硅或其他電介質(zhì)材料的電介質(zhì)層682。通過ald或其他沉積方法圍繞電介質(zhì)層682制作金屬陽極柵極684。該金屬陽極柵極684和柵極的（gated）多晶硅674通過電介質(zhì)層682提供柵極的（gated）陽極結(jié)構(gòu)。該結(jié)構(gòu)在多晶硅層674內(nèi)產(chǎn)生導(dǎo)電路徑，并能夠控制電子流通過陽極。然而，如果多晶硅層674的摻雜量足夠大，即大于1x10¹⁹/cm³，則柵極結(jié)構(gòu)不是必需的。在一優(yōu)選實施方式中，多晶硅層674為摻雜有磷的n摻雜。在形成柵極之后，通過ald或其他沉積方法制作填充層686，以使器件平整。還將形成隔離層，其中通過蒸發(fā)將形成與陽極或陽極柵極的金屬接觸部。

在圖6h中，為了去除犧牲電介質(zhì)層672，通過諸如電感耦合的等離子體反應(yīng)離子蝕刻的干蝕刻，蝕刻出孔616，使其穿過隔離層686和覆蓋層674而到達(dá)犧牲層672。蝕刻工藝，其可以是濕蝕刻工藝，可用于選擇性地蝕刻犧牲的電介質(zhì)層672。為確保犧牲的電介質(zhì)層672不被完全去除，優(yōu)選緩蝕刻工藝。此外或者替代地，可以在電介質(zhì)犧牲層672中橫向插入蝕刻停止層，以便更好地控制溝道蝕刻工藝。例如，可以使用nh4oh蝕刻劑來選擇性地去除sio2上的al2o3。

在圖6i中，去除犧牲的電介質(zhì)層672的一部分以形成陽極612，以及在陰極640和陽極612之間形成納米真空間隙660。在實施時，孔616用于使納米間隙660的氣體排出以形成器件的真空條件。本領(lǐng)域技術(shù)人員可以理解，功率處理器件的其他設(shè)置方式也是落在本發(fā)明原理之內(nèi)，并且可以使用其他制造步驟和工藝來生產(chǎn)這樣的功率處理器件。

本領(lǐng)域技術(shù)人員可以認(rèn)識到，圖6a至圖6i所示的制造過程旨在根據(jù)本發(fā)明原理制造納米真空間隙處理器件的二維陣列。圖7是根據(jù)本發(fā)明原理的一種真空間隙功率處理器件陣列的軸測圖。圖7中用虛線示出了陣列700的相鄰功率處理器件的行row1至rown（未示出）和列col1至colm（未示出）。陣列中的功率處理器件的面密度（即，單位區(qū)域內(nèi)的功率處理器件的數(shù)量）大于10⁵/mm²。陣列中的功率處理器件的線密度（即，單位長度內(nèi)的功率處理器件的數(shù)量）大于100/mm。一行中每個器件的陽極712互連，每列中每個器件的柵極710互連。使用互連的各個納米真空間隙器件的陣列700基本上能夠通過組合陣列700中各功率處理器件的相應(yīng)功率輸出來實現(xiàn)更高的功率輸出。

再次參考圖1，環(huán)柵結(jié)構(gòu)102包括大的電場以在陰極納米柱140的內(nèi)部形成電子通道。更重要的是，該電子通道的末端將產(chǎn)生強場，極大地減少了如圖4和圖5所示的2deg/真空勢壘。勢壘厚度的降低將導(dǎo)致高的電子發(fā)射效率。

使用納米級真空間隙減少了在陰極和陽極之間引起電流所需的偏置電壓。納米級真空間隙結(jié)合真空中電子的彈道傳輸，可以實現(xiàn)高頻和低噪音運行。低電壓、高發(fā)射效率的陰極提供了高的電流密度。根據(jù)本發(fā)明原理的功率處理器件與真空器件的校稿擊穿電壓一起，為納米級真空間隙器件陣列提供了高功率處理能力。

在不脫離本發(fā)明的范圍的前提下，可以對本文描述的系統(tǒng)、器件和方法進(jìn)行修改、添加或省略。系統(tǒng)和器件的組件可以集成在一起或者分離。此外，系統(tǒng)和器件的操作可以由更多、更少或其他組件來執(zhí)行。方法可以包括更多、更少或其他步驟。另外，可以以任何合適的順序執(zhí)行各步驟。如本文中所使用的那樣，“每個”是指一組中的每個成員，或者一組的子集中的每個成員。

為了協(xié)助專利局和發(fā)表本申請的任何專利的讀者來解讀所附權(quán)利要求書，申請人希望注意的是，除非采用“裝置，用于……”或“步驟，用于……”來清楚地引用，否則不能根據(jù)美國法典第35卷第112節(jié)第6段來解釋任何所附權(quán)利要求或權(quán)利要求要素。

本文至少公開了以下內(nèi)容。一種半導(dǎo)體功率處理器件，包括陰極柱、圍繞陰極柱的柵極、以及與陰極柱間隔一納米真空間隙的陽極。一種半導(dǎo)體功率處理器件陣列，每個器件包括陰極柱、圍繞陰極柱的柵極、以及與陰極柱間隔一納米真空間隙的陽極。多個半導(dǎo)體功率處理器件可以按行和列排列，并且可以互相連接以滿足不同應(yīng)用的需求。該半導(dǎo)體功率處理器件陣列可以在單一塊襯底上制造。

本文描述的所有元件、部分和步驟均被優(yōu)選地包括?？梢岳斫獾氖?，對于本領(lǐng)域技術(shù)人員來說顯而易見的是，任何這些元件、部分和步驟均可以被其他元件、部分和步驟所替代，也可以被一起刪除。

概念

本文至少公開了如下概念：

概念1.一種半導(dǎo)體功率處理器件，包括：

陰極柱；

圍繞所述陰極柱的柵極；

與所述陰極柱間隔一納米真空間隙的陽極。

概念2.如概念1所述的器件，其中所述陰極柱為任意橫截面的棱柱體。

概念3.如概念1或2所述的器件，其中所述陰極柱的寬度為100nm至1μm之間。

概念4.如概念1或2或3所述的器件，其中所述陰極柱的高度為10nm至10μm之間。

概念5.如前述任一概念所述的器件，其中所述陰極柱為角錐體。

概念6.如概念5所述的器件，其中所述角錐體的橫截面為圓形。

概念7.如概念5所述的器件，其中所述角錐體的橫截面為任意的多邊形。

概念8.如前述任一概念所述的器件，其中所述陰極柱的從柱底部至柱頂部的橫截面各不相同。

概念9.如前述任一概念所述的器件，其中所述陰極柱與所述陽極的距離寬度在1nm和1μm之間。

概念10.如前述任一概念所述的器件，其中所述柵極包括：

在所述陰極柱的側(cè)面并圍繞所述陰極柱的電介質(zhì)層；

在所述陰極柱的側(cè)面并圍繞所述電介質(zhì)層的柵極層。

概念11.如前述任一概念所述的器件，其中所述納米真空間隙中的真空度為1微托至10托之間。

概念12.如前述任一概念所述的器件，其中所述器件整片制作于半導(dǎo)體襯底上。

概念13.如概念12所述的器件，其中所述半導(dǎo)體襯底選自包含硅、氮化鎵、金剛石和碳化硅的組。

概念14.如概念1所述的器件，其中所述陽極的材料選自包含硅、氮化鎵、金剛石和碳化硅的組。

概念15.一種襯底，其上方具有一組重復(fù)的如概念1所述的器件，每一所述器件包括陰極柱、圍繞所述陰極柱的柵極、以及與所述陰極柱間隔一納米真空間隙的陽極，其中該組所述器件相互連接。

概念16.一種半導(dǎo)體功率處理器件陣列，每一半導(dǎo)體功率處理器件包括陰極柱、圍繞所述陰極柱的柵極、以及與所述陰極柱間隔一納米真空間隙的陽極。

概念17.如概念16所述的器件陣列，其中所述陣列包括布置為呈相鄰行和列排列的功率處理器件。

概念18.如概念17所述的陣列，其中一行中相鄰的所述功率處理器件的陽極相互連接。

概念19.如概念17或18所述的陣列，一列中相鄰的所述功率處理器件的柵極相互連接。

概念20.如概念17或18或19所述的陣列，其中所述陣列中的功率處理器件的面密度大于105個器件每平方毫米。

概念21.如概念17或18或19或20所述的陣列，其中所述陣列中的功率處理器件的線密度大于100個器件每毫米。

概念22.一種在半導(dǎo)體襯底上制作功率處理器件的方法，包括：

制作陰極柱；

圍繞所述陰極柱制作柵極；

制作與所述陰極柱間隔一納米真空間隙的陽極。

概念23.如概念22所述的方法，其中所述制作陰極柱包括：

在半導(dǎo)體襯底上使用光刻/蝕刻工藝制作柱體；

在所述襯底和所述柱體的頂上形成襯底氧化層；

使用襯底氧化/蝕刻工藝細(xì)化所述柱體，以使所述柱體的尺寸小于1微米。

概念24.如概念22或23所述的方法，包括細(xì)化所述陰極柱以使之具有圓形橫截面。

概念25.如概念22或23所述的方法，包括細(xì)化所述陰極柱以使之具有多邊形橫截面。

概念26.如概念22或23或24或25所述的方法，其中所述圍繞所述陰極柱制作柵極包括：

圍繞所述陰極柱形成一電介質(zhì)層，其厚度小于100nm；

在所述電介質(zhì)層上沉積一金屬柵極層，采用原子層沉積使之圍繞所述陰極柱，且厚度為1nm至5微米之間。

概念27.如概念26所述的方法，還包括：在圍繞所述陰極柱制作所述柵極之后，采用離子注入工藝在所述襯底中的所述電介質(zhì)層下方注入陰極接觸部。

概念28.如概念26或27所述的方法，還包括：在圍繞所述陰極柱制作所述柵極之后：

在所述襯底中采用填充材料填充沉降；

利用化學(xué)-機械整平工藝平整化所述襯底。

概念29.如概念26或27或28所述的方法，其中所述制作與所述陰極柱間隔一納米真空間隙的陽極包括：

在所述襯底的表面上沉積犧牲層；

在所述犧牲層的表面上沉積覆蓋層；

鉆孔使之從所述覆蓋層穿透至所述犧牲層；

利用蝕刻工藝去除所述犧牲層的一部分以在所述陰極和陽極之間形成納米真空間隙。

概念30.一種使用半導(dǎo)體功率處理器件的方法，所述半導(dǎo)體功率處理器件具有包括陰極柱和陰極接觸部的陰極、圍繞所述陰極柱的柵極、以及與所述陰極柱距離一納米真空間隙并連接到陽極接觸部的陽極，所述方法包括：

在所述陰極接觸部和所述陽極接觸部之間耦接電源電壓源和負(fù)載；

在所述陰極接觸部和所述柵極之間耦接控制電壓源；

改變所述控制電壓源的電壓以改變通過所述負(fù)載的電流。