本申請主張于2016年1月4日提交的韓國專利申請No.10-2016-0000270號的權(quán)益，其通過引用并入本文，就如同完全寫入本文一樣。

發(fā)明背景

發(fā)明領(lǐng)域

本申請涉及圖像傳感器。

相關(guān)技術(shù)討論

圖像傳感器是將光學(xué)圖像轉(zhuǎn)換成電信號的半導(dǎo)體器件。電荷耦合元件(CCD)圖像傳感器和互補金屬氧化物半導(dǎo)體(CMOS)圖像傳感器是具有代表性的圖像傳感器。

一般而言，CMOS圖像傳感器可根據(jù)晶體管的數(shù)目分成3T型、4T型或5T型圖像傳感器。型號中晶體管的數(shù)目構(gòu)成像素單元。根據(jù)像素單元的型號，像素單元可包括至少一個晶體管(如，傳輸晶體管[TX]、復(fù)位晶體管[RX]、選擇晶體管[SX]和/或驅(qū)動晶體管)。

技術(shù)實現(xiàn)要素：

于是，本發(fā)明指向一種圖像傳感器，其基本消除了由于相關(guān)技術(shù)的局限性和缺陷所導(dǎo)致的一個或多個問題。

本發(fā)明的目的在于提供一種圖像傳感器，其能夠使閃爍像素的比例或數(shù)量、時變噪聲和/或功耗最小化。

本發(fā)明的額外優(yōu)點、目的和特征將在隨后的說明書中列出一部分，在了解以下內(nèi)容后一部分對本領(lǐng)域技術(shù)人員而言將變得顯而易見或者可通過實踐本發(fā)明而習(xí)得。本發(fā)明的目的和其他優(yōu)點可通過說明書和權(quán)利要求以及附圖中特別指出的結(jié)構(gòu)來實現(xiàn)和獲得。

為實現(xiàn)這些目的和其他優(yōu)點，并根據(jù)本發(fā)明如本文中體現(xiàn)且廣泛描述的意圖，圖像傳感器可包括：具有多個像素單元的像素陣列；配置成驅(qū)動像素陣列的控制器；以及配置成將像素陣列的感測信號轉(zhuǎn)換成數(shù)字信號的模擬-數(shù)字轉(zhuǎn)換模塊，其中，每個像素單元包括在半導(dǎo)體襯底上或之上的光電二極管和多個晶體管，每個晶體管包括柵電極和柵極介電層，各柵極介電層具有一厚度，且柵極介電層中至少一個的厚度不同于其他柵極介電層中至少一個的厚度。

柵極介電層中至少一個的厚度可小于其他柵極介電層的厚度。

其他柵極介電層中至少一個的厚度可不同于其他柵極介電層中另一個的厚度。

柵極介電層中至少一個的厚度可小于其他柵極介電層中至少另一個的厚度，且等于其他柵極介電層中另一個的厚度。

柵極介電層中至少一個的厚度可小于其他柵極介電層中至少一個的厚度，且可大于其他柵極介電層中另一個的厚度。

根據(jù)本發(fā)明的另一方面，圖像傳感器可包括：具有多個像素單元的像素陣列；配置成驅(qū)動像素陣列的控制器；以及配置成將像素陣列的感測信號轉(zhuǎn)換成數(shù)字信號的模擬-數(shù)字轉(zhuǎn)換模塊，其中：每個像素單元包括在半導(dǎo)體襯底中的光電二極管和在半導(dǎo)體襯底上和/或中彼此隔開的傳輸晶體管、復(fù)位晶體管、驅(qū)動晶體管和選擇晶體管，傳輸晶體管包括第一柵電極和第一柵極介電層，復(fù)位晶體管包括第二柵電極和第二柵極介電層，驅(qū)動晶體管包括第三柵電極和第三柵極介電層，選擇晶體管包括第四柵電極和第四柵極介電層，并且第一、第二、第三或第四柵極介電層中至少一個的厚度不同于其他柵極介電層的厚度。

第三柵極介電層的厚度可小于第一柵極介電層、第二柵極介電層或第四柵極介電層的厚度。

第三柵極介電層的厚度可小于第一柵極介電層的厚度、第二柵極介電層的厚度和第四柵極介電層的厚度。

第三柵極介電層的厚度可等于第一柵極介電層、第二柵極介電層和第四柵極介電層中一個的厚度。

第一柵極介電層、第二柵極介電層和第四柵極介電層中至少一個的厚度可小于第一、第二和第四柵極介電層中其他柵極介電層的厚度。

第二柵極介電層的厚度可小于第一柵極介電層的厚度和第四柵極介電層的厚度。

第一柵極介電層的厚度和第四柵極介電層的厚度可彼此相同。

第一柵極介電層的厚度可與第三柵極介電層的厚度相同。

第一柵極介電層可在半導(dǎo)體襯底和第一柵電極之間，第二柵極介電層可在半導(dǎo)體襯底和第二柵電極之間，第三柵極介電層可在半導(dǎo)體襯底和第三柵電極之間，且第四柵極介電層可在半導(dǎo)體襯底和第四柵電極之間。

第一、第二、第三和第四柵極介電層可在半導(dǎo)體襯底上彼此隔開。

第三柵極介電層的厚度可大于或等于1nm且小于6nm，且第一柵極介電層、第二柵極介電層和第四柵極介電層中每一個的厚度可大于或等于6nm且小于或等于10nm。

根據(jù)本發(fā)明的另一方面，圖像傳感器可包括：感測區(qū)，其包括具有多個像素單元的像素陣列；配置成控制感測區(qū)的數(shù)字區(qū)；以及配置成將感測區(qū)的信號轉(zhuǎn)換成數(shù)字信號的模擬區(qū)，其中每個像素單元包括光電二極管、傳輸晶體管、復(fù)位晶體管、驅(qū)動晶體管和選擇晶體管，傳輸晶體管、復(fù)位晶體管、驅(qū)動晶體管和選擇晶體管中的每一個包括具有一獨立厚度的柵極介電層，傳輸晶體管、復(fù)位晶體管、驅(qū)動晶體管和選擇晶體管中至少一個柵極介電層的厚度不同于傳輸晶體管、復(fù)位晶體管、驅(qū)動晶體管和選擇晶體管中至少另一個的厚度，數(shù)字區(qū)包括至少一個第一晶體管，模擬區(qū)包括至少一個第二晶體管，第一和第二晶體管中的每一個包括具有一厚度的柵極介電層，并且傳輸晶體管、復(fù)位晶體管、驅(qū)動晶體管和選擇晶體管中每一個柵極介電層的厚度小于第一和第二晶體管的柵極介電層的厚度。

應(yīng)理解，本發(fā)明的前述一般說明和以下的具體實施方式為示例性和說明性的，旨在提供對所主張的本發(fā)明的進一步說明。

附圖說明

附圖，被包括以提供對本發(fā)明的進一步理解且并入本申請中并構(gòu)成本申請的一部分，附圖示出了本發(fā)明的實施例，并與說明書一起用來解釋本發(fā)明的原則。附圖中：

圖1是說明根據(jù)本發(fā)明一個或多個實施例的示例性圖像傳感器的框圖；

圖2是說明圖1中所示的示例性像素單元的布局；

圖3是說明圖2中示出的示例性像素單元的電路圖；

圖4是說明根據(jù)本發(fā)明一個或多個實施例、于圖2中示出的示例性像素單元沿線A-B的截面圖；

圖5是說明根據(jù)本發(fā)明一個或多個其他實施例、于圖2中示出的示例性像素單元沿線A-B的截面圖；

圖6是說明根據(jù)本發(fā)明一個或多個進一步的實施例、于圖2中示出的示例性像素單元沿線A-B的截面圖；

圖7是說明根據(jù)本發(fā)明一個或多個實施例的示例性傳感區(qū)、示例性模擬區(qū)、及示例性數(shù)字區(qū)的截面圖；和

圖8是一示例性驅(qū)動晶體管的噪聲直方圖。

具體實施方式

下文中，將參照附圖詳細(xì)描述本發(fā)明的示例性實施例。

在實施例的以下說明中，應(yīng)理解：當(dāng)提及一層、膜、區(qū)域、圖案或結(jié)構(gòu)在一襯底或另一層、膜、區(qū)域、墊或圖案“上”或“下”時，其可直接地或間接地在其他層、膜、區(qū)域、圖案或結(jié)構(gòu)上，或者也可存在一個或多個介于中間的層、膜、區(qū)域、圖案和結(jié)構(gòu)。參照附圖描述各層的這種定位。說明書全文中使用相同的附圖標(biāo)記指代相同的構(gòu)成元件。

圖1是說明根據(jù)本發(fā)明一個或多個實施例的示例性圖像傳感器的框圖。圖2說明圖1中所示的示例性像素單元的布局。圖3是說明圖2中所示的示例性像素單元的電路圖。

示例性數(shù)字轉(zhuǎn)換模塊

參照圖1-3，圖像傳感器，根據(jù)本發(fā)明由附圖標(biāo)記“100”指代，包括控制器110、像素陣列120和模擬-數(shù)字轉(zhuǎn)換模塊130。

控制器110輸出用于控制像素陣列120的控制信號(如，復(fù)位信號RX、傳輸信號TX和選擇信號SE)和用于控制模擬-數(shù)字轉(zhuǎn)換模塊130的控制信號(Sc)。

示例性像素單元

像素陣列120包括多個像素單元P₁₁至P_nm(n和m為自然數(shù))。像素單元P₁₁至P_nm可以行和列的矩陣形式布置。像素單元P₁₁至P_nm中的每一個可包括光電轉(zhuǎn)換器件，其感測光并將光轉(zhuǎn)換成電信號。

像素陣列120可包括感測線，其分別連接至像素單元P₁₁至P_nm的輸出端。

像素單元P₁₁至P_nm中的每一個可包括光電二極管210以及第一、第二、第三和第四晶體管220、230、240和250，如圖2所示。像素單元P₁₁至P_nm的形狀可彼此相同。

例如，第一晶體管220可以是傳輸晶體管，第二晶體管230可以是復(fù)位晶體管，第三晶體管240可以是驅(qū)動晶體管，而第四晶體管250可以是選擇晶體管。像素單元P₁₁至P_nm中的每一個可進一步包括電流源260，如圖3所示。

參照圖3，光電二極管210可連接在第一電源GND和傳輸晶體管220之間，以吸收光并利用吸收的光來產(chǎn)生電荷。第一電源GND可以是地電壓或地電位。

傳輸晶體管220可連接在感測節(jié)點FD和光電二極管210之間。一般而言，傳輸晶體管220可由來自控制器110的傳輸信號TX控制(圖1)。傳輸晶體管220可將光電二極管210產(chǎn)生的電荷傳輸至感測節(jié)點FD以響應(yīng)傳輸信號TX。在此，感測節(jié)點FD可以是浮動擴散區(qū)。

復(fù)位晶體管230可連接在第二電源PVDD和感測節(jié)點FD之間。復(fù)位晶體管230可由來自控制器110的復(fù)位信號RX控制。第二電源PVDD可以是全軌電壓(full-rail voltage)或電源(如，3.3V、3V、2.5V、1.8V、1.5V等)。晶體管230可使像素單元P₁₁至P_nm復(fù)位以響應(yīng)復(fù)位信號RX。

驅(qū)動晶體管240可連接在選擇晶體管250的終端(如源極或漏極)和第二電源PVDD之間。驅(qū)動晶體管240的柵極可連接至感測節(jié)點FD?？煽刂乞?qū)動晶體管240以響應(yīng)感測節(jié)點FD上的電壓。驅(qū)動晶體管240和電流源260可構(gòu)成源極跟隨器并可用作緩沖器。

選擇晶體管250可連接在驅(qū)動晶體管240和電流源260之間。選擇晶體管250可由來自控制器110的選擇信號SE控制，并可輸出感測信號V_a至輸出端。在此，輸出端可以是選擇晶體管250和電流源260之間的存取節(jié)點。感測信號V_a可以是輸出端上根據(jù)光電二極管210上感測的電荷量或從光電二極管210感測的電荷量的信號輸出。電流源260可連接在選擇晶體管250和第一電源GND之間。

模擬-數(shù)字轉(zhuǎn)換模塊130對像素陣列120的感測信號V_a(如，模擬信號)輸出進行取樣并將取樣的感測信號V_a轉(zhuǎn)換成數(shù)字信號D_c。

模擬-數(shù)字轉(zhuǎn)換模塊130可進行相關(guān)的雙采樣(CDS)以去除像素中的固定圖形噪聲。

相關(guān)的雙采樣可指第一數(shù)字?jǐn)?shù)據(jù)信號或值Drst與第二數(shù)字?jǐn)?shù)據(jù)信號或值Dsig之間的差異計算(例如，Dsig-Drst)。通常，在像素單元復(fù)位時像素單元輸出的第一感測信號Vret被轉(zhuǎn)換成第一數(shù)字?jǐn)?shù)據(jù)信號或值Drst，像素單元對應(yīng)于外部圖像信號輸出的第二感測信號Vsig被轉(zhuǎn)換成第二數(shù)字?jǐn)?shù)據(jù)信號或值Dsig。

例如，模擬-數(shù)字轉(zhuǎn)換模塊130可包括進行相關(guān)雙采樣的CDS處理器和將CDS處理器的輸出轉(zhuǎn)換成數(shù)字信號Ds的模擬-數(shù)字轉(zhuǎn)換器。

例如，CDS處理器可包括開關(guān)、電容器和差分放大器。然而，實施例并不限于此，可采用各種類型的處理器。

例如，模擬-數(shù)字轉(zhuǎn)換模塊130可包括斜坡信號發(fā)生器、比較器和計數(shù)器。然而，實施例并不限于此，可實施為各種類型的模擬-數(shù)字轉(zhuǎn)換器中的任意一種。

圖像傳感器100可進一步包括用于存儲模擬-數(shù)字轉(zhuǎn)換模塊130輸出的數(shù)字信號Ds的數(shù)據(jù)存儲單元140，例如鎖存單元。

控制器110可包括產(chǎn)生時序信號的時序控制器，和提供驅(qū)動信號TX、RX和SE的驅(qū)動器，驅(qū)動信號TX、RX和SE驅(qū)動像素陣列120的像素單元中的晶體管。另外，控制器110可包括輸入/輸出單元，其控制輸入至?xí)r序控制器和驅(qū)動器的信號和/或時序控制器和驅(qū)動器輸出的信號，以及從時序控制器至模擬-數(shù)字轉(zhuǎn)換模塊130的信號。

圖4是說明根據(jù)本發(fā)明一個或多個實施例、于圖2中示出的示例性像素單元沿線A-B的截面圖。

參照圖4，像素單元410可包括半導(dǎo)體襯底310，器件隔離層325，光電二極管210，第一、第二、第三和第四柵極334、344、354和364，第一、第二、第三和第四柵極介電層331-1至331-4，間隔器350以及第一、第二、第三和第四雜質(zhì)區(qū)372、374、376和378。

例如，半導(dǎo)體襯底310可包括硅襯底312和外延層(如epi層)314。硅襯底312可包括具有高濃度的第一導(dǎo)電型雜質(zhì)(如，P++)的單晶或多晶半導(dǎo)體(如，硅)，外延層314可具有低濃度的第一導(dǎo)電型雜質(zhì)(如，P-)。外延層314可通過外延工藝形成于半導(dǎo)體襯底310上。然而，實施例并不限于此。

例如，注入到外延層314中的P型雜質(zhì)的濃度可低于注入或以其他方式導(dǎo)入到硅襯底312中的P型雜質(zhì)的濃度，但實施例不限于此。由于外延層314具有低濃度的第一導(dǎo)電型雜質(zhì)，光電二極管210的耗盡區(qū)可相對較寬且較深。結(jié)果，低壓光電二極管收集光電荷的能力和光敏性可相對較高。

器件隔離層325可位于半導(dǎo)體襯底310中并界定有源區(qū)和器件隔離區(qū)325?；蛘?，器件隔離層325可位于外延層314中。在任何情況下，器件隔離層325可通過淺溝槽隔離工藝或硅局部氧化(LOCOS)工藝形成。

第一、第二、第三和第四柵極334、344、354和364可位于半導(dǎo)體襯底310的上表面上，并可彼此隔開。

第一柵極334可以是傳輸晶體管柵極，第二柵極344可以是復(fù)位晶體管柵極，第三柵極354可以是驅(qū)動晶體管柵極，第四柵極364可以是選擇晶體管柵極。

間隔器350可分別位于第一、第二、第三和第四柵極334、344、354和364中每一個的側(cè)壁上。

第一、第二、第三和第四柵極334、344、354和364可分別包括柵極介電層331-1至331-4和柵電極332-1至332-4。

例如，第一柵極334可位于半導(dǎo)體襯底310的上表面上。第一柵極334可包括第一柵電極332-1，傳輸信號TX施加至該第一柵電極332-1，第一介電層331-1可位于半導(dǎo)體襯底310的上表面和第一柵電極332-1之間。

此外，第二柵極344可位于半導(dǎo)體襯底310的上表面上。第二柵極344可包括第二柵電極332-2，復(fù)位信號RX施加至該第二柵電極332-2，第二介電層331-2可位于半導(dǎo)體襯底310的上表面和第二柵電極332-2之間。

此外，第三柵極354可包括位于半導(dǎo)體襯底310的上表面上的第三柵電極332-3，第三介電層331-3可位于半導(dǎo)體襯底310的上表面和第三柵電極332-3之間。

此外，第四柵極364可位于半導(dǎo)體襯底310的上表面上。第四柵極364可包括第四柵電極332-4，選擇信號SE施加至該第四柵電極332-4，第四介電層331-4可位于半導(dǎo)體襯底310的上表面和第四柵電極332-4之間。

柵極介電層331-1至331-4以及柵電極332-1至332-4可依次形成于半導(dǎo)體襯底310上。第一至第四柵極介電層331-1至331-4中的每一個可包括氧化層和/或氮化層。第一至第四柵極介電層331-1至331-4中的每一個可以是單層或者可包括多個層。第一至第四柵電極332-1至332-4中的每一個可包括多晶硅，并且可選擇地包括金屬硅化物，但實施例并不限于此。

像素單元410的光電二極管210可位于半導(dǎo)體襯底310在器件隔離層325與第一柵極334之間的光接收區(qū)P1×P2中(見如圖2)。光電二極管210的一端可與第一柵極334的一端或第一柵極334的間隔器相接觸。光接收區(qū)P1×P2可以是半導(dǎo)體襯底310的有源區(qū)，其形成了用于感測光的光電二極管210。

光電二極管210可以是一區(qū)域或者包括一區(qū)域，其中雜質(zhì)注入到半導(dǎo)體襯底310在光接收區(qū)P1×P2的有源區(qū)中。光電二極管210可包括具有第二導(dǎo)電型雜質(zhì)的第一區(qū)382和具有第一導(dǎo)電型雜質(zhì)的第二區(qū)384，它們沿垂直方向在半導(dǎo)體襯底310中順序形成。在此，垂直方向可以是沿著從半導(dǎo)體襯底310內(nèi)至外延層314內(nèi)最短線的方向。因此，第二區(qū)384的最低邊緣或邊界可在第一區(qū)382的最低邊緣或邊界之上。

第一區(qū)382可以是第二導(dǎo)電型雜質(zhì)(如，n型雜質(zhì))以第一能量注入到半導(dǎo)體襯底310中的區(qū)域。第一區(qū)382和p型半導(dǎo)體襯底310可形成pn結(jié)。

第二區(qū)384可在第一區(qū)382中形成，通常以低于第一區(qū)的能量。第二區(qū)384的下表面可以在第一區(qū)382的下表面之上。第二區(qū)384的一側(cè)可與第一柵極334或第一柵極334的間隔器相接觸。

第二區(qū)384可以是高濃度的第一導(dǎo)電型(如，P+型)雜質(zhì)注入的區(qū)域。第二區(qū)384可防止懸空鍵在光電二極管210中或光電二極管210上生成，并防止暗電流沿光電二極管210的上表面流過。或者，可省略第二區(qū)384。

雜質(zhì)區(qū)327可位于半導(dǎo)體襯底310中、環(huán)繞器件隔離層325的外周表面。由此，可減少或防止從第二區(qū)384沿器件隔離層325流過的漏電流，并可減少或防止相鄰像素單元之間的串?dāng)_。

第一雜質(zhì)區(qū)372可位于半導(dǎo)體襯底310中、在第一柵極334和第二柵極344之間。第一雜質(zhì)區(qū)372可包括第二導(dǎo)電型雜質(zhì)注入到半導(dǎo)體襯底310中的區(qū)域。第一雜質(zhì)區(qū)372可包括圖2和3中所示的擴散區(qū)。

第二雜質(zhì)區(qū)374可位于半導(dǎo)體襯底310中、在第二柵極344和第三柵極354之間。第三雜質(zhì)區(qū)376可位于半導(dǎo)體襯底310中、在第三柵極354和第四柵極364之間。第四雜質(zhì)區(qū)378可在第四柵極364和器件隔離層325之間。第二、第三和第四雜質(zhì)區(qū)374、376和378可作為復(fù)位晶體管230、驅(qū)動晶體管240和選擇晶體管250中一個或多個的源極和/或漏極。

像素單元410的第一、第二、第三和第四介電層331-1至331-4中至少一個的厚度可不同于其他介電層331-1至331-4。

例如，驅(qū)動晶體管240的第三柵極介電層331-3的厚度T3可小于傳輸晶體管220的第一柵極介電層331-1的厚度T1、復(fù)位晶體管230的第二柵極介電層331-2的厚度T2以及選擇晶體管250的第四柵極介電層331-4的厚度T4(如，T3＜T1、T2和T4)。

此外，傳輸晶體管220的第一柵極介電層331-1的厚度T1、復(fù)位晶體管230的第二柵極介電層331-2的厚度T2和選擇晶體管250的第四柵極介電層331-4的厚度T4可彼此相同。

第三柵極介電層331-3的厚度T3可大于或等于1nm并小于6nm(如，1nm≤T3＜6nm)。

另外，根據(jù)一個或多個進一步的實施例，第三柵極介電層331-3的厚度T3可大于或等于3nm并小于或等于4nm(如，3nm≤T3≤4nm)。

或者，根據(jù)一個或多個進一步的實施例，第三柵極介電層331-3的厚度T3可大于或等于1nm并小于或等于3nm(如，1nm≤T3≤3nm)。

T1、T2和T4可大于或等于6nm并小于或等于10nm(如，6nm≤T1、T2和T4≤3nm)。

一般而言，低頻噪聲是指在低于或等于100kHz的頻率時產(chǎn)生的噪聲。低頻噪聲可大體分為閃爍噪聲和隨機電報信號(RTS)噪聲。一般而言，由于驅(qū)動晶體管的RTS噪聲，圖像傳感器由像素陣列的像素所產(chǎn)生的噪聲是時變噪聲。

RTS噪聲與橫跨驅(qū)動晶體管的柵極介電層的電容成反比，橫跨柵極介電層的電容與柵極介電層的厚度成反比。因此，RTS噪聲可與驅(qū)動晶體管的柵極介電層的厚度成正比。

像素陣列120中每個像素單元410的驅(qū)動晶體管240的第三柵極介電層331-3的厚度T3可小于傳輸晶體管220的第一柵極介電層331-1的厚度T1、復(fù)位晶體管230的第二柵極介電層331-2的厚度T2以及選擇晶體管250的第四柵極介電層331-4的厚度T4。因此，驅(qū)動晶體管240產(chǎn)生的RTS噪聲和像素陣列中的時變噪聲可降低。

圖8是驅(qū)動晶體管的噪聲直方圖。參照圖8，g1顯示驅(qū)動晶體管的噪聲直方圖，該驅(qū)動晶體管包括的柵極介電層的厚度與傳輸晶體管、復(fù)位晶體管和選擇晶體管的柵極介電層的厚度相同(以下稱為“情況1”)。例如，在情況1中，驅(qū)動晶體管的柵極介電層的厚度大于或等于6nm。

參照圖8，g2顯示根據(jù)一個實施例的驅(qū)動晶體管的噪聲直方圖，該驅(qū)動晶體管包括的柵極介電層的厚度小于傳輸晶體管、復(fù)位晶體管和選擇晶體管的柵極介電層的厚度(以下稱為“情況2”)。例如，在情況2中，驅(qū)動晶體管的柵極介電層的厚度小于6nm。

參照圖8，g2直方圖的尾部短于g1。也就是說，在低頻區(qū)，情況2中的噪聲小于情況1中的噪聲。使用高斯直方圖比較g1和g2，根據(jù)本發(fā)明的圖像傳感器的效率更高。如上所述，驅(qū)動晶體管的RTS噪聲可降低。因此，圖像中閃爍像素的數(shù)量和/或比例以及圖像傳感器的時變噪聲可降低。

圖5是說明根據(jù)本發(fā)明一個或多個其他實施例、于圖2中示出的像素單元沿線A-B的截面圖。上述圖4中引用的附圖標(biāo)記在圖5中指代相同的構(gòu)成要素。下文中相同構(gòu)成要素的說明可簡化或省略。

參照圖5，像素單元420的第一、第二、第三和第四柵極介電層431-1至431-4的厚度可不同于圖4中所述的厚度。

圖5示出像素單元420中第一、第二、第三和第四晶體管220-1至250-1的第一、第二、第三和第四柵極介電層431-1至431-4以及第一、第二、第三和第四柵電極432-1至432-4。

在圖4中，傳輸晶體管220的第一柵極介電層331-1的厚度、復(fù)位晶體管230的第二柵極介電層331-2的厚度以及選擇晶體管250的第四柵極介電層331-4的厚度彼此相同。然而，在圖5中，以上厚度中的至少一個可不同。

在圖5中，驅(qū)動晶體管240-1的第三柵極介電層431-3的厚度T31可小于傳輸晶體管220-1的第一柵極介電層431-1的厚度T11、復(fù)位晶體管230-1的第二柵極介電層431-2的厚度T21以及選擇晶體管250-1的第四柵極介電層431-4的厚度T41(如，T31＜T11、T21和T41)。

此外，復(fù)位晶體管230-1的第二柵極介電層431-2的厚度T21可小于傳輸晶體管220-1的第一柵極介電層431-1的厚度T11和選擇晶體管250-1的第四柵極介電層431-4的厚度T41(如，T21＜T11和T41)。

例如，T31可與圖4中的T3相同或基本相似，T21可大于或等于6nm并小于8nm(如，6nm≤T21＜8nm)。另外，T11和T41可大于或等于8nm并小于或等于10nm(如，8nm≤T11和T41≤10nm)。

由于第二柵極介電層431-2的厚度T21可小于第一柵極介電層431-1的厚度T11和第四柵極介電層431-4的厚度T41，復(fù)位晶體管230-1的RTS噪聲和像素陣列的時變噪聲可降低。因此，可改善圖像傳感器的噪聲特性。

在其他實施例中，傳輸晶體管的第一柵極介電層的厚度可小于復(fù)位晶體管的第二柵極介電層的厚度和選擇晶體管的第四柵極介電層的厚度。

在一個或多個進一步的實施例中，選擇晶體管的第四柵極介電層的厚度可小于傳輸晶體管的第一柵極介電層的厚度和復(fù)位晶體管的第二柵極介電層的厚度。

圖6是說明根據(jù)本發(fā)明的其他實施例、于圖2中示出的示例性像素單元沿線A-B的截面圖。上述圖4中引用的附圖標(biāo)記在圖6中指代相同的構(gòu)成要素。因此，相同構(gòu)成要素的描述可簡化或省略。

圖6示出像素單元430中包括的第一、第二、第三和第四晶體管220-2至250-2的第一、第二、第三和第四柵極介電層531-1至531-4以及第一、第二、第三和第四柵電極532-1至532-4。傳輸晶體管220-2的第一柵極介電層531-1的厚度T12、復(fù)位晶體管230-2的第二柵極介電層531-2的厚度T22和選擇晶體管250-2的第四柵極介電層531-4的厚度T42中的至少一個可與驅(qū)動晶體管240-2的第三柵極介電層531-3的厚度T32相同或基本相似。另外，傳輸晶體管220-2的第一柵極介電層531-1、復(fù)位晶體管230-2的第二柵極介電層531-2和選擇晶體管250-2的第四柵極介電層531-4的厚度中的至少一個可與驅(qū)動晶體管240-2的第三柵極介電層531-3的厚度T32相同。此外，驅(qū)動晶體管240-2的第三柵極介電層531-3的厚度T32可小于傳輸晶體管220-2的第一柵極介電層531-1、復(fù)位晶體管230-2的第二柵極介電層531-2和選擇晶體管250-2的第四柵極介電層531-4中其他厚度中的一個。

例如，第一柵極介電層531-1的厚度T12可與第三柵極介電層531-3的厚度T32相同或基本相似。另外，第三柵極介電層531-3的厚度T32可小于第二柵極介電層531-2和第四柵極介電層531-4的厚度T22和T42中的每一個。例如，T32可與圖4中的T3相同或基本相似。

另外，T12可大于或等于1nm且小于6nm(如，1nm≤T12＜6nm)。在另一實施例中，T12可大于或等于3nm且小于或等于4nm(如，3nm≤T12≤4nm)。在進一步的實施例中，T12可大于或等于1nm且小于或等于3nm(如，1nm≤T12≤3nm)。

例如，T22和T42可大于或等于6nm且小于或等于10nm(如，6nm≤T22和T42≤10nm)。

如上所述，根據(jù)本發(fā)明的實施例，像素陣列120中像素單元的驅(qū)動晶體管的厚度可小于其他晶體管中至少一個的厚度。結(jié)果，RTS噪聲和時變噪聲可降低。因此，圖像中閃爍像素的數(shù)量和/或比例可降低，且時變噪聲可降低。

圖1中的圖像傳感器100可劃分成感測區(qū)SA、數(shù)字區(qū)DA和模擬區(qū)AA。

感測區(qū)SA可包括像素陣列120。數(shù)字區(qū)DA可包括控制器110、行驅(qū)動器和數(shù)據(jù)存儲單元140。模擬區(qū)AA可包括模擬-數(shù)字轉(zhuǎn)換模塊130。

圖7是說明根據(jù)本發(fā)明一個或多個實施例的感測區(qū)、模擬區(qū)和數(shù)字區(qū)的截面圖。

參照圖7，像素陣列120中的像素單元P₁₁至P_nm可位于感測區(qū)SA中。像素單元的截面圖可與圖4相同或基本相似。因此，圖7中像素單元的描述可與上述圖4相同或基本相似。

參照圖7，在數(shù)字區(qū)DA中，至少一個數(shù)字柵極710(以下稱為“第五柵極”)可位于半導(dǎo)體襯底310上或之上。此外，在模擬區(qū)AA中，至少一個模擬柵極720(以下稱為“第六柵極”)可位于半導(dǎo)體襯底310上或之上。間隔器350-1可分別位于第五和第六柵極710和720的側(cè)壁上。

第五柵極710可以是數(shù)字區(qū)DA中各器件的柵極。例如，第五柵極710可以是時序柵極控制器、驅(qū)動器、輸入/輸出單元和數(shù)字存儲單元140中包括的各晶體管的柵極。

第五柵極710可包括第五柵電極712和第五柵極介電層714。第六柵極720可包括第六柵電極722和第六柵極介電層724。

第六柵極720可以是構(gòu)成模擬-數(shù)字轉(zhuǎn)換模塊130的器件的柵極。例如，第六柵極720可以是模擬-數(shù)字轉(zhuǎn)換模塊130的CDS處理器和模擬-數(shù)字轉(zhuǎn)換器中各晶體管的柵極。

第一雜質(zhì)區(qū)732(如，源區(qū))可位于半導(dǎo)體襯底310在第五柵極710一側(cè)的一個區(qū)域中。第二雜質(zhì)區(qū)734(如，漏區(qū))可位于半導(dǎo)體襯底310在第五柵極710相反側(cè)的另一區(qū)域中。

此外，第三雜質(zhì)區(qū)736(如，源區(qū)，或替代性地，發(fā)射或集電區(qū))可位于半導(dǎo)體襯底310在第六柵極720一側(cè)的一個區(qū)域中。第四雜質(zhì)區(qū)738(如，漏區(qū)，或替代性地，其他的發(fā)射和集電區(qū))可位于半導(dǎo)體襯底310在第六柵極720相反側(cè)的另一區(qū)域中。

圖4中所示的像素單元410的第一、第二、第三和第四柵極介電層331-1至331-4中每一個的厚度小于第五柵極介電層714的厚度和第六柵極介電層724的厚度。

像素單元410的第一、第二、第三和第四柵極介電層331-1至331-4中每一個的厚度小于第五和第六柵極介電層714和724中每一個的厚度。結(jié)果，提供至像素單元410的第一、第二、第三和第四晶體管220至250的第一、第二、第三和第四柵電極332-1至332-4的電壓可降低，因此降低了根據(jù)本發(fā)明實施例的功耗。

另外，像素單元410的第一、第二、第三和第四柵極介電層331-1至331-4中每一個的厚度小于第五和第六柵極介電層714和724中每一個的厚度。結(jié)果，電荷轉(zhuǎn)移至傳輸晶體管220的光電二極管中浮動擴散區(qū)FD的效率可增加，且復(fù)位晶體管230、驅(qū)動晶體管240和選擇晶體管250的閾值電壓可降低，因此增加了像素輸出的擺動幅度。

根據(jù)本發(fā)明實施例，由于像素單元中晶體管的柵極介電層的厚度相對較薄，盡管供給至像素單元中晶體管的柵電極的電壓可降低，也可防止像素單元的電荷轉(zhuǎn)移效率的降低。

此外，根據(jù)本發(fā)明實施例，由于像素單元中晶體管的柵極介電層的厚度相對較薄，還可防止像素輸出由于晶體管閾值電壓的增加而導(dǎo)致的擺動幅度的任何降低。

圖7示出圖4中所示的示例性像素單元，但實施例并不限于此。在其他實施例中，圖7中感測區(qū)SA的像素單元可與圖5和6中所示的像素單元相同或基本相似。因此，圖5和6的說明也可適用或替代性地適用。

制備本圖像傳感器的示例性方法可包括通過很大程度上傳統(tǒng)的工藝來形成圖像傳感器，具有以下變化。

示例性方法可包括形成如上所述具有不同厚度的第一、第二、第三和第四柵極介電層。例如，具有第一和第二不同厚度的柵極介電層可在不同時間形成于襯底暴露出的上表面上。首先，圖像傳感器中將要形成具有第二柵極介電厚度的晶體管的區(qū)域被掩蔽(如，使用光阻材料)。在未掩蔽區(qū)域中生長具有第一厚度(如，6nm-10m)的柵極介電層。接下來，圖像傳感器中形成具有第一柵極介電厚度的晶體管的區(qū)域被掩蔽(如，使用光阻材料)。在未掩蔽區(qū)域中生長具有第二厚度(如，從1nm到小于6nm)的柵極介電層。具有第一和第二不同厚度的柵極介電層可以相反的順序形成(即，首先是第二厚度，然后是第一厚度)。

在形成具有第三厚度的柵極介電層的示范例中，具有第二和第三厚度的柵極介電層可被掩蔽，然后生長具有第一厚度(如，6nm-10nm)的柵極介電層。然后，具有第一和第三厚度的柵極介電層可被掩蔽，生長具有第二厚度(如，3nm-4nm)的柵極介電層。隨后，具有第一和第二厚度的柵極介電層可被掩蔽，生長具有第三厚度(如，1nm-3nm)的柵極介電層。具有第一、第二和第三不同厚度的柵極介電層可以基本上任意的順序形成(即，首先是第二厚度，接下來是第一厚度，然后是第三厚度)。

隨后，柵電極層形成于柵極介電層的上表面上，柵電極和柵極介電層具有傳統(tǒng)圖案。接下來，一個或多個間隔器介電層沉積在襯底上和柵極的側(cè)面上，間隔器通過各向同性(定向性)蝕刻形成。如圖所示，植入?yún)^(qū)可按照慣例在襯底中形成。

根據(jù)上述說明顯而易見，本發(fā)明有利地減少了閃爍像素的數(shù)量和/或比例、像素的時變噪聲和功耗。

對本領(lǐng)域技術(shù)人員而言，顯而易見地，在不脫離本發(fā)明實質(zhì)或范圍的情況下，可對本發(fā)明作出各種改型和變化。因此，本發(fā)明旨在涵蓋落入所附權(quán)利要求和其等同物的范圍內(nèi)的改型和變化。