本實用新型涉及一種優(yōu)化PCIE信號的互連器。

背景技術(shù)：

在服務(wù)器、存儲器等設(shè)備的高速主板、背板驅(qū)動高速圖像運算處理器及其他所有使用高速PCIE通信產(chǎn)品中，采用帶PCB的PCIE母頭插槽、高速線纜和PCIE公頭組成的無源線纜實現(xiàn)長距離PCIE物理連接，但由于機箱內(nèi)部物理距離限制、主板內(nèi)存的不斷提升，以及高速圖像運算處理器速率的提高，傳統(tǒng)的高速圖像運算處理器等設(shè)備直接連接PCIE無法滿足要求，無信號優(yōu)化的延長線會產(chǎn)生信號失真，線材、線長、連接器等的損耗對信號的影響被無限放大，最終因PCIE信號衰減無信號優(yōu)化的延長線已無法滿足高性能計算機信號的要求。

技術(shù)實現(xiàn)要素：

本實用新型要解決的技術(shù)問題是：克服現(xiàn)有技術(shù)的不足，提供一種優(yōu)化PCIE信號的互連器，解決了線長限制和PCIE信號衰減太大的問題。

本實用新型解決其技術(shù)問題所采用的技術(shù)方案是：一種優(yōu)化PCIE信號的互連器，其特征在于，包括PCIE母頭插槽、高速線纜和優(yōu)化插接部，所述的優(yōu)化插接部包括外殼和安裝在外殼內(nèi)的優(yōu)化PCB板，所述的優(yōu)化PCB板上設(shè)有中繼器、接線端和插接端，所述的接線端和插接端均與中繼器連通，所述的高速線纜的一端焊接在優(yōu)化插接部的接線端，另一端與PCIE母頭插槽連通。

一種優(yōu)化PCIE信號的互連器，其特征在于，包括PCIE母頭插槽、PCIE公頭、高速線纜和優(yōu)化插接部，所述的優(yōu)化插接部包括外殼和安裝在外殼內(nèi)的優(yōu)化PCB板，所述的優(yōu)化PCB板上設(shè)有中繼器、接線端和插接端，所述的接線端和插接端均與中繼器連通，所述的高速線纜的一端與PCIE公頭連通，另一端焊接在優(yōu)化插接部的接線端上，優(yōu)化插接部的插接端與PCIE母頭插槽連接。

一種優(yōu)化PCIE信號的互連器，其特征在于，包括PCIE母頭插槽、高速線纜和優(yōu)化插接部，所述的優(yōu)化插接部包括外殼和安裝在外殼內(nèi)的優(yōu)化PCB板，所述的優(yōu)化PCB板上設(shè)有中繼器、接線端和插接端，所述的接線端和插接端均與中繼器連通，所述的高速線纜的兩端均焊接有一優(yōu)化插接部，并且焊接在優(yōu)化插接部的接線端，其中一個優(yōu)化插接部的插接端連接PCIE母頭插槽。

進一步的，所述的優(yōu)化PCB板為有源電器件，有16個通道支持。

本實用新型的技術(shù)方案，將中繼器直接設(shè)計在高速線纜端，即使線身長度為1米的情況下，速度也可以達到9GHz,并且補償8db的線身損耗，同時消除輸入隨機抖動(Rj)確定性抖動(Dj)等信號。

附圖說明

圖1是本實用新型第一實施例示意圖；

圖2是本實用新型優(yōu)化PCB線路板結(jié)構(gòu)示意圖；

圖3是本實用新型第二實施例示意圖；

圖4是本實用新型第三實施例示意圖；

圖5是本實用新型結(jié)構(gòu)技術(shù)測試數(shù)據(jù)。

具體實施方式

下面結(jié)合附圖實施例，對本實用新型做進一步描述：

如圖1、2所示實施例，一種優(yōu)化PCIE信號的互連器，包括PCIE母頭插槽10、高速線纜20和優(yōu)化插接部，優(yōu)化插接部包括外殼31和安裝在外殼31內(nèi)的優(yōu)化PCB板32，優(yōu)化PCB板32為有源電器件，有16個通道支持，并且支持PCIE GEN1、GEN2、GEN3，所述的優(yōu)化PCB板32上設(shè)有中繼器321、接線端322和插接端323，所述的接線端322和插接端323均與中繼器321連通，高速線纜20的一端焊接在優(yōu)化插接部的接線端322，另一端與PCIE母頭插槽10連通，通過中繼器321的設(shè)置，使用中繼器321將信號放大再生，可以擴大信號傳輸?shù)木W(wǎng)絡(luò)距離，減少信號的衰弱。

圖3所示實施例，一種優(yōu)化PCIE信號的互連器，包括PCIE母頭插槽10、PCIE公頭40、高速線纜20和優(yōu)化插接部，所述的優(yōu)化插接部包括外殼31和安裝在外殼31內(nèi)的優(yōu)化PCB板32，所述的優(yōu)化PCB板32上設(shè)有中繼器321、接線端322和插接端323，所述的接線端322和插接端323均與中繼器321連通，所述的高速線纜20的一端與PCIE公頭40連通，另一端焊接在優(yōu)化插接部的接線端322上，優(yōu)化插接部的插接端323與PCIE母頭插槽10連接。

圖4所示實施例，一種優(yōu)化PCIE信號的互連器，包括PCIE母頭插槽10、高速線纜20和優(yōu)化插接部，所述的優(yōu)化插接部包括外殼31和安裝在外殼31內(nèi)的優(yōu)化PCB板32，所述的優(yōu)化PCB板32上設(shè)有中繼器321、接線端322和插接端323，所述的接線端322和插接端323均與中繼器321連通，所述的高速線纜20的兩端均焊接有一優(yōu)化插接部，并且焊接在優(yōu)化插接部的接線端322，其中一個優(yōu)化插接部的插接端323連接PCIE母頭插槽10。

上述三個實施例體現(xiàn)了本實用新型中的三種結(jié)構(gòu)，優(yōu)化插接部可以根據(jù)需要設(shè)置在單側(cè)或者雙側(cè)，單側(cè)設(shè)置時可以設(shè)置在高速線纜20的左側(cè)或者右側(cè)。圖5為本實用新型結(jié)構(gòu)的技術(shù)數(shù)據(jù)測試結(jié)構(gòu)，可以看出：線身長度為1米的情況下，速度達到9GHz,可以補償8db的線身損耗，消除輸入隨機抖動(Rj)確定性抖動(Dj)等信號。

以上所述，僅是本實用新型的較佳實施例而已，并非是對本實用新型作其它形式的限制，任何熟悉本專業(yè)的技術(shù)人員可能利用上述揭示的技術(shù)內(nèi)容加以變更或改型為等同變化的等效實施例。但是凡是未脫離本實用新型技術(shù)方案內(nèi)容，依據(jù)本實用新型的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與改型，仍屬于本實用新型技術(shù)方案的保護范圍。