本實(shí)用新型涉及半導(dǎo)體器件，特別涉及MOS晶體管。

背景技術(shù)：

隨著科技發(fā)展，為了提高電子器件的工作性能，需要不斷提高芯片中晶體管的集成密度，也就是需要不斷減小晶體管的尺寸。然而，本發(fā)明的發(fā)明人發(fā)現(xiàn)，當(dāng)晶體管尺寸降低到10nm以下時(shí)，在溝道區(qū)中的低濃度隨機(jī)摻雜(如圖1所示)會(huì)使得晶體管之間的差異性變得突出，導(dǎo)致晶體管的性能存在波動(dòng)，也即是隨機(jī)摻雜波動(dòng)性(RDF)。對于商業(yè)化的電子器件來說，晶體管的性能隨機(jī)波動(dòng)會(huì)是非常嚴(yán)重的缺陷。晶體管溝道區(qū)中的低濃度隨機(jī)摻雜會(huì)導(dǎo)致晶體管柵極閾值電壓產(chǎn)生波動(dòng)，也即是會(huì)導(dǎo)致晶體管的開通狀態(tài)的柵極電壓不穩(wěn)定，使得晶體管性能不穩(wěn)定。同時(shí)隨著晶體管尺寸的減小，溝道區(qū)的長度也不斷減小，隨機(jī)摻雜的溝道區(qū)關(guān)閉狀態(tài)下的漏電流也會(huì)越來越大，嚴(yán)重影響到晶體管的性能。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的在于提供一種MOS晶體管，在降低晶體管尺寸的同時(shí)，保證穩(wěn)定的晶體管性能并降低晶體管的關(guān)態(tài)漏電流。

為解決上述技術(shù)問題，本實(shí)用新型的實(shí)施方式公開了一種MOS晶體管，包括襯底、柵極、源極和漏極，柵極位于源極與漏極之間的襯底表面上，MOS晶體管還包括摻雜區(qū)，摻雜區(qū)位于源極與漏極之間的襯底內(nèi)，摻雜區(qū)與柵極的界面為襯底表面，摻雜區(qū)的位置相比于源極和漏極更靠近源極與漏極之間的中間位置，摻雜區(qū)的寬度小于源極與漏極之間的溝道長度。

本實(shí)用新型實(shí)施方式與現(xiàn)有技術(shù)相比，主要區(qū)別及其效果在于：

在本實(shí)用新型的MOS晶體管中，在源極與漏極之間的柵極下方的特定位置設(shè)置一摻雜區(qū)，固定了摻雜位置之后，MOS晶體管性能不再出現(xiàn)溝道區(qū)隨機(jī)摻雜時(shí)所帶來的波動(dòng)性，使得MOS晶體管的性能更加穩(wěn)定并且降低了MOS晶體管的關(guān)態(tài)漏電流。

附圖說明

圖1是現(xiàn)有MOS晶體管的結(jié)構(gòu)示意圖。

圖2是本實(shí)用新型第一實(shí)施方式中一種MOS晶體管的結(jié)構(gòu)示意圖。

圖3是本實(shí)用新型第一實(shí)施方式中一種MOS晶體管的結(jié)構(gòu)示意圖。

圖4是本實(shí)用新型第一實(shí)施方式中一種MOS晶體管的結(jié)構(gòu)示意圖。

圖5是本實(shí)用新型第一實(shí)施方式中MOS晶體管在關(guān)閉狀態(tài)下的溝道電導(dǎo)率的曲線示意圖。

圖6是本實(shí)用新型第一實(shí)施方式中MOS晶體管在關(guān)閉狀態(tài)下的溝道電導(dǎo)率的曲線示意圖。

具體實(shí)施方式

在以下的敘述中，為了使讀者更好地理解本申請而提出了許多技術(shù)細(xì)節(jié)。但是，本領(lǐng)域的普通技術(shù)人員可以理解，即使沒有這些技術(shù)細(xì)節(jié)和基于以下各實(shí)施方式的種種變化和修改，也可以實(shí)現(xiàn)本申請各權(quán)利要求所要求保護(hù)的技術(shù)方案。

為使本實(shí)用新型的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對本實(shí)用新型的實(shí)施方式作進(jìn)一步地詳細(xì)描述。

本實(shí)用新型第一實(shí)施方式涉及一種MOS(Metal Oxide Semiconductor，金屬氧化物半導(dǎo)體)晶體管。圖2是該MOS晶體管的結(jié)構(gòu)示意圖。如圖2所示，該MOS晶體管包括襯底4、柵極2、源極1和漏極3，柵極2位于源極1與漏極3之間的襯底表面上，

上述MOS晶體管還包括摻雜區(qū)5，摻雜區(qū)5位于源極1與漏極3之間的襯底4內(nèi)，摻雜區(qū)5與柵極2的界面為襯底表面，摻雜區(qū)5的位置相比于源極1和漏極3更靠近源極1與漏極3之間的中間位置，摻雜區(qū)5的寬度d小于源極與漏極之間的溝道長度。

優(yōu)選地，摻雜區(qū)位于源極與漏極之間的中間位置，和/或摻雜區(qū)的寬度在溝道長度的五分之一與十分之一之間。在本實(shí)施方式中，摻雜區(qū)的深度大于源極和漏極的深度?？梢岳斫?，在本實(shí)用新型的其他實(shí)施方式，根據(jù)實(shí)際需要，摻雜區(qū)的深度也可以小于或等于源極和漏極的深度，不限于圖2所示。

圖3和圖4分別示出了襯底為硅(Si)的MOS晶體管的兩個(gè)具體實(shí)例。如圖3和圖4所示，上述MOS晶體管為NMOS晶體管時(shí)，摻雜區(qū)為P型摻雜區(qū)(例如硼摻雜)；上述MOS晶體管為PMOS晶體管時(shí)，摻雜區(qū)為N型摻雜區(qū)(例如磷摻雜)。由圖3和圖4可以看到，源極和漏極之間的整個(gè)溝道區(qū)分為兩個(gè)部分：精確摻雜區(qū)域和完全不摻雜區(qū)域。通過減小摻雜區(qū)域的體積，可以使得在所摻雜區(qū)域內(nèi)的摻雜元素分布更加均勻，使得MOS晶體管的柵極閾值電壓波動(dòng)減小，從而MOS晶體管的性能更加穩(wěn)定?？梢岳斫猓谝r底中摻雜硼或磷元素以形成P型或N型摻雜區(qū)是本領(lǐng)域技術(shù)人員所熟知的，摻雜后的摻雜區(qū)中的材料為已知材料。此外，可以理解，MOS晶體管可以為增強(qiáng)型MOS晶體管或耗盡型MOS晶體管，根據(jù)MOS晶體管的類型不同，摻雜區(qū)的半導(dǎo)體類型也可以與源極和漏極相同，并不限于圖3和圖4所示。

此外，通過調(diào)整摻雜區(qū)在溝道區(qū)中的位置，可以精確控制溝道區(qū)關(guān)閉狀態(tài)下的漏電流。圖5和圖6分別示出了MOS晶體管在關(guān)閉狀態(tài)下的溝道電導(dǎo)率的曲線示意圖，其中實(shí)線為圖3和圖4所示的MOS晶體管在關(guān)閉狀態(tài)下的溝道電導(dǎo)率關(guān)于摻雜區(qū)位置的變化，虛線為摻雜區(qū)不固定的傳統(tǒng)MOS晶體管在關(guān)閉狀態(tài)下的溝道電導(dǎo)率。由圖5和圖6可以看到，當(dāng)摻雜區(qū)位于溝道區(qū)的中間位置時(shí)，溝道區(qū)關(guān)閉狀態(tài)下的電導(dǎo)率最小，對應(yīng)的漏電流最小，此時(shí)比隨機(jī)摻雜的傳統(tǒng)溝道區(qū)的漏電流小了近一個(gè)量級。因此，本實(shí)用新型的MOS晶體管結(jié)構(gòu)在降低晶體管尺寸時(shí)，可以保證穩(wěn)定的MOS晶體管性能，并實(shí)現(xiàn)可調(diào)控的MOS晶體管關(guān)閉態(tài)的漏電流。

需要注意的是，MOS晶體管的襯底、柵極、源極和漏極的材料和摻雜配置是本領(lǐng)域技術(shù)人員所熟知的，在此不作贅述。

在本實(shí)用新型的MOS晶體管中，在源極與漏極之間的柵極下方的特定位置設(shè)置一摻雜區(qū)，固定了摻雜位置之后，MOS晶體管性能不再出現(xiàn)隨機(jī)摻雜區(qū)所帶來的波動(dòng)性，使得MOS晶體管的性能更加穩(wěn)定并且降低了MOS晶體管的關(guān)態(tài)漏電流。

需要說明的是，在本專利的權(quán)利要求和說明書中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個(gè)實(shí)體或者操作與另一個(gè)實(shí)體或操作區(qū)分開來，而不一定要求或者暗示這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個(gè)”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。

雖然通過參照本實(shí)用新型的某些優(yōu)選實(shí)施方式，已經(jīng)對本實(shí)用新型進(jìn)行了圖示和描述，但本領(lǐng)域的普通技術(shù)人員應(yīng)該明白，可以在形式上和細(xì)節(jié)上對其作各種改變，而不偏離本實(shí)用新型的精神和范圍。