本實(shí)用新型涉及顯示器技術(shù)領(lǐng)域，特別是涉及一種顯示裝置及其電容結(jié)構(gòu)。

背景技術(shù)：

在集成電路制造工藝中，電容結(jié)構(gòu)為常見的無源器件，通常采用MIM(Metal-Insulator-Metal)結(jié)構(gòu)實(shí)現(xiàn)。

一般地，如圖1所示，電容結(jié)構(gòu)20設(shè)置在基板10上，電容結(jié)構(gòu)20包括第一電容極板21、電容介電層22以及第二電容極板23。第一電容極板21形成于基板10上，電容介電層22位于第一電容極板21上，第二電容極板23形成于電容介電層22上。再參考圖1，由于第一電容極板21采用干刻的方式形成，從而第一電容極板21的邊緣有坡度，從而在第一電容極板21的整個(gè)表面上沉積電容介電層22后，仍然存在坡度。由于成膜階梯覆蓋率問題，坡度處的膜厚相比于平臺(tái)處的膜厚要偏薄且膜質(zhì)也相對(duì)較差，從而使得電容在該處容易出現(xiàn)擊穿或短路。

技術(shù)實(shí)現(xiàn)要素：

基于此，有必要針對(duì)如何降低電容擊穿或短路幾率的問題，提供一種顯示裝置及其電容結(jié)構(gòu)。

一種電容結(jié)構(gòu)，所述電容結(jié)構(gòu)位于基板上，其中，所述電容結(jié)構(gòu)包括：

第一極板，所述第一極板位于所述基板上；

平坦化介電膜層，所述平坦化介電膜層形成于所述第一極板上，且所述平坦化介電膜層的遠(yuǎn)離所述第一極板的表面與所述基板的靠近所述第一極板的表面平行；以及

第二極板，所述第二極板位于所述平坦化介電膜層上。

上述電容結(jié)構(gòu)，第一極板位于基板上，平坦化介電膜層形成于第一極板上，且平坦化介電膜層的遠(yuǎn)離第一極板的表面與基板的靠近第一極板的表面平行，再在平坦化介電膜層上形成第二極板，從而使得第一極板的邊緣的坡度處也被完全覆蓋，且在一定的程度上增加了該處的厚度，進(jìn)而降低電容擊穿或短路幾率。

在其中一個(gè)實(shí)施例中，所述平坦化介電膜層的成膜均勻度小于等于10％。

在其中一個(gè)實(shí)施例中，所述平坦化介電膜層的最大厚度為所述第一極板的厚度的兩倍及以上，其中，所述平坦化介電膜層的最小厚度為所述平坦化介電膜層的遠(yuǎn)離所述第一極板的表面與所述基板的靠近所述第一極板的表面之間的最小距離。

在其中一個(gè)實(shí)施例中，所述平坦化介電膜層包括依次層疊的第一平坦化介電膜層和第二平坦化介電膜層。

在其中一個(gè)實(shí)施例中，所述第一平坦化介電膜層為氮化硅膜層和/或氧化硅膜層，所述第二平坦化介電膜層為氮化硅膜層和/或氧化硅膜層。

在其中一個(gè)實(shí)施例中，所述第二極板的厚度大于等于所述第一極板的厚度。

在其中一個(gè)實(shí)施例中，所述第一極板為半導(dǎo)體溝道層，所述第二極板為柵極金屬層。

一種顯示裝置，包括上述電容結(jié)構(gòu)。

上述顯示裝置，不易被擊穿或短路。

附圖說明

圖1為通常的電容結(jié)構(gòu)的結(jié)構(gòu)示意圖；

圖2為一實(shí)施例的電容結(jié)構(gòu)的結(jié)構(gòu)示意圖圖；

圖3為一實(shí)施例的MOS三極管的結(jié)構(gòu)示意圖。

具體實(shí)施方式

如圖2所示，一實(shí)施例的電容結(jié)構(gòu)100包括第一極板110、平坦化介電膜層120以及第二極板130。電容結(jié)構(gòu)100位于基板200上?；?00可以為玻璃基板或聚酰亞胺基板等。

第一極板110、平坦化介電膜層120以及第二極板130依次層疊。在本實(shí)施例中，第一極板110為第一電容極板，第一極板110位于基板200上。在基板200上形成金屬層，再對(duì)該金屬層進(jìn)行干刻，得到第一極板110。采用干刻的方式得到的第一極板110的邊緣有坡度。

平坦化介電膜層120形成于第一極板110上，且平坦化介電膜層120的遠(yuǎn)離第一極板110的表面與基板200的靠近第一極板110的表面平行，從而平坦化介電膜層120的遠(yuǎn)離第一極板110的表面為平面，從而使得第一電極的邊緣的坡度處也被完全覆蓋，且在一定的程度上增加了坡度處的厚度，進(jìn)而降低電容擊穿或短路幾率。

此外，平坦化介電膜層120可以為氮化硅膜層、氧化硅膜層或氮化硅和氧化硅的摻雜膜層。需要說明的是，平坦化介電膜層120也可以由其他介電材料制成。

平坦化介電膜層120的成膜均勻度小于等于10％，從而保證平坦化介電膜層120的表面的均勻度。其中，平坦化介電膜層120的均勻度指的是距離差值與平坦化介電膜層120的遠(yuǎn)離第一極板110的表面與基板200的靠近第一極板110的表面的最大距離的比值。距離差值為平坦化介電膜層120的遠(yuǎn)離第一極板110的表面與基板200的靠近第一極板110的表面的最大距離與平坦化介電膜層120的遠(yuǎn)離第一極板110的表面與基板200的靠近第一極板110的表面的最小距離之間的差值。需要說明的是，平坦化介電膜層120的成膜均勻性可以根據(jù)實(shí)際需要進(jìn)行調(diào)整。

平坦化介電膜層120的最大厚度為第一極板110的厚度的兩倍及以上，從而保證平坦化介電膜層120的遠(yuǎn)離第一極板110的表面為平面。其中，平坦化介電膜層120的最大厚度為平坦化介電膜層120的遠(yuǎn)離第一極板110的表面與基板200的靠近第一極板110的表面之間的最大距離。其中，平坦化介電膜層120的最大厚度可以根據(jù)其成膜均勻度進(jìn)行計(jì)算調(diào)整。

在本實(shí)施例中，以平坦化介電膜層120為氮化硅層為例，平坦化介電膜層120通過以下方式形成：先通過成膜的方式在第一極板110上沉積氮化硅，形成初始氮化硅層，該初始氮化硅層的厚度需達(dá)到其表面平坦。其中，初始氮化硅層的厚度根據(jù)第一極板110的厚度和初始氮化硅層需要達(dá)到的均勻度確定。例如，當(dāng)初始氮化硅層的均勻度為10％，則初始氮化硅的厚度為第一極板110的厚度的4.5倍。

接著，對(duì)該初始氮化硅層進(jìn)行蝕刻，使得電容區(qū)的膜厚達(dá)到所需膜厚，得到平坦化介電膜層120。在本實(shí)施中，蝕刻掉的厚度為第一極板110的厚度的三分之一。

此外，需要說明的是，平坦化介電膜層120也可以包括第一平坦化介電膜層和第二平坦化介電膜層。其中，第一平坦化介電膜層為氮化硅膜層和/或氧化硅膜層，第二平坦化介電膜層也為氮化硅膜層和/或氧化硅膜層。第一平坦化介電膜層和第二平坦化介電膜層的材質(zhì)可以相同，也可以不同。平坦化介電膜層120采用兩層的結(jié)構(gòu)，先沉積第一平坦化介電膜層，再通過第二平坦化介電膜層來保證平坦化介電膜層120的平坦化，從而通過兩次沉積的方式得到平坦化介電膜層120。

第二極板130形成于平坦化介電膜層120上，從而形成電容結(jié)構(gòu)100。在本實(shí)施例中，第二極板130的厚度大于等于第一極板110的厚度，從而進(jìn)一步降低電容擊穿或短路幾率。

上述電容結(jié)構(gòu)100，第一極板110位于基板200上，平坦化介電膜層120形成于第一極板110上，且平坦化介電膜層120的遠(yuǎn)離第一極板110的表面與基板200的靠近第一極板110的表面平行，再在平坦化介電膜層120上形成第二極板130，從而使得第一極板110的邊緣的坡度處也被完全覆蓋，且在一定的程度上增加了該處的厚度，進(jìn)而降低電容擊穿或短路幾率

需要說明的是，上述結(jié)構(gòu)模型也適用于其他圖形堆疊結(jié)構(gòu)，如金屬氧化物半導(dǎo)體(Metal Oxide Semiconductor，MOS)三極管結(jié)構(gòu)。從而改善其邊緣場(chǎng)效應(yīng)以及柵極介電層的漏電等。如圖3所示，MOS三極管300位于基板400上，MOS三極管300包括依次層疊的半導(dǎo)體溝道層310、柵極介電層320以及柵極金屬層330。其中，柵極介電層320的遠(yuǎn)離半導(dǎo)體溝道層310的表面與基板400的靠近半導(dǎo)體溝道層310的表面平行。

一實(shí)施例的顯示裝置包括上述電容結(jié)構(gòu)100，該顯示裝置不易被電擊穿或短路。

以上所述實(shí)施例的各技術(shù)特征可以進(jìn)行任意的組合，為使描述簡(jiǎn)潔，未對(duì)上述實(shí)施例中的各個(gè)技術(shù)特征所有可能的組合都進(jìn)行描述，然而，只要這些技術(shù)特征的組合不存在矛盾，都應(yīng)當(dāng)認(rèn)為是本說明書記載的范圍。

以上所述實(shí)施例僅表達(dá)了本實(shí)用新型的幾種實(shí)施方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對(duì)實(shí)用新型專利范圍的限制。應(yīng)當(dāng)指出的是，對(duì)于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本實(shí)用新型構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本實(shí)用新型的保護(hù)范圍。因此，本實(shí)用新型專利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。