本實用新型屬于半導(dǎo)體封裝技術(shù)領(lǐng)域，特別是涉及一種MOSFET封裝結(jié)構(gòu)。

背景技術(shù)：

MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)管)是利用電場效應(yīng)來控制半導(dǎo)體的場效應(yīng)晶體管。由于MOSFET具有可實現(xiàn)低功耗電壓控制的特性，近年來被廣泛應(yīng)用在大量電子設(shè)備中，包括電源、汽車電子、計算機(jī)和智能手機(jī)中等，受到越來越多的關(guān)注。

MOSFET器件通過將適當(dāng)電壓施加至MOSFET器件的柵極而工作，其接通該器件并形成連接MOSFET的源極(source)和漏極(drain)的通道以允許電流流動。在MOSFET器件中，期望在該晶體管接通時具有低的漏源接通電阻(漏源電阻，drain-on-source resistance)RDS(on)。MOSFET性能特別是電流承載能力的優(yōu)劣很大程度上取決于散熱性能，散熱性能的好壞又主要取決于封裝形式。MOSFET的封裝要求是大電流的承載能力、高效的導(dǎo)熱能力以及較小的封裝尺寸。傳統(tǒng)MOSFET封裝主要是TO、SOT、SOP、QFN、QFP等形式，這類封裝都是 將芯片包裹在塑封體內(nèi)，無法將芯片工作時產(chǎn)生的熱量及時導(dǎo)走或散去，制約了MSOFET性能提升。而且塑封本身增加了器件尺寸，不符合半導(dǎo)體向輕、薄、短、小方向發(fā)展的要求。就封裝工藝而言，這類封裝都是基于單顆芯片進(jìn)行，存在生產(chǎn)效率低、封裝成本高的問題。

WLP即晶圓級封裝(Wafer Level Package)，不同于傳統(tǒng)的芯片封裝方式(先切割再封裝，而封裝后至少增加原芯片20％的體積)，是一種新型封裝技術(shù)。WLP是先在整片晶圓上進(jìn)行封裝和測試，然后再切割成單顆芯片，而且是基于整個晶圓進(jìn)行的批量封裝。將晶圓級封裝技術(shù)引入到MOSFET領(lǐng)域，不僅可以提升MOSFET性能、縮小封裝尺寸，而且可以提高生產(chǎn)效率、降低封裝成本。

面板級封裝(Panel Level Package),也是一種多芯片一起封裝的技術(shù)，封裝完畢后再切割成單顆芯片，提高生產(chǎn)效率，降低封裝成本。

垂直MOSFET器件通過將漏極區(qū)置于與源極接點的相反的表面上來實現(xiàn)低的RDS(on)。通過將漏極區(qū)置于與源極接點相反的表面上，縮短了電流的傳導(dǎo)通路(導(dǎo)電路徑，conduction path)，這使得RDS(on)降低。對于這種構(gòu)造，無法滿足通常僅對一面做制程的晶圓級或面板級，必須結(jié)合硅穿孔TSV將源極導(dǎo)電墊、柵極導(dǎo)電墊和漏極區(qū)轉(zhuǎn)移到同一個表面上。參見專利文獻(xiàn)：ZL201110033784.4及專利文獻(xiàn)：ZL201210087086.7，公開一種圓片級芯片尺寸封裝，將芯片的源極和柵極電性引出 到芯片正面，且在芯片背面金屬化，之后，還需要通過硅通孔(TSV)技術(shù)從芯片正面露出芯片背面金屬，并通過在硅通孔內(nèi)填金屬，將設(shè)置的金屬層漏極引到芯片正面，與源極和柵極形成同側(cè)分布。該封裝方案背金工藝復(fù)雜，良率低，且使用硅通孔(TSV)技術(shù)成本高。因此，產(chǎn)業(yè)在不斷尋找新的封裝結(jié)構(gòu)技術(shù)，以期滿足較小的封裝結(jié)構(gòu)、較高的導(dǎo)熱與優(yōu)良的導(dǎo)電性能。

技術(shù)實現(xiàn)要素：

為了克服傳統(tǒng)MOSFET封裝結(jié)構(gòu)及其實現(xiàn)方法的不足，本實用新型提供一種MOSFET封裝結(jié)構(gòu)，使得MOSFET封裝具有低的漏源接通電阻、結(jié)構(gòu)簡單、封裝尺寸小、散熱性能優(yōu)異、且能承載大電流，提高生產(chǎn)效率并降低生產(chǎn)成本。

本實用新型的技術(shù)方案是這樣實現(xiàn)的：

一種MOSFET封裝結(jié)構(gòu)，包括硅基板和MOSFET芯片，所述MOSFET芯片正面包含有源極導(dǎo)電墊和柵極導(dǎo)電墊，所述MOSFET芯片背面包含有漏極區(qū)，所述漏極區(qū)覆蓋有金屬層，所述硅基板具有第一表面和與其相對的第二表面，所述第一表面上形成有下沉凹槽，所述下沉凹槽底部鋪設(shè)有導(dǎo)電層，該導(dǎo)電層延伸至所述硅基板的第一表面上，所述MOSFET芯片貼裝到所述下沉凹槽內(nèi)，且所述MOSFET芯片背面的漏極區(qū)金屬層與所述下沉凹槽底部的導(dǎo)電層通過金屬鍵合連接，所述源極導(dǎo)電墊、所述柵極導(dǎo)電墊及所述漏極導(dǎo)電墊上均形成有與外部互 連的導(dǎo)電體；所述硅基板正面上導(dǎo)電體以外部分由保護(hù)層包封。

進(jìn)一步的，所述導(dǎo)電體為焊料凸點或銅柱焊料凸塊。

進(jìn)一步的，所述MOSFET芯片背面的漏極區(qū)上金屬層材料為鋁、鈦、銅、銀、鎳、金一種。

進(jìn)一步的，貼裝后的MOSFET芯片正面與所述硅基板第一表面的高度差小于50微米。

進(jìn)一步的，所述導(dǎo)電層、所述導(dǎo)電體為單層結(jié)構(gòu)或多層結(jié)構(gòu)，其材質(zhì)包括鋁、鈦、銅、錫、銀、鎳、金的一種。

進(jìn)一步的，所述導(dǎo)電層的平面尺寸小于所述硅基板的平面尺寸。

進(jìn)一步的，所述MOSFET芯片背面通過軟焊料與所述導(dǎo)電層實現(xiàn)電連接。

進(jìn)一步的，所述導(dǎo)電層與所述硅基板之間具有一層絕緣層。

進(jìn)一步的，所述下沉凹槽成腔型或溝槽型，所述下沉凹槽的側(cè)壁與底部垂直或傾斜。

本實用新型的有益效果是：

(1)本實用新型通過濺射、電鍍等方式在硅基板第一表面及其上的下沉凹槽內(nèi)形成導(dǎo)電層，將MOSFET芯片背面貼裝到下沉凹槽內(nèi)，使導(dǎo)電層與MOSFET芯片背面漏極區(qū)直接接觸形成歐姆接觸，可將MOSFET芯片背面的漏極區(qū)經(jīng)導(dǎo)電層引到基板第一表面，即MOSFET芯片正面，作為MOSFET芯片的漏極， 實現(xiàn)了源極、柵極、漏極的同一平面分布，這種結(jié)構(gòu)縮短了MOSFET芯片與外界互聯(lián)距離，增強(qiáng)了芯片的導(dǎo)電效果，并且MOSFET芯片與導(dǎo)電層大面積接觸，散熱性能優(yōu)異。同時本實用新型封裝結(jié)構(gòu)簡單，提高了封裝良率。

(2)相比傳統(tǒng)MOSFET封裝，本實用新型提出的封裝方法是基于整個晶片進(jìn)行的，而不是基于單顆進(jìn)行的，是一種晶片級封裝，具有生產(chǎn)效率高、散熱性能優(yōu)異、周期短、封裝成本低的優(yōu)點。

附圖說明

圖1為本實用新型中MOSFET芯片結(jié)構(gòu)示意圖；

圖2為本實用新型中具有下沉凹槽的硅基板結(jié)構(gòu)示意圖；

圖3為本實用新型中在下沉凹槽底部及硅基板第一表面形成鈦銅層結(jié)構(gòu)示意圖；

圖4為本實用新型中在鈦銅層上錫銀層的結(jié)構(gòu)示意圖；

圖5為本實用新型中將MOSFET芯片背面貼裝到下沉凹槽內(nèi)的結(jié)構(gòu)示意圖；

圖6為本實用新型中將MOSFET芯片正面及基本第一表面上形成保護(hù)層并預(yù)留開口的結(jié)構(gòu)示意圖；

圖7為本實用新型中在預(yù)留開口處制作焊盤的結(jié)構(gòu)示意圖；

圖8為本實用新型中在焊盤上制作導(dǎo)電體，形成MOSFET封裝結(jié)構(gòu)的示意圖；

圖9為本實用新型MOSFET封裝結(jié)構(gòu)一實施例的俯視圖；

圖10為本實用新型MOSFET封裝結(jié)構(gòu)另一實施例的俯視圖；

圖11為本實用新型MOSFET封裝結(jié)構(gòu)中導(dǎo)電體形狀為長方體凸塊的實施例的俯視圖；

結(jié)合附圖做以下說明

100-硅基板，101-下沉凹槽，200-MOSFET芯片，201-源極導(dǎo)電墊，202-柵極導(dǎo)電墊，203-金屬層，301-漏極導(dǎo)電墊，302-鈦銅層，303-錫銀層；401-第一導(dǎo)電體，402-第二導(dǎo)電體，403-第三導(dǎo)電體，500-保護(hù)層，601-漏極焊盤，602-源極焊盤，603-柵極焊盤，701-漏極開口，702-源極開口，703-柵極開口，

具體實施方式

為使本實用新型能夠更加易懂，下面結(jié)合附圖對本實用新型的具體實施方式做詳細(xì)的說明。為方便說明，實施例附圖的結(jié)構(gòu)中各組成部分未按正常比例縮放，故不代表實施例中各結(jié)構(gòu)的實際相對大小。本實施方式所說的結(jié)構(gòu)或面的上、上面或上側(cè)，還包括中間有其他層的情況。

如圖8、圖9、圖10所示，一種MOSFET封裝結(jié)構(gòu)，包括硅基板100和MOSFET芯片200，所述MOSFET芯片正面包含有源極導(dǎo)電墊201和柵極導(dǎo)電墊202，所述MOSFET芯片背面包含有漏極區(qū)，漏極區(qū)上制作有金屬層203，所述硅基板具有第一表面和與其相對的第二表面，所述第一表面上形成有下沉凹 槽101，所述下沉凹槽底部鋪設(shè)有導(dǎo)電層，該導(dǎo)電層延伸至所述基板的第一表面上，作為漏極導(dǎo)電墊301，所述MOSFET芯片背面貼裝到所述下沉凹槽的底部，且所述MOSFET芯片背面漏極區(qū)上的金屬層與所述下沉凹槽底部的導(dǎo)電層通過金屬鍵合連接，所述源極導(dǎo)電墊、所述柵極導(dǎo)電墊及所述漏極導(dǎo)電墊上均形成有與外部互連的導(dǎo)電體；所述基板正面上導(dǎo)電體以外部分由保護(hù)層500包封。

本實用新型MOSFET封裝結(jié)構(gòu)中，柵極控制源極向漏極的電流通斷，由于公知的各MOSFET芯片的具體結(jié)構(gòu)有差異，圖8中對MOSFET芯片源極和柵極進(jìn)行了簡化，具體溝道未標(biāo)示出。如柵極未在MOSFET芯片的正面，可通過內(nèi)部電路引致MOSFE芯片的正面。本實施例中，導(dǎo)電體包括形成在漏極導(dǎo)電墊上的第一導(dǎo)電體401、形成在源極導(dǎo)電墊上的第二導(dǎo)電體402和形成在柵極導(dǎo)電墊上的第三導(dǎo)電體403，作為MOSFET封裝結(jié)構(gòu)與外電路的信號連接端口。優(yōu)選的，第一、第二、第三導(dǎo)電體可以是焊料凸點、焊料凸塊等，凸點或凸塊包括單一結(jié)構(gòu)或多層結(jié)構(gòu)，其材質(zhì)包括鋁、鈦、銅、錫、銀、鎳、金的一種，本實施例中為一凸點，凸點材質(zhì)可以為純錫或者錫銀合金。其他實施例中，導(dǎo)電體形狀可以為一長方體凸塊，如圖11所示。

優(yōu)選的，可在保護(hù)層上預(yù)留對應(yīng)源極導(dǎo)電墊、柵極導(dǎo)電墊、漏極導(dǎo)電墊的開口處制作焊盤，然后在焊盤上制作導(dǎo)電體。這樣，漏極區(qū)的電性通過導(dǎo)電層引出至芯片正面形成漏極焊盤 601，在漏極焊盤上形成第一導(dǎo)電體401，源極導(dǎo)電墊的電性引出至芯片正面形成源極焊盤602，在源極焊盤上形成第二導(dǎo)電體402，柵極導(dǎo)電墊的電性引出至芯片正面形成柵極焊盤603，在柵極焊盤形成第三導(dǎo)電體403。

導(dǎo)電層可以為單層結(jié)構(gòu)或多層結(jié)構(gòu)，其材質(zhì)包括鋁、鈦、銅、錫、銀、鎳、金的一種。在本實施例中，MOSFET封裝結(jié)構(gòu)的導(dǎo)電層為兩層結(jié)構(gòu)，下層為鈦銅層302，上層為錫銀層303，各層厚度范圍為0.5μm-20μm，通過濺射、電鍍等方式在硅基板上形成。形成的導(dǎo)電層與MOSFET芯片背面漏極區(qū)的金屬層通過錫銀焊接在一起以形成歐姆接觸，這樣，MOSFET芯片背面漏極區(qū)電性通過錫銀導(dǎo)電層的方式引出，作為MOSFET芯片的漏極，可實現(xiàn)源極、柵極、漏極的同面分布。因此，本實用新型工藝簡單，成本降低；且MOSFET芯片與導(dǎo)電層大面積接觸保證了芯片良好的散熱效果。在其他實施例中，MOSFET封裝結(jié)構(gòu)的導(dǎo)電層為一層結(jié)構(gòu)，導(dǎo)電層為一鈦銅層，在基板上需要放置MOSFET芯片的下沉凹槽底部位置的導(dǎo)電層上做錫銀層，MOSFET芯片背面的金屬層與下沉凹槽底部導(dǎo)電層上的錫銀層鍵合，實現(xiàn)電性連接。

優(yōu)選的，所述導(dǎo)電層的平面尺寸小于所述硅基板的平面尺寸。即導(dǎo)電層未延伸至硅基板的邊緣，以使所述保護(hù)層包覆所述導(dǎo)電層，避免導(dǎo)電層外露被水汽等侵蝕。

優(yōu)選的，貼裝后的MOSFET芯片正面與所述硅基板第一表面的高度差小于50微米。更佳的，硅基板下沉凹槽的深度與 MOSFET芯片厚度接近相同或相同，即MOSFET芯片的正面基本與硅基板上表面齊平。

優(yōu)選的，所述MOSFET芯片背面通過軟焊料與所述導(dǎo)電層實現(xiàn)電連接。

優(yōu)選的，所述漏極、源極、柵極對應(yīng)的焊料凸點或凸塊的各自數(shù)量大于等于1。

優(yōu)選的，所述導(dǎo)電層與所述硅基板之間具有一層絕緣層。如二氧化硅，防止芯片漏電，提高可靠性。

下沉凹槽的形狀可為腔型，其俯視圖如圖2所示。也可為溝道型，其俯視圖如圖3所示。下沉凹槽的側(cè)壁與底部垂直或傾斜。

作為一種優(yōu)選實施方式，本實用新型一種MOSFET封裝結(jié)構(gòu)的制作方法，包括以下步驟：

a、參見圖1，提供若干MOSFET芯片200，所述MOSFET芯片正面包含有源極導(dǎo)電墊201和柵極導(dǎo)電墊202，所述MOSFET芯片的背面含有漏極區(qū)及漏極區(qū)上的金屬層203，其中，所述柵極導(dǎo)電墊與源極導(dǎo)電墊、漏極區(qū)之間均絕緣隔離；

具體實施時，若干MOSFET芯片可由一MOSFET晶圓切割分離而成。

b、參見圖2、圖3和圖4，提供一表面具有若干下沉凹槽101的硅片，作為硅基板100，在硅片具有下沉凹槽的表面鍍導(dǎo)電層，導(dǎo)電層覆蓋下沉凹槽底部，并延伸至硅片表面，作為漏極導(dǎo)電墊301；以下步驟也是在硅片上封裝，為便于視圖， 僅畫出一個單元的示例。本實施例中，導(dǎo)電層為兩層，先濺射或電鍍一層鈦銅層302，參見圖3，再在其上形成錫銀層303，參見圖4。這里的硅片可以為硅晶圓或硅面板。

c、參見圖5，將MOSFET芯片背面的金屬層203通過導(dǎo)電材料粘結(jié)或焊接到導(dǎo)電層，使漏極區(qū)與導(dǎo)電層電連接；

在其他實施例中，導(dǎo)電層為一鈦銅層，在需要放置MOSFET芯片的下沉凹槽底部位置的導(dǎo)電層上做錫銀層，MOSFET芯片背部金屬層203與凹槽底部導(dǎo)電層上的錫銀層鍵合，實現(xiàn)電性連接。

d、參見圖6、圖7和圖8，在硅片埋入MOSFET芯片的表面制備一層保護(hù)層500，所述保護(hù)層上預(yù)留有暴露所述源極導(dǎo)電墊、所述柵極導(dǎo)電墊及所述漏極導(dǎo)電墊的開口，在開口處制備與外部互連的導(dǎo)電體(焊料凸點或焊料凸塊)；較佳的，在保護(hù)層上預(yù)留對應(yīng)源極導(dǎo)電墊、柵極導(dǎo)電墊、漏極導(dǎo)電墊的開口處制作焊盤(金屬下凸點UBM)，然后在焊盤上制作導(dǎo)電體，以增加焊料凸點或凸塊的結(jié)合力等。具體的，開口由對應(yīng)漏極導(dǎo)電墊的漏極開口701、對應(yīng)源極導(dǎo)電墊的源極開口702和對應(yīng)柵極導(dǎo)電墊的柵極開口703組成；焊盤由對應(yīng)漏極開口的漏極焊盤601、對應(yīng)源極開口的源極焊盤602和對應(yīng)柵極開口的柵極焊盤603組成；導(dǎo)電體由對應(yīng)漏極焊盤的第一導(dǎo)電體401、對應(yīng)源極焊盤的第二導(dǎo)電體402和對應(yīng)柵極焊盤的第三導(dǎo)電體403組成。在開口處制備凸點或凸塊?？梢酝ㄟ^印刷錫膏或電鍍錫球或植球等工藝，并用回流的方法形成焊料凸點(如錫 球)；或者電鍍形成焊料凸點，或者電鍍形成焊料凸點(金屬柱)或焊料凸塊(金屬塊)。各電極對應(yīng)凸點或凸塊的個數(shù)視電極面積大小，可適當(dāng)增加數(shù)量。

e、切割硅片，參見圖8，形成單顆MOSFET封裝結(jié)構(gòu)。

相比傳統(tǒng)MOSFET封裝，本實用新型MOSFET封裝結(jié)構(gòu)的制作方法是基于整個晶圓進(jìn)行的，是一種晶圓級封裝，且避免了硅通孔工藝，簡化了工藝步驟，降低了封裝成本，提高了生產(chǎn)效率，具有生產(chǎn)效率高、周期短、封裝成本低的優(yōu)點。

以上實施例是參照附圖，對本實用新型的優(yōu)選實施例進(jìn)行詳細(xì)說明。本領(lǐng)域的技術(shù)人員通過對上述實施例進(jìn)行各種形式上的修改或變更，但不背離本實用新型的實質(zhì)的情況下，都落在本實用新型的保護(hù)范圍之內(nèi)。