本揭露涉及一種半導(dǎo)體結(jié)構(gòu)和其形成方法。

背景技術(shù)：

半導(dǎo)體用于電子應(yīng)用包括收音機(jī)、電視機(jī)、手機(jī)、和個(gè)人運(yùn)算裝置的集成電路中。一種眾所周知的半導(dǎo)體裝置是半導(dǎo)體存儲(chǔ)裝置，如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dynamicrandomaccessmemory，dram)、或快閃存儲(chǔ)器，這二者都使用電荷來(lái)存儲(chǔ)數(shù)據(jù)。

在半導(dǎo)體存儲(chǔ)器裝置中，一更近期的發(fā)展涉及自旋電子學(xué)，其組合半導(dǎo)體技術(shù)與磁性材料和裝置。使用電子的自旋極化而非電子的電荷來(lái)表示“1”或“0”的狀態(tài)。一個(gè)這樣的自旋電子裝置是自旋力矩轉(zhuǎn)移(spintorquetransfer，stt)磁性穿隧結(jié)(magnetictunnelingjunction，mtj)裝置。

mtj裝置包括自由層、穿隧層、以及釘扎層(pinnedlayer)。自由層的磁化方向可通過(guò)下列反轉(zhuǎn)：施加電流通過(guò)穿隧層，其造成自由層內(nèi)所注入的經(jīng)極化電子在自由層的磁化上使出所謂的自旋力矩。釘扎層具有固定的磁化方向。當(dāng)電流以從自由層往釘扎層的方向流動(dòng)時(shí)，電子以反方向流動(dòng)，即從釘扎層往自由層。在穿過(guò)釘扎層之后，電子極化成相同于釘扎層的極化方向；流動(dòng)通過(guò)穿隧層；以及接著進(jìn)入到并累積在自由層中。最終，自由層的磁化平行于釘扎層所具者，并且mtj裝置將是在低電阻狀態(tài)。這由電流所造成的電子注入被稱為主要注入。

當(dāng)施加從釘扎層往自由層流動(dòng)的電流時(shí)，電子以從自由層往釘扎層的方向流動(dòng)。具有相同于釘扎層磁化方向的極化的電子能夠流動(dòng)通過(guò)穿隧層并進(jìn)入到釘扎層中。相反地，具有與釘扎層的磁化不同的極化的電子將被釘扎層反射(阻擋)并且將累積在自由層中。最終，自由層的磁化變成反平行于釘扎層所具者，并且mtj裝置將是在高電阻狀態(tài)。這由電流所造成的相應(yīng)電子注入被稱為次要注入。

技術(shù)實(shí)現(xiàn)要素：

本揭露的一些實(shí)施例提供一種半導(dǎo)體結(jié)構(gòu)，其包括一第n金屬層，在一晶體管區(qū)上方，其中n是一自然數(shù)；以及一底部電極，在所述第n金屬層上方。所述底部電極包含一底部部分，具有一第一寬度并且位于一底部電極通路(bottomelectrodevia，beva)中，所述第一寬度沿所述beva的一頂部表面測(cè)量；以及一上方部分，具有一第二寬度并且位于所述底部部分上方。所述半導(dǎo)體結(jié)構(gòu)也包括一磁性穿隧結(jié)(mtj)層，具有一第三寬度并且位于所述上方部分上方；一頂部電極，在所述mtj層上方；以及一第(n+1)金屬層，在所述頂部電極上方。所述第一寬度大于所述第三寬度。

本揭露的一些實(shí)施例提供一種半導(dǎo)體結(jié)構(gòu)，其包括一第n金屬層；一底部電極，在所述第n金屬層上方；一磁性穿隧結(jié)(mtj)層，在所述底部電極上方；以及一間隔件，其側(cè)向環(huán)繞所述mtj層。所述底部電極包含一頂部表面，所述頂部表面具有一第一寬度大于所述mtj層的一底部表面的一第二寬度。

本揭露的一些實(shí)施例提供一種用于制造一半導(dǎo)體結(jié)構(gòu)的方法。所述方法包括(1)形成一第n金屬層，(2)形成一mtj結(jié)構(gòu)在所述第n金屬層上方，(3)形成一間隔件在所述mtj結(jié)構(gòu)上方，環(huán)繞所述mtj結(jié)構(gòu)的一側(cè)壁，以及(4)形成一第(n+1)金屬在所述第n金屬上面。

附圖說(shuō)明

本揭露的方面將在與隨附圖式一同閱讀下列詳細(xì)說(shuō)明下被最優(yōu)選地理解。請(qǐng)注意，根據(jù)業(yè)界標(biāo)準(zhǔn)作法，各種特征未依比例繪制。事實(shí)上，為了使討論內(nèi)容清楚，各種特征的尺寸可刻意放大或縮小。

圖1a是根據(jù)本揭露的一些實(shí)施例的半導(dǎo)體結(jié)構(gòu)的截面。

圖1b是根據(jù)本揭露的一些實(shí)施例的半導(dǎo)體結(jié)構(gòu)的截面。

圖2是根據(jù)本揭露的一些實(shí)施例的半導(dǎo)體結(jié)構(gòu)的截面。

圖3到23是根據(jù)本揭露的一些實(shí)施例的在各種階段成形加工的互補(bǔ)式金屬氧化物半導(dǎo)體-微機(jī)電系統(tǒng)(complementarymetal-oxidesemiconductor-microelectromechanicalsystem，cmos-mems)結(jié)構(gòu)的截面。

具體實(shí)施方式

下列揭露提供許多用于實(shí)施所提供標(biāo)的的不同特征的不同實(shí)施例、或?qū)嵗?。為了?jiǎn)化本揭露，于下描述組件和配置的具體實(shí)例。當(dāng)然這些僅為實(shí)例而非打算為限制性的。例如，在下面說(shuō)明中，形成第一特征在第二特征上方或上可包括其中第一和第二特征形成為直接接觸的實(shí)施例，以及也可包括其中額外特征可形成在第一與第二特征之間而使得第一和第二特征不可直接接觸的實(shí)施例。此外，本揭露可重復(fù)參考編號(hào)和/或字母于各種實(shí)例中。這種重復(fù)是為了簡(jiǎn)單與清楚的目的并且其本身并不決定所討論的各種實(shí)施例和/或構(gòu)形之間的關(guān)系。

再者，空間相關(guān)詞匯，如“在…之下”、“下面”、“下”、“上面”、“上”和類似詞匯，可為了使說(shuō)明書便于描述如圖式繪示的一個(gè)元件或特征與另一個(gè)(或多個(gè))元件或特征的相對(duì)關(guān)系而使用于本文中。除了圖式中所畫的方位外，這些空間相對(duì)詞匯也打算用來(lái)涵蓋裝置在使用中或操作時(shí)的不同方位。所述設(shè)備可以其它方式定向(旋轉(zhuǎn)90度或于其它方位)，據(jù)此在本文中所使用的這些空間相關(guān)說(shuō)明符可以類似方式加以解釋。

盡管用以闡述本揭露寬廣范圍的數(shù)值范圍和參數(shù)是近似值，但是盡可能精確地報(bào)告在具體實(shí)例中所提出的數(shù)值。然而，任何數(shù)值固有地含有某些必然從相應(yīng)測(cè)試測(cè)量中發(fā)現(xiàn)的標(biāo)準(zhǔn)偏差所導(dǎo)致的誤差。同樣，如本文中所使用，詞匯“約”一般意指在距給定值或范圍的10％、5％、1％、或0.5％內(nèi)。替代地，詞匯“約”意指在所屬領(lǐng)域的一般技術(shù)人員所認(rèn)知的平均值的可接受標(biāo)準(zhǔn)誤差內(nèi)。除操作/工作實(shí)例外，或除非有另行具體指明，否則在所有情況下，所有的數(shù)值范圍、量、值、和百分比，如本文中所揭示的用于材料數(shù)量、時(shí)間持續(xù)期間、溫度、操作條件、量的比等的那些，應(yīng)理解成以詞匯“約”所修飾者。據(jù)此，除非有相反指示，否則本揭露和所附權(quán)利要求書中所提出的數(shù)值參數(shù)是可依所要變化的近似值。最少，每一個(gè)數(shù)值參數(shù)應(yīng)至少按照所報(bào)告的有效位數(shù)的數(shù)目并且通過(guò)施加常規(guī)四舍五入技術(shù)而解釋。本文中，范圍可表示成從一個(gè)端點(diǎn)到另一個(gè)端點(diǎn)或在兩個(gè)端點(diǎn)之間。除非有另行指明，否則本文揭露的所有范圍包含端點(diǎn)。

已持續(xù)開發(fā)在cmos結(jié)構(gòu)中的嵌入式磁性隨機(jī)存取存儲(chǔ)器(magneticrandomaccessmemory，mram)單元。具有嵌入式mram單元的半導(dǎo)體電路包括mram單元區(qū)，以及與mram單元區(qū)分開的邏輯區(qū)。例如，mram單元區(qū)可位在前述半導(dǎo)體電路的中心，而邏輯區(qū)可位在半導(dǎo)體電路的周邊。請(qǐng)注意，前一宣稱不打算為限制性的。關(guān)于mram單元區(qū)和邏輯區(qū)的其它配置包括在本揭露所涵蓋的范圍中。

在mram單元區(qū)中，晶體管結(jié)構(gòu)可位于所述mram結(jié)構(gòu)下。在一些實(shí)施例中，mram單元嵌入到在后端工藝(back-end-of-line，beol)操作中所制備的金屬化層中。例如，在mram單元區(qū)中的晶體管結(jié)構(gòu)和在邏輯區(qū)中的晶體管結(jié)構(gòu)位于共同半導(dǎo)體襯底中，所述共同半導(dǎo)體襯底在前端工藝操作中所制備；并且在一些實(shí)施例中，在前述兩區(qū)中的所述晶體管結(jié)構(gòu)大體上完全相同。mram單元可嵌入到金屬化層的任何位置中，例如，在平行于半導(dǎo)體的襯底的表面水平地分布的相鄰金屬線層之間。舉例來(lái)說(shuō)，嵌入式mram可位在mram單元區(qū)中的第四金屬線層與第五金屬線層之間。水平地移動(dòng)到邏輯區(qū)，第四金屬線層透過(guò)第四金屬通路連接到第五金屬線層。換句話說(shuō)，考慮mram單元區(qū)與邏輯區(qū)，嵌入式mram占據(jù)了至少第五金屬線層的一部份與第四金屬通路的厚度。本文中為金屬線層所提供的數(shù)目是非限制性者。一般，所屬領(lǐng)域的一般技術(shù)人員可理解mram位在第n金屬線層與第(n+1)金屬線層之間，其中n是自然數(shù)。

嵌入式mram包括由鐵磁材料所構(gòu)成的磁性穿隧結(jié)(mtj)。為了信號(hào)/偏壓輸送，底部電極以及頂部電極電耦合到mtj。在前面所提供的實(shí)例之后，底部電極進(jìn)一步連接到第n金屬線層，而頂部電極進(jìn)一步連接到第(n+1)金屬線層。其余空間以介電層填充，以保護(hù)并電絕緣在第n金屬線層與第(n+1)金屬線層之間。在一些實(shí)施例中，所述介電層可包括與在頂部電極中、在mtj中、在底部電極中以及在金屬線中的金屬中的那些材料不同的材料，以達(dá)成所要特征幾何以及絕緣性能。

然而，環(huán)繞底部電極并且靠近第n金屬線的介電層有過(guò)量損失。例如，用來(lái)定義頂部電極、mtj層以及底部電極的蝕刻劑對(duì)前述層的任一者是非選擇性的并且可能過(guò)度蝕刻下方介電層。在底部電極與下方介電層之間無(wú)選擇性的結(jié)果可能造成在所述介電層下面的第n金屬線被暴露出或被過(guò)度薄化。這種傷害適用在mram單元區(qū)以及邏輯區(qū)二者。因此，所述對(duì)介電層的傷害導(dǎo)致下方金屬，例如cu原子的遷移以及此后的在mram單元區(qū)以及邏輯區(qū)二者中的短路發(fā)生。

再者，在形成mtj的工藝中，于mtj堆迭體的沉積工藝之后合適的去除工藝，如干式蝕刻被采用而使得mtj被圖案化。在干式蝕刻工藝期間，由于轟擊底部電極材料，粒子被散射。這些被散射粒子可能被濺射回鄰接特征，如所圖案化的mtj的側(cè)壁，并導(dǎo)致短路或漏電流。

本揭露提供一種半導(dǎo)體結(jié)構(gòu)，其中底部電極具有的寬度是較大于mtj的底部或頂部電極的底部所具者。此外，mram可包括位于底部電極上的間隔件。因此，底部電極的蝕刻操作與頂部電極以及mtj的蝕刻操作被間隔件的形成操作分開。引入本揭露中的所述操作防止環(huán)繞底部電極通路的介電層被傷害并有效減少下方金屬原子遷移的機(jī)會(huì)。

參考圖1a，圖1a是根據(jù)本揭露的一些實(shí)施例的半導(dǎo)體結(jié)構(gòu)10的截面。半導(dǎo)體結(jié)構(gòu)10可以是半導(dǎo)體電路，其包括mram單元區(qū)100a。在一些實(shí)施例中，半導(dǎo)體結(jié)構(gòu)10可包括其它區(qū)。mram單元區(qū)100a具有晶體管結(jié)構(gòu)101在半導(dǎo)體襯底100中。在一些實(shí)施例中，半導(dǎo)體襯底100可以是但不限于，例如硅襯底。在一種實(shí)施例中，襯底100可包括其它半導(dǎo)體材料，如硅鍺、碳化硅、砷化鎵等。在本實(shí)施例中，半導(dǎo)體襯底100是包含硅的p-型半導(dǎo)體襯底(p-襯底)或n型半導(dǎo)體襯底(n-襯底)。替代地，襯底100包括另一元素型半導(dǎo)體，如鍺；化合物半導(dǎo)體，其包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦、和/或銻化銦；合金半導(dǎo)體，其包括sige、gaasp、alinas、algaas、gainas，gainp、和/或gainasp；或其組合。在又另一替代實(shí)施例中，半導(dǎo)體襯底100是絕緣體上半導(dǎo)體(semiconductoroninsulator，soi)。在其它替代實(shí)施例中，半導(dǎo)體襯底100可包括摻雜外延層、梯度半導(dǎo)體層、和/或在不同種類的另一半導(dǎo)體層上方的半導(dǎo)體層，如在硅鍺層上的硅層。半導(dǎo)體襯底100可包括或可不包括摻雜區(qū)，如p-井、n-井、或其組合。

半導(dǎo)體襯底100進(jìn)一步包括重?fù)诫s區(qū)如源極103以及漏極105至少部分地在半導(dǎo)體襯底100中。柵極107放置在半導(dǎo)體襯底100的頂部表面上方并在源極103與漏極107之間。接觸插塞108形成在層間介電質(zhì)(inter-layerdielectric，ild)109中，并且可電耦合到晶體管結(jié)構(gòu)101。在一些實(shí)施例中，ild109形成在半導(dǎo)體襯底100上。ild109可通過(guò)各種用于形成這些層的技術(shù)形成，如化學(xué)氣相沉積(chemicalvapordeposition，cvd)、低壓cvd(low-pressurecvd，lpcvd)、等離子體增強(qiáng)cvd(plasma-enhancedcvd，pecvd)、濺鍍和物理氣相沉積(physicalvapordeposition，pvd)、熱生長(zhǎng)等。在半導(dǎo)體襯底100上面的ild109可由各種介電材料形成并且可以是例如，氧化物(如ge氧化物)、氧氮化物(如gap氧氮化物)、二氧化硅(sio2)、攜氮氧化物(如攜氮sio2)、摻雜氮的氧化物(如植入n2的sio2)、硅氧氮化物(sixoynz)等。

圖1a顯示平面晶體管，其具有摻雜區(qū)在半導(dǎo)體襯底100中。然而，本揭露不限于此。任何非平面晶體管，如鰭式場(chǎng)效晶體管(finfield-effecttransistor，finfet)結(jié)構(gòu)可具有升高的摻雜區(qū)。

在一些實(shí)施例中，提供淺溝渠隔離(shallowtrenchisolation，sti)111，以定義并電氣隔離相鄰晶體管。有許多sti111形成在半導(dǎo)體襯底100中。可提供可由合適的介電材料所形成的sti111，以將晶體管與鄰接半導(dǎo)體裝置如其它晶體管電氣隔離。sti111可包括例如，氧化物(如ge氧化物)、氧氮化物(如gap氧氮化物)、二氧化硅(sio2)、攜氮氧化物(如攜氮sio2)、摻雜氮的氧化物(如植入n2的sio2)、硅氧氮化物(sixoynz)等。sti111也可由任何合適的“高介電常數(shù)”或“高k”材料所形成，其中k大于或等于約8，如鈦氧化物(tixoy，如tio2)、鉭氧化物(taxoy，如ta2o5)、鈦酸鋇鍶(bst，batio3/srtio3)等。替代地，sti111也可由任何合適的“低介電常數(shù)”或“低k”材料所形成，其中k小于或等于約4。

參考圖1a，金屬化結(jié)構(gòu)101'位于晶體管結(jié)構(gòu)101上面。因?yàn)榈趎金屬層121'可能不是在晶體管結(jié)構(gòu)101上方的第一金屬層，所省略的金屬化結(jié)構(gòu)101'的一部份以點(diǎn)代表。在mram單元區(qū)100a中，mtj結(jié)構(gòu)130位于第n金屬層121的第n金屬線121'與第(n+1)金屬層123的第(n+1)金屬線123'之間。在一些實(shí)施例中，金屬線以導(dǎo)電材料，如銅、金、或另一合適金屬或合金填充，以形成多個(gè)導(dǎo)電通路。在不同金屬層中的金屬線形成互連件結(jié)構(gòu)，其由大體上純的銅(例如，具有大于約90百分比、或大于約95百分比的重量百分比的銅)、或銅合金所構(gòu)成，并且可使用單一和/或雙鑲嵌工藝形成?；ミB件結(jié)構(gòu)可進(jìn)一步包括金屬通路122，其連接在金屬層中的金屬線123'。金屬通路以相似于金屬線的導(dǎo)電材料填充。此外，金屬線和金屬通路可以是、或可以不是大體上不含鋁?；ミB件結(jié)構(gòu)包括多個(gè)金屬層，也就是m1、m2…mn。在整個(gè)說(shuō)明書中，詞匯"金屬層"是指在相同層中的所述金屬線的集合。金屬層m1到mn形成在金屬間介電質(zhì)(inter-metaldielectric，imd)125中，imd125可以是由氧化物如未摻雜硅酸鹽玻璃(un-dopedsilicateglass，usg)、氟化硅酸鹽玻璃(fluorinatedsilicateglass，fsg)、低k介電材料等所形成。低k介電材料可具有k值低于3.8，雖然imd125的介電材料也可接近3.8。在一些實(shí)施例中，低k介電材料的k值低于約3.0、以及可低于約2.5。金屬通路122可以通過(guò)各種技術(shù)形成，如電鍍、無(wú)電式電鍍、高密度離子化金屬等離子體(ionizedmetalplasma，imp)沉積、高密度電感耦合等離子體(inductivelycoupledplasma，icp)沉積、濺鍍、物理氣相沉積(pvd)、化學(xué)氣相沉積(cvd)、低壓化學(xué)氣相沉積(lpcvd)、等離子體增強(qiáng)化學(xué)氣相沉積(pecvd)等。

談到半導(dǎo)體結(jié)構(gòu)10的mram單元區(qū)100a，mtj結(jié)構(gòu)130至少包括底部電極137、頂部電極133、以及mtj135。在一些實(shí)施例中，底部電極137具備被復(fù)合介電層環(huán)繞的梯形凹槽，所述復(fù)合介電層包括例如sic141以及原硅酸四乙酯(tetraethylorthosilicate，teos)142。替代地，teos142可被富含硅的氧化物(silicon-richoxide，sro)置換或與sro組合。在一些實(shí)施例中，底部電極137可包括氮化物，如tin、tan、或ta。在一些實(shí)施例中，底部電極137由經(jīng)堆迭子層所形成，其中每一個(gè)子層可具有不同寬度。底部電極137的經(jīng)堆迭子層的細(xì)節(jié)進(jìn)一步描述在與圖2相關(guān)的下面段落中。

在一些實(shí)施例中，如圖1a的mram單元區(qū)100a中所顯示，除了被imd125環(huán)繞，第(n+1)金屬線123'還被sic141環(huán)繞。如圖1a所顯示，頂部電極133的側(cè)壁以及mtj135的側(cè)壁被由例如氮化物、氧化物、或氧氮化物所構(gòu)成的間隔件143側(cè)向環(huán)繞。在一些實(shí)施例中，底部電極137的頂部表面是寬于在頂部電極133的底部表面所具者以及在mtj135的底部表面所具者，而使得間隔件143僅位于底部電極137的周邊上。在一些實(shí)施例中，mtj135以及頂部電極133被設(shè)計(jì)成從俯視圖視角具有預(yù)定圖案(如，環(huán)形形狀)，并且間隔件143側(cè)向環(huán)繞mtj135的側(cè)壁以及頂部電極133。在一些實(shí)施例中，遠(yuǎn)離mtj135的間隔件143的一側(cè)對(duì)準(zhǔn)底部電極137的邊界。在一些實(shí)施例中，間隔件143可呈多層結(jié)構(gòu)被形成。例如，第一間隔件材料位于mtj結(jié)構(gòu)130上以及第二間隔件材料形成在第一間隔件材料上方。第一間隔件材料可與第二間隔件材料不同。

在一些實(shí)施例中，間隔件143被保護(hù)層127如氮化物層側(cè)向環(huán)繞。在一些實(shí)施例中，保護(hù)層127是任選的并且可包括硅氮化物。在一些實(shí)施例中，介電層129可位于保護(hù)層127上方。在一些實(shí)施例中，teos層142可位于sic141上方，環(huán)繞第(n+1)金屬線123'。

在一些實(shí)施例中，mtj結(jié)構(gòu)130的底部電極137與摻雜區(qū)電耦合。在一些實(shí)施例中，摻雜區(qū)是漏極105或源極103。在其它實(shí)施例中，mtj結(jié)構(gòu)130的底部電極137與柵極107電耦合。在一些實(shí)施例中，半導(dǎo)體結(jié)構(gòu)10的柵極107可以是多晶硅柵極或金屬柵極。

圖1b是根據(jù)本揭露的一些實(shí)施例的半導(dǎo)體結(jié)構(gòu)20的截面。在圖1b中，與圖1a所顯示者完全相同的數(shù)目標(biāo)簽是指完全相同元件或其等效物并且為了簡(jiǎn)化不在這重復(fù)。半導(dǎo)體結(jié)構(gòu)20與半導(dǎo)體結(jié)構(gòu)10之間的差異在于，半導(dǎo)體結(jié)構(gòu)20除了包括mram單元區(qū)100a之外，還進(jìn)一步包括邏輯區(qū)100b。相似于mram單元區(qū)100a，邏輯區(qū)100b具有共同晶體管結(jié)構(gòu)101在半導(dǎo)體襯底100中。在邏輯區(qū)100b中，第n金屬線121'通過(guò)第n金屬層121的第n金屬通路122'連接到第(n+1)金屬線123'。再者，將mram單元區(qū)100a與邏輯區(qū)100b相比較，在邏輯區(qū)100b中的第(n+1)金屬線123'以及第n金屬通路122'僅被imd125環(huán)繞。此外，mtj結(jié)構(gòu)130的厚度大體上等于或大于第n金屬通路122'的厚度t2與第(n+1)金屬線123'的一部份的厚度t1的總和。

圖2是根據(jù)本揭露的一些實(shí)施例的圖1a的半導(dǎo)體結(jié)構(gòu)10的放大截面。參考圖1a以及圖2，底部電極137包括經(jīng)堆迭結(jié)構(gòu)，所述經(jīng)堆迭結(jié)構(gòu)包含底部部分131以及上方部分(頂部部分)132。底部部分131位于第n金屬層上方并且電耦合到第n金屬層，以及上方部分132電耦合到mtj135。底部部分131位于被復(fù)合層141/142環(huán)繞的底部電極通路(beva)中。在一些實(shí)施例中，beva的一部份也被第n金屬層121環(huán)繞。此外，底部部分131具有頂部表面131a，其大體上與復(fù)合層142的一者，例如teos層的上表面共平面。在一些實(shí)施例中，底部部分131的頂部表面131a具有可因平坦化工藝操作中的碟化效果所致的內(nèi)凹形狀，所述平坦化工藝操作，如化學(xué)機(jī)械研磨(chemicalmechanicalpolishing，cmp)用于去除過(guò)量形成在復(fù)合層141/142上方的底部部分131。在一些實(shí)施例中，底部部分131的頂部表面131a具備寬度d4。在一些實(shí)施例中，阻障層161任選地形成在beva的側(cè)壁以及底部上，以防止cu擴(kuò)散以及在底部電極137與其鄰接層之間提供更優(yōu)選粘著。

底部電極137的上方部分132具有底部表面132b，底部表面132b接觸底部部分131的頂部表面131a。上方部分132具備寬度d3。在一些實(shí)施例中，無(wú)論從上方部分132的頂部表面或底部表面測(cè)量，寬度d3從上方部分132的中心到邊緣一致。頂部電極133具有底部表面，所述底部表面具有寬度d1。mtj135具有底部表面，所述底部表面具有寬度d2。于是，寬度d3大于寬度d4。再者，寬度d3大于寬度d1以及寬度d2。參考圖2，間隔件143從mtj135的側(cè)壁以及頂部電極133的側(cè)壁側(cè)向環(huán)繞mtj135以及頂部電極133，并且從俯視圖視角觀看形成中空?qǐng)A筒特征。因此，間隔件143的厚度d32可沿著上方部分132的頂部表面132a測(cè)量。替代地說(shuō)，厚度d32是在間隔件143的一側(cè)143a與另一側(cè)143b之間最厚的部分。因此，寬度d3大體上等于在mtj135的底部表面的寬度d2與位在mtj135和頂部電極133的兩側(cè)的兩個(gè)寬度d32的加總。在一些實(shí)施例中，厚度d32是約5nm到約25nm。在一些實(shí)施例中，寬度d3比寬度d2超過(guò)10nm到50nm的范圍。此外，上方部分132具有厚度t3。

圖3到23是根據(jù)本揭露的一些實(shí)施例的在各種階段成形加工的互補(bǔ)式金屬氧化物半導(dǎo)體-微機(jī)電系統(tǒng)(cmos-mems)結(jié)構(gòu)的截面。在圖3中，提供半導(dǎo)體結(jié)構(gòu)，其具有預(yù)定mram單元區(qū)100a以及邏輯區(qū)100b。在一些實(shí)施例中，晶體管結(jié)構(gòu)預(yù)形成在半導(dǎo)體襯底(圖3中未顯示)中。集成電路裝置可歷經(jīng)進(jìn)一步的cmos或mos技術(shù)加工，以形成所屬領(lǐng)域中已知的各種特征。例如，也可形成一或多個(gè)接觸插塞，如硅化物區(qū)。所述接觸件特征可耦合到源極和漏極。接觸件特征包含硅化物材料，如硅化鎳(nisi)、鎳鉑硅化物(niptsi)、鎳鉑鍺硅化物(niptgesi)、鎳鍺硅化物(nigesi)、硅化鐿(ybsi)、硅化鉑(ptsi)、硅化銥(irsi)、硅化鉺(ersi)、硅化鈷(cosi)、其它合適的導(dǎo)電材料、和/或其組合。在一實(shí)例中，接觸件特征通過(guò)金屬硅化物(自對(duì)準(zhǔn)硅化物)工藝所形成。

第n金屬線121'圖案化在介電層128中，所述介電層128在晶體管結(jié)構(gòu)上方。在一些實(shí)施例中，第n金屬線121'可由下列形成：具有cu晶種層沉積在經(jīng)圖案化介電層128上方的電鍍操作。在其它實(shí)施例中，第n金屬線121'可以通過(guò)各種技術(shù)形成，如無(wú)電式電鍍、高密度離子化金屬等離子體(imp)沉積、高密度電感耦合等離子體(icp)沉積、濺鍍、物理氣相沉積(pvd)、化學(xué)氣相沉積(cvd)、低壓化學(xué)氣相沉積(lpcvd)、等離子體增強(qiáng)化學(xué)氣相沉積(pecvd)等。實(shí)施平坦化操作以暴露第n金屬線121'的頂部表面以及介電層128的頂部表面。

在圖4中，在mram單元區(qū)100a和邏輯區(qū)100b中，整片沉積阻障層140在第n金屬線121'的頂部表面以及介電層128的頂部表面上方，所述阻障層140呈包括sic層141和teos/sro層142的堆迭層形式。阻障層140可通過(guò)各種技術(shù)形成，如化學(xué)氣相沉積(cvd)、低壓cvd(lpcvd)、等離子體增強(qiáng)cvd(pecvd)、濺鍍和物理氣相沉積(pvd)、熱生長(zhǎng)等。在圖5中，光阻層(未顯示)圖案化在堆迭層上方，以暴露出mtj結(jié)構(gòu)的底部電極區(qū)。如圖5所顯示，底部電極通路孔137'通過(guò)合適的干式蝕刻操作形成在阻障層140中。在一些實(shí)施例中，本操作中的干式蝕刻包括采用含氟氣體的反應(yīng)性離子蝕刻(reactiveionetch，rie)。在一些實(shí)施例中，這種干式蝕刻操作可以是任何合適的介電質(zhì)蝕刻，以形成通路溝槽在習(xí)用cmos技術(shù)的金屬化結(jié)構(gòu)中。參考如圖5所顯示的邏輯區(qū)100b，阻障層140被光阻層(未顯示)保護(hù)，而使得與在mram單元區(qū)100a中的對(duì)應(yīng)處相反，第n金屬層121'的頂部表面不被暴露。

在圖6中，擴(kuò)散阻障層161整片內(nèi)襯在mram單元區(qū)100a中的底部電極通路孔137'上方以及在邏輯區(qū)100b中的阻障層140上方。之后，進(jìn)行使底部部分材料131位于擴(kuò)散阻障層161和阻障層140上方。底部部分材料131可以通過(guò)各種技術(shù)形成，如高密度離子化金屬等離子體(imp)沉積、高密度電感耦合等離子體(icp)沉積、濺鍍、物理氣相沉積(pvd)、化學(xué)氣相沉積(cvd)、低壓化學(xué)氣相沉積(lpcvd)、等離子體增強(qiáng)化學(xué)氣相沉積(pecvd)等。接著將擴(kuò)散阻障層161和底部部分材料131回蝕到與阻障層140的頂部表面齊平，如圖7所繪示者。在一些實(shí)施例中，回蝕操作包括cmp操作。如上面所討論，如果底部電極通路孔137'的開口寬于預(yù)定值，那么作為cmp操作的結(jié)果，在底部部分材料131中發(fā)生碟化效果。在圖8中，上方部分材料132整片形成在經(jīng)平坦化的底部部分材料131以及阻障層140上方。所沉積的上方部分材料132可以通過(guò)各種技術(shù)形成，如高密度離子化金屬等離子體(imp)沉積、高密度電感耦合等離子體(icp)沉積、濺鍍、物理氣相沉積(pvd)、化學(xué)氣相沉積(cvd)、低壓化學(xué)氣相沉積(lpcvd)、等離子體增強(qiáng)化學(xué)氣相沉積(pecvd)等。接著薄化上方部分材料132到預(yù)定厚度t3，如圖9中所繪示。在一些實(shí)施例中，厚度t3是約到約底部部分材料131以及上方部分材料132可以是由金屬氮化物所構(gòu)成，如tan、tin、ti/tin、tan/tin、ta、或其組合。在一些實(shí)施例中，上方部分132具有與底部部分131的材料不同的材料。底部部分材料131以及上方部分材料132統(tǒng)稱底部電極137。

圖10顯示mtj結(jié)構(gòu)130的mtj135以及頂部電極133的形成。在圖中10，沉積mtj135，其呈多個(gè)材料堆迭體在底部電極137上方的形式。在一些實(shí)施例中，mtj135具有厚度是約到約mtj135可以通過(guò)各種技術(shù)形成，如高密度離子化金屬等離子體(imp)沉積、高密度電感耦合等離子體(icp)沉積、濺鍍、物理氣相沉積(pvd)、化學(xué)氣相沉積(cvd)、低壓化學(xué)氣相沉積(lpcvd)、等離子體增強(qiáng)化學(xué)氣相沉積(pecvd)等。在一些實(shí)施例中，mtj135可包括鐵磁層、mtj間隔件、以及帽蓋層。帽蓋層形成在所述鐵磁層上。所述鐵磁層的各者可包括鐵磁材料，其可以是金屬或金屬合金，例如fe、co、ni、cofeb、feb、cofe、fept、fepd、copt、copd、coni、tbfeco、crni等。mtj間隔件可包括非鐵磁金屬，例如ag、au、cu、ta、w、mn、pt、pd、v、cr、nb、mo、tc、ru等。另一mtj間隔件也可包括絕緣體，例如al2o3、mgo、tao、ruo等。帽蓋層可包括非鐵磁材料，其可以是金屬或絕緣體，例如ag、au、cu、ta、w、mn、pt、pd、v、cr、nb、mo、tc、ru、ir、re、os、al2o3、mgo、tao、ruo等。帽蓋層可減少其相關(guān)mram單元的寫入電流。鐵磁層可作為自由層，其磁極性或磁性取向可在其相關(guān)mram單元的寫入操作期間被改變。鐵磁層和mtj間隔件可作為固定或釘扎層，其磁性取向不可在其相關(guān)mram單元的操作期間被改變。根據(jù)其它實(shí)施例，可預(yù)期到mtj135可包括抗鐵磁層。在mtj135形成后，頂部電極層133沉積在mtj135上方。頂部電極層133可以通過(guò)各種技術(shù)形成，如高密度離子化金屬等離子體(imp)沉積、高密度電感耦合等離子體(icp)沉積、濺鍍、物理氣相沉積(pvd)、化學(xué)氣相沉積(cvd)、低壓化學(xué)氣相沉積(lpcvd)、等離子體增強(qiáng)化學(xué)氣相沉積(pecvd)等。在一些實(shí)施例中，頂部電極層133由tin所構(gòu)成。

參考圖11，為了接下來(lái)的mtj結(jié)構(gòu)的形成，掩模層(未顯示)形成在頂部電極133上方。掩模層可具有多層結(jié)構(gòu)，其可包括，例如氧化物層、先進(jìn)圖案化膜(advancedpatterningfilm，apf)層、以及氧化物層。氧化物層、apf層、以及氧化物層的各者可以通過(guò)各種技術(shù)形成，如高密度離子化金屬等離子體(imp)沉積、高密度電感耦合等離子體(icp)沉積、濺鍍、物理氣相沉積(pvd)、化學(xué)氣相沉積(cvd)、低壓化學(xué)氣相沉積(lpcvd)、等離子體增強(qiáng)化學(xué)氣相沉積(pecvd)等。在一些實(shí)施例中，掩模層用以圖案化mtj135以及頂部電極133。例如，掩模區(qū)的寬度根據(jù)所要mtj直徑判定。在一些實(shí)施例中，mtj135和頂部電極133通過(guò)rie形成以具有從截面觀看的梯形形狀。在本實(shí)施例中，所使用的蝕刻劑可以選自例如cl2、bcl3、hbr、cf4、chf3、h2、n2、co、nh3、ar、醇以及xe，以在頂部部分132與mtj135之間提供所要選擇性。例如，本蝕刻操作所使用的蝕刻劑消耗mtj135大體上快于消耗底部電極130的頂部部分132。在一些實(shí)施例中，rie操作所使用的功率是約50瓦到約3000瓦。

圖12到13顯示間隔件143在mtj結(jié)構(gòu)130上方的形成。參考圖12，介電層144共形地沉積在頂部電極133、mtj135、以及底部電極137的上方部分132上方。介電層144可以通過(guò)各種技術(shù)形成，如高密度離子化金屬等離子體(imp)沉積、高密度電感耦合等離子體(icp)沉積、濺鍍、物理氣相沉積(pvd)、化學(xué)氣相沉積(cvd)、低壓化學(xué)氣相沉積(lpcvd)、等離子體增強(qiáng)化學(xué)氣相沉積(pecvd)等。介電層144可包括材料，如硅氧化物(siox)、硅氮化物(sinx)、硅氧氮化物(sixoynz)、鋁氧化物(alox)等。判定介電層144的沉積厚度d5，其密切相關(guān)于圖2中間隔件143的厚度d32。

在圖13中，在頂部電極133上以及在底部電極137的上方部分132上的介電層144的一部分被去除。頂部電極133的頂部表面以及底部電極137的頂部部分132的一部分被暴露出，而使得間隔件143形成在上方部分132a的頂部表面132a上，具有沿著在相對(duì)側(cè)壁143a與143b之間的頂部表面132a測(cè)量的剩余厚度d32。此外，間隔件143側(cè)向環(huán)繞mtj135的側(cè)壁以及頂部電極133的側(cè)壁。去除操作可以是合適的干式蝕刻操作。在一些實(shí)施例中，本實(shí)施例中的干式蝕刻操作包括采用含氟氣體的反應(yīng)性離子蝕刻(rie)。蝕刻操作使用合適的蝕刻劑進(jìn)行，如cf4、chf3、ch2f2、ar、n2、o2以及he，以在介電層144與頂部電極133或頂部部分132之間提供所要蝕刻選擇性。在一些實(shí)施例中，蝕刻操作所使用的功率是約20瓦到約1500瓦。所述蝕刻停止在頂部部分132的頂部表面132a，而使得上方部分132在蝕刻之后大體上保留其原始厚度。

參考圖14，實(shí)施去除操作，以圖案化底部電極137的頂部部分132。去除操作可以是干式蝕刻操作，如rie操作。蝕刻條件經(jīng)判定，以在頂部部分材料132與復(fù)合層142的材料以及間隔件143的間供給高選擇性。例如，蝕刻氣體選自cl2、bcl3、hbr、cf4、chf3、n2、ar以及he，并且功率控制在約50瓦到約2000瓦。因此，在去除操作之后，復(fù)合層142的一部分被暴露出。由于間隔件143對(duì)于蝕刻劑相對(duì)強(qiáng)健，放置在間隔件143下并且被間隔件143屏蔽的上方部分132未被先前蝕刻操作消耗。于是，如圖2所顯示，形成具有寬度d3的上方部分132，寬度d3大于mtj135的底部表面的寬度d2。再者，寬度d3大于在頂部電極133的底部表面的寬度d1。同樣，寬度d3大于底部電極137的底部部分131的頂部表面131a的寬度d4。此外，形成具有從表面132a到表面132b大體上一致的寬度d3的上方部分132。在一些實(shí)施例中，寬度d3可以是大于或小于beva的寬度。

在現(xiàn)有用于蝕刻132的方法中，使用干式蝕刻操作，其采用用以蝕刻mtj135的相同蝕刻劑。所述種干式蝕刻操作對(duì)介電層141/142具備些許或無(wú)選擇性，因此，可輕易地傷害介電層141/142達(dá)允許下方cu原子往外擴(kuò)散或直接暴露下方cu導(dǎo)線的程度。相反地，本揭露中的多步驟蝕刻操作防止環(huán)繞底部電極137的介電層141/142被傷害并有效減少例如下方cu原子遷移的機(jī)會(huì)。

此外，在習(xí)用mram裝置中，底部部分131具備不平表面，例如內(nèi)凹表面131a，這歸因于cmp操作導(dǎo)致的碟化效果。當(dāng)為了更優(yōu)選控制形成mtj結(jié)構(gòu)130的蝕刻操作，底部電極137的上方頂部部分132薄于約時(shí)，這個(gè)不平表面可造成mtj135的底部也不平。mtj135的平坦度對(duì)mram裝置性能來(lái)說(shuō)是關(guān)鍵的。如圖9所顯示增加上方部分132的厚度t3可有效減輕mtj135的不平底部表面，但以控制形成mtj結(jié)構(gòu)130的蝕刻操作為代價(jià)。傳統(tǒng)上，圖案化mtj結(jié)構(gòu)130采用用于mtj135的第一蝕刻劑配方，以及用于底部電極137的上方部分132的第二蝕刻劑配方。第一蝕刻劑配方與第二蝕刻劑配方不同。因此，上方部分132的厚度t3被判定成相對(duì)薄，例如小于優(yōu)選以優(yōu)選地控制蝕刻操作，以便避免對(duì)鄰接結(jié)構(gòu)如介電層140做出過(guò)度傷害。本揭露采用對(duì)上方部分132具高選擇性而不會(huì)消耗鄰接層的蝕刻劑，如cf4、chf3以及ch2f2。因此，可完成上方部分132的去除而不會(huì)傷害鄰接結(jié)構(gòu)如介電層140。在本揭露中，上方部分132的厚度可厚如彌補(bǔ)底部部分131的不平表面。在一些實(shí)施例中，上方部分132的厚度t3在約到約的范圍。

在一些實(shí)施例中，關(guān)于后續(xù)蝕刻操作，形成間隔件143作為mtj135以及頂部電極133的保護(hù)掩模。在用于圖案化底部電極137的上方部分132的干式蝕刻期間，來(lái)自上方部分132的金屬粒子由于離子轟擊而被散射。具有保護(hù)mtj135的側(cè)壁以及頂部電極133的間隔件143，被濺鍍金屬粒子可被沉積到鄰接特征，如間隔件134的側(cè)壁而非所圖案化的mtj135或頂部電極133的側(cè)壁。因此，可有效防止由于上面再沉積所致的無(wú)心短路或漏電流。

在圖15中，保護(hù)層127共形地形成在mtj135、頂部電極133、間隔件143以及復(fù)合層141/142上方。在一些實(shí)施例中，保護(hù)層127具備厚度是約到約請(qǐng)注意，mtj135的側(cè)壁以及上方部分132和間隔件143的側(cè)壁被保護(hù)層127環(huán)繞，以避免氧化或其它污染。之后，介電層129如teos層共形地沉積在保護(hù)層127上方。在一些實(shí)施例中，介電層129的厚度根據(jù)其頂部表面的水平而相對(duì)于頂部電極133的頂部表面以及間隔件143的頂部判定。例如，在邏輯區(qū)100b的介電層129的頂部表面大于或約等于mtj結(jié)構(gòu)130的頂部電極133的頂部表面。在圖16中，平坦化操作在介電層129上實(shí)施，而使得橫跨mram單元區(qū)100a和邏輯區(qū)100b，介電層129的頂部表面大體上平坦。如圖16所顯示，在平坦化操作后，頂部電極133的頂部表面從介電層129暴露出。

在圖17到19中，通過(guò)回蝕操作將阻障層140的上方部分、保護(hù)層127、以及介電層129從邏輯區(qū)100b去除，如圖17所繪示。因此，mram單元區(qū)100a是在較大于邏輯區(qū)100b的高度。在圖18中，形成介電層-低k介電層復(fù)合物180，以共形地覆蓋mram單元區(qū)100a以及邏輯區(qū)100b?？稍趫D18中觀察到階梯差181，因此，實(shí)施如圖19所繪示的回蝕操作，以獲得大體上平坦頂部表面以供后續(xù)在mram單元區(qū)100a以及邏輯區(qū)100b二者中的溝槽形成。請(qǐng)注意，在前述平坦化操作之后，介電層-低k介電層復(fù)合物180的介電層183幾乎完全地被留在邏輯區(qū)100b中。刻意保持介電層183以作為用于后續(xù)溝槽形成的保護(hù)層。介電層183可在光阻剝除操作期間防止酸性溶液傷害低k介電層。

在圖20中，光阻(未顯示)圖案化在經(jīng)平坦化介電表面上方，以形成用于金屬線和金屬通路的溝槽。例如，在mram單元區(qū)100a中，第(n+1)金屬線溝槽123a形成在mtj結(jié)構(gòu)130上方，暴露出mtj結(jié)構(gòu)130的頂部電極133的頂部表面。在邏輯區(qū)100b中，第n金屬通路溝槽以及第(n+1)金屬線溝槽(組合稱123b)形成在第n金屬線121'上方，暴露出n金屬線121'的頂部表面。

在圖21和圖22中，導(dǎo)電金屬透過(guò)例如習(xí)用雙鑲嵌操作而填充金屬線溝槽/金屬通路溝槽(后文中"溝槽")。經(jīng)圖案化溝槽通過(guò)電鍍操作而以導(dǎo)電材料填充，并且使用化學(xué)機(jī)械研磨(cmp)操作、蝕刻操作、或其組合將導(dǎo)電材料的過(guò)量部分從表面去除。電鍍溝槽的細(xì)節(jié)在下面提供。第(n+1)金屬線123'可由w形成，并且更優(yōu)選地由銅(cu)，包括alcu(統(tǒng)稱cu)形成。在一個(gè)實(shí)施例中，第(n+1)金屬線123'使用雙鑲嵌操作形成，所述雙鑲嵌操作應(yīng)為所屬領(lǐng)域的一般技術(shù)人員所熟習(xí)的操作。首先，溝槽是蝕刻貫穿低k介電層。這種工藝可通過(guò)等離子體蝕刻操作實(shí)施，如電感耦合等離子體(icp)蝕刻。接著可沉積介電襯墊(未顯示)在溝槽側(cè)壁上。在實(shí)施例中，襯墊材料可包括硅氧化物(siox)或硅氮化物(sinx)，其可通過(guò)等離子體沉積工藝形成，如物理氣相沉積(pvd)、或化學(xué)氣相沉積(cvd)，包括等離子體增強(qiáng)化學(xué)氣相沉積(pecvd)。接下來(lái)，cu晶種層鍍覆在溝槽中。請(qǐng)注意，cu晶種層可鍍覆在頂部電極133的頂部表面上方。接著，銅層沉積在溝槽中，之后平坦化所述銅層，如通過(guò)化學(xué)機(jī)械研磨(cmp)，而低到低k介電層的頂部表面。暴露的銅表面以及介電層可以是共平面。

如圖22所繪示，在平坦化操作之后，去除導(dǎo)電金屬的過(guò)度多的部分，而形成在mram單元區(qū)100a以及邏輯區(qū)100b二者中的第(n+1)金屬線123'，以及在邏輯區(qū)100b中的第n金屬通路122。在圖23中，后續(xù)阻障層141和第(n+1)金屬通路溝槽以及第(n+2)金屬線溝槽形成在低k介電層中。后續(xù)加工可進(jìn)一步包括形成各種接觸件/通路/線以及多層互連特征(如金屬層以及層間介電質(zhì))在襯底上方，其等用以連接集成電路裝置的各種特征或結(jié)構(gòu)。所述額外特征可對(duì)裝置包括所形成的金屬柵極結(jié)構(gòu)提供電氣互連。例如，多層互連包括垂直互連件，如習(xí)用通路或接觸件；以及水平互連件，如金屬線。各種互連特征可應(yīng)用各種導(dǎo)電材料，包括銅、鎢、和/或硅化物。在一個(gè)實(shí)例中，鑲嵌和/或雙鑲嵌工藝用于形成銅相關(guān)多層互連結(jié)構(gòu)。

本揭露的一些實(shí)施例提供一種半導(dǎo)體結(jié)構(gòu)，其包括一第n金屬層，在一晶體管區(qū)上方，其中n是一自然數(shù)；以及一底部電極，在所述第n金屬層上方。所述底部電極包含一底部部分，具有一第一寬度并且位于一底部電極通路(beva)中，所述第一寬度沿所述beva的一頂部表面測(cè)量；以及一上方部分，具有一第二寬度并且位于所述底部部分上方。所述半導(dǎo)體結(jié)構(gòu)也包括一磁性穿隧結(jié)(mtj)層，具有一第三寬度并且位于所述上方部分上方；一頂部電極，在所述mtj層上方；以及一第(n+1)金屬層，在所述頂部電極上方。所述第一寬度大于所述第三寬度。

本揭露的一些實(shí)施例提供一種半導(dǎo)體結(jié)構(gòu)，其包括一第n金屬層；一底部電極，在所述第n金屬層上方；一磁性穿隧結(jié)(mtj)層，在所述底部電極上方；以及一間隔件，其側(cè)向環(huán)繞所述mtj層。所述底部電極包含一頂部表面，所述頂部表面具有一第一寬度大于所述mtj層的一底部表面的一第二寬度。

本揭露的一些實(shí)施例提供一種用于制造一半導(dǎo)體結(jié)構(gòu)的方法。所述方法包括(1)形成一第n金屬層，(2)形成一mtj結(jié)構(gòu)在所述第n金屬層上方，(3)形成一間隔件在所述mtj結(jié)構(gòu)上方，環(huán)繞所述mtj結(jié)構(gòu)的一側(cè)壁，以及(4)形成一第(n+1)金屬在所述第n金屬上面。

前面列述了數(shù)個(gè)實(shí)施例的特征以便所屬領(lǐng)域的一般技術(shù)人員可更優(yōu)選地理解本揭露的方面。所屬領(lǐng)域的一般技術(shù)人員應(yīng)了解它們可輕易地使用本揭露作為用以設(shè)計(jì)或修改其它工藝和結(jié)構(gòu)的基礎(chǔ)以實(shí)現(xiàn)本文中所介紹實(shí)施例的相同目的和/或達(dá)成本文中所介紹實(shí)施例的相同優(yōu)點(diǎn)。所屬領(lǐng)域的一般技術(shù)人員也應(yīng)體認(rèn)到這些均等構(gòu)造不會(huì)悖離本揭露的精神和范圍，以及它們可在不悖離本揭露的精神和范圍下做出各種改變、取代、或替代。

再者，不打算將本申請(qǐng)案的范圍限制于說(shuō)明書中所描述的工藝、機(jī)器、制造、物質(zhì)的組成物、手段、方法、和步驟的具體實(shí)施例。從本發(fā)明的揭露，所屬領(lǐng)域的一般技術(shù)人員將輕易地了解到，可根據(jù)本發(fā)明利用目前存在或待于日后開發(fā)出的實(shí)施如本文中所述的相應(yīng)實(shí)施例大體上相同功能或達(dá)成如本文中所述的相應(yīng)實(shí)施例大體上相同結(jié)果的工藝、機(jī)器、制造、物質(zhì)的組成物、手段、方法、或步驟。據(jù)此，隨附的權(quán)利要求書打算在它們的范圍中，包括這些工藝、機(jī)器、制造、物質(zhì)的組成物、手段、方法、或步驟。

符號(hào)說(shuō)明

10、20半導(dǎo)體結(jié)構(gòu)

100半導(dǎo)體襯底/襯底

100amram單元區(qū)

100b邏輯區(qū)

101晶體管結(jié)構(gòu)

101'金屬化結(jié)構(gòu)

103源極

105漏極

107柵極/漏極

108接觸插塞

109層間介電質(zhì)/ild

111淺溝渠隔離/sti

121第n金屬層

121'第n金屬線/第n金屬層

122金屬通路

122'第n金屬通路

123第(n+1)金屬層

123'第(n+1)金屬線/金屬線

123a第(n+1)金屬線溝槽

123b第n金屬通路溝槽以及第(n+1)金屬線溝槽

125金屬間介電質(zhì)/imd

127保護(hù)層

128、129介電層

144、183介電層

130mtj結(jié)構(gòu)/底部電極

131底部部分/底部部分材料

131a頂部表面/內(nèi)凹表面

132上方部分/頂部部分/上方部分材料

132a頂部表面/表面/上方部分

132b底部表面/表面

133頂部電極/頂部電極層

135mtj

137底部電極

137'底部電極通路孔

140阻障層/介電層

141sic/sic層/復(fù)合層/后續(xù)阻障層

142原硅酸四乙酯/teos/teos層/sro層/復(fù)合層

143間隔件

143a、143b側(cè)/側(cè)壁

161阻障層/擴(kuò)散阻障層

180介電層-低k介電層復(fù)合物

181階梯差

t1、t2、t3厚度

d1、d2、d3寬度

d4、d5、d32厚度