本發(fā)明構思涉及圖像傳感器。更具體地，并且不作為限制，在本公開中公開的本發(fā)明構思的具體實施方式針對在像素分隔結構中包括導電層的圖像傳感器以及制造該圖像傳感器的方法、和包括該圖像傳感器的系統(tǒng)。

背景技術：

圖像傳感器是將光學圖像轉換成電信號的半導體器件。圖像傳感器通常被分為電荷耦合器件(CCD)圖像傳感器以及互補金屬氧化物半導體(CMOS)圖像傳感器。CMOS圖像傳感器也被稱為CIS。該CIS包括布置成二維傳感器陣列的多個像素。每個像素包括光電二極管(PD)。PD將入射到其上的光轉換成電信號。隨著半導體器件變得越來越集成，圖像傳感器也變得更高度地集成。由于圖像傳感器的高集成，所以每個像素的尺寸減小，并且像素之間串擾的風險增加。

技術實現(xiàn)要素：

在一個實施方式中，本公開涉及一種圖像傳感器，該圖像傳感器包括：基板，包括像素區(qū)域、第一側以及與第一側相反的第二側，其中光入射到第二側并且像素區(qū)域包括多個像素；像素分隔結構，布置在基板中以使像素彼此分離并且在其中包括導電層；以及電壓施加線層，與導電層間隔開并且布置在基板上以圍繞像素區(qū)域的外部分的至少一部分，其中電壓施加線層通過至少一個接觸電連接到導電層。在一個實施方式中，導電層具有網(wǎng)格結構。

在另一實施方式中，本公開涉及一種圖像傳感器，該圖像傳感器包括：基板，像素區(qū)域、鄰近像素區(qū)域布置的虛設區(qū)域、第一側以及與第一側相反的第二側，其中光入射到第二側，像素區(qū)域包含多個像素，并且虛設區(qū)域包含至少一個虛設像素；像素分隔結構，布置在基板中以使像素彼此分離并且在其中包括導電層；電壓施加線層，布置在像素區(qū)域的外部分處并且電連接到導電層；以及內部線層，布置在第一側上的絕緣層中，其中負電壓通過電壓施加線層被施加到導電層，以及其中電壓施加線層和內部線層的至少一個通過虛設接觸電連接到所述至少一個虛設像素。

在特定實施方式中，本公開涉及一種制造圖像傳感器的方法。該方法包括：準備基板，該基板包含在其中限定的像素區(qū)域，其中基板具有第一側和與第一側相反的第二側；形成使布置在像素區(qū)域中的像素彼此分離并且在其中包含導電層的像素分隔結構；在第一側或第二側形成電壓施加線層以圍繞像素區(qū)域的外部分的至少一部分，電壓施加線層電連接到導電層；在第一側上形成內部線層；以及在第二側上形成濾色器和微透鏡。

在其它實施方式中，本公開涉及一種制造圖像傳感器的方法，其中該方法包含：準備基板，該基板包含在其中限定的像素區(qū)域和虛設區(qū)域，其中基板具有第一側和與第一側相反的第二側；形成使布置在像素區(qū)域中的像素彼此分離并且在其中包含導電層的像素分隔結構；在第一側形成連接到虛設區(qū)域中的虛設像素的虛設接觸；在第一側或第二側形成電壓施加線層以圍繞像素區(qū)域的外部分的至少一部分，電壓施加線層電連接到導電層；在第一側上形成內部線層；以及在第二側上形成濾色器和微透鏡。在該方法中，虛設接觸電連接電壓施加線層和內部線層的至少之一到虛設像素。

在另一實施方式中，本公開涉及一種系統(tǒng)，該系統(tǒng)包括：處理器；以及圖像傳感器，聯(lián)接到處理器并且受其操作控制。在該系統(tǒng)中，圖像傳感器包括：基板，包括像素區(qū)域、第一側以及與第一側相反的第二側，其中光入射到第二側并且像素區(qū)域包括多個像素；光電二極管，布置在基板的像素的每個中；像素分隔結構，布置在基板中以使像素彼此分離并且在其中包括導電層，其中導電層具有網(wǎng)格結構；以及電壓施加線層，與導電層間隔開并且布置在基板上以圍繞像素區(qū)域的外部分的至少一部分，其中電壓施加線層通過至少一個接觸電連接到導電層。

在一些實施方式中，一種圖像傳感器包括：基板，包括像素的陣列；導電結構，設置在基板內并且在所述陣列的像素之間；和電連接到導電結構的線層，其中線層形成在基板上。

在一些實施方式中，一種圖像傳感器包括：基板，包括像素的陣列；分隔結構，形成在基板內以使所述陣列的像素彼此分離，其中分隔結構包括在其中的導電結構；電連接到導電結構的線層，其中線層形成在基板上。

附圖說明

從以下結合附圖的詳細描述，本公開的實施方式將被更清楚地理解，在附圖中：

圖1是顯示根據(jù)本公開的一個實施方式的圖像傳感器的示例性布局圖；

圖2A和2B分別是圖1的部分“A”的放大圖和單元像素的電路圖；

圖3A和3B分別是沿圖2A中的線I-I和II-II'截取的截面圖；

圖4是顯示圖3A的部分“B”的放大圖；

圖5A至9B是顯示按照本公開的具體實施方式的示例性圖像傳感器的截面圖，其中圖5A、6A、7A、8A和9A對應于圖3A，并且圖5B、6B、7B、8B和9B對應于圖3B；

圖10A至10C是顯示按照本公開的具體實施方式的圖像傳感器的示例性布局圖；

圖11是顯示根據(jù)本公開的一實施方式的示例性圖像傳感器的布局圖；

圖12是顯示圖11的部分“C”的放大圖；

圖13A和13B是沿圖12中的線III-III'截取的截面圖；

圖14，其對應于圖12，是顯示根據(jù)本公開的一個實施方式的示例性圖像傳感器的布局圖；

圖15A-15C是沿圖14中的線IV-IV'截取的截面圖；

圖16是顯示根據(jù)本公開的一個實施方式的示例性圖像傳感器的布局圖；

圖17是顯示圖16的部分“D”的放大圖；

圖18是沿圖17中的線V-V'截取的截面圖；

圖19是顯示根據(jù)本公開的一個實施方式的示例性圖像傳感器的布局圖；

圖20A至20E是顯示根據(jù)本公開的具體實施方式的制造圖3A的圖像傳感器的示例性方法的截面圖；

圖21A至21C是顯示根據(jù)本公開的特定實施方式的制造圖5A或6A的圖像傳感器的示例性方法的截面圖；

圖22A和22B是顯示根據(jù)本公開的特定實施方式的制造圖7A的圖像傳感器的示例性方法的截面圖；

圖23A至23C是顯示根據(jù)本公開的特定實施方式的制造圖8A的圖像傳感器的示例性方法的截面圖；

圖24是顯示根據(jù)本公開的實施方式的制造圖13A的圖像傳感器的示例性方法的截面圖；

圖25A和25B是顯示根據(jù)本公開的特定實施方式的制造圖13B的圖像傳感器的示例性方法的截面圖；

圖26是顯示包括根據(jù)本公開的特定實施方式的圖像傳感器的示例性照相機系統(tǒng)的框圖；

圖27是顯示包括根據(jù)本公開的特定實施方式的圖像傳感器的電子裝置的示例性框圖；

圖28和29是顯示每個包括根據(jù)本公開的特定實施方式的圖像傳感器的示例性電子裝置的視圖。

具體實施方式

在下文中，將參考附圖詳細說明本公開。

圖1是顯示根據(jù)本公開的一個實施方式的圖像傳感器的示例性布局圖，圖2A和2B分別是圖1的部分“A”的放大圖和單元像素的電路圖。此外，圖3A和3B分別是沿圖2A中的線I-I'和II-II'截取的截面圖，圖4是顯示圖3A的部分“B”的放大圖。為了便于參考，一組相關圖中的多個圖可以被共同地提及，而沒有局部指示。例如，圖2A和2B可以被總稱為“圖2”，圖3A和3B可以被總稱為“圖3”，等等。

參考圖1至4，根據(jù)本公開的一個實施方式的圖像傳感器100包括基板101(圖3A和4)、光電二極管PD(圖2B、3A和4)、像素分隔結構110(圖2A和圖3-4)、電壓施加線層120、內部線層140(圖3A-3B)、濾色器162(圖3A-3B)和微透鏡164(圖3A-3B)。

基板101可以由體硅晶片或外延片形成。外延片包括通過外延工藝在體晶片上生長的晶體層，即，外延層?；?01不限于體晶片或外延片，基板101可以由各種其它類型的晶片諸如拋光晶片、退火晶片、絕緣體上硅(SOI)晶片等形成。

基板101可以包括前側(FS)和背側(BS)。如圖3A所示，因為內部線層140布置在前側FS上并且濾色器162和微透鏡164布置在背側BS上，所以光可以從背側BS入射。包括多個單元像素(UP)的像素區(qū)域(PA)或有源像素傳感器(APS)區(qū)域可以被定義在基板101中。如圖1所示，當被看做水平截面時，像素區(qū)域PA具有矩形形狀，但是像素區(qū)域PA被看作水平截面的形狀不限于矩形形狀。

每個單元像素UP(圖2A)吸收入射光并聚集與入射光的量相應的電荷。每個單元像素UP包括形成在基板101中的光電二極管PD和阱區(qū)PW。光電二極管PD和阱區(qū)PW通過在像素區(qū)域PA上進行離子注入工藝以用具有相反極性的雜質摻雜光電二極管PD和阱區(qū)PW而形成。例如，在基板101由P型外延晶片形成的情況下，光電二極管PD用N型雜質摻雜，阱區(qū)PW用P型雜質摻雜。光電二極管PD相對深地從前側FS到背側BS形成在基板101中。然而，阱區(qū)PW相對淺地從前側FS到背側BS形成在基板101中。

如圖2B所示，每個單元像素UP可以包括光電二極管PD、傳輸晶體管Tx、源跟隨器晶體管Sx、復位晶體管Rx和選擇晶體管Ax。傳輸晶體管Tx、源跟隨器晶體管Sx、復位晶體管Rx和選擇晶體管Ax分別包括傳輸柵極TG、源跟隨器柵極SF、復位柵極RG和選擇柵極SEL。

光電二極管PD可以包括N型雜質區(qū)域和P型雜質區(qū)域。傳輸晶體管Tx的漏極對應于浮置擴散區(qū)FD。此外，浮置擴散區(qū)FD可以是，但是不限于，復位晶體管Rx的源極。浮置擴散區(qū)FD可以電連接到源跟隨器晶體管Sx的源跟隨器柵極SF。源跟隨器晶體管Sx可以連接到選擇晶體管Ax。復位晶體管Rx、源跟隨器晶體管Sx和選擇晶體管Ax可以被彼此相鄰的像素共用，因而集成度可以提高。

在下文中，將參考圖2B簡要地描述圖像傳感器的操作。在光阻擋狀態(tài)，源極電壓VDD被施加到復位晶體管Rx的漏極和源跟隨器晶體管Sx的漏極以釋放保留在浮置擴散區(qū)FD中的電荷。然后，當復位晶體管Rx被截止且外部光入射到光電二極管PD時，在光電二極管PD中產(chǎn)生電子空穴對?？昭ㄒ苿拥絇型雜質區(qū)域，電子移動到N型雜質區(qū)域。當傳輸晶體管Tx導通時，電荷被傳送到并聚集在浮置擴散區(qū)FD中。源跟隨器晶體管Sx的柵偏壓與電荷的聚集量成比例地變化，并導致源跟隨器晶體管Sx的源極電勢的變化。在這種情形下，由電荷所致的信號可以通過使選擇晶體管Ax導通而借助列線(column line)讀出。

像素分隔結構110(圖2A)布置在基板101中以使單元像素UP彼此分離。當在如圖2A所示的平面圖中看時，像素分隔結構110具有網(wǎng)格結構。此外，像素分隔結構110具有與基板101的厚度相應的高度。例如，像素分隔結構110可以連接基板101的前側FS和背側BS，如例如圖3A所示。

像素分隔結構110可以包括深溝槽隔離(DTI)層111和布置在DTI層111中的導電層113(圖2A和3A)。此外，像素分隔結構110還可以包括布置在DTI層111下面的溝道停止區(qū)域115。在某些實施方式中，可以省略溝道停止區(qū)域115。DTI層111可以由具有與基板101的折射率不同的折射率的絕緣材料形成。例如，DTI層111可以由以下至少之一形成：硅氧化物層、硅氮化物層和硅氮氧化物層。在本實施方式的圖像傳感器100中，DTI層111可以與基板101的前側FS接觸并且可以與基板101的背側BS間隔開。

導電層113由多晶硅或摻雜多晶硅形成，但是導電層113的材料不限于此或不因此受到限制。導電層113可以由可以間隙填充DTI層111的溝槽的任何類型的導電材料形成。例如，導電層113可以由以下至少之一形成：金屬、金屬硅化物和包含金屬的導電材料。

同時，因為像素分隔結構110具有是單一整體結構的網(wǎng)格結構，所以導電層113也具有作為單一整體結構的網(wǎng)格結構。因此，導電層113可以被認為是電學上的單體結構。換言之，當電功率被施加到導電層113的任何部分時，電功率可以被供給到整個導電層113。

溝道停止區(qū)域115與背側BS接觸。例如，光電二極管PD用N型雜質摻雜，溝道停止區(qū)域115用P型雜質摻雜。如上所述，溝道停止區(qū)域115可以被省略，在這種情形下，DTI層111可以與基板101的背側BS接觸。

因為像素分隔結構110形成得遍及基板101的前側FS至背側BS，所以單元像素UP可以彼此分離，從而防止發(fā)生由傾斜入射光所致的串擾。光電二極管PD可以與像素分隔結構110間隔開地形成；然而，光電二極管PD可以形成為與像素分隔結構110的側壁接觸。在光電二極管PD形成為與像素分隔結構110的側壁接觸的情形下，光電二極管PD具有與每個單元像素UP的面積相同的面積，并且光電二極管PD的光接收面積增加，從而改善占空系數(shù)。

同時，參考圖2B描述的晶體管(基板101中未示出)布置在基板101的前側FS上。阱區(qū)PW布置在光電二極管PD上方(圖3A)。淺溝槽隔離(STI)層103a和103b布置在阱區(qū)PW上以定義每個晶體管的有源區(qū)。STI層103a和103b具有比DTI層111淺的深度。STI層103a和DTI層111可以在一些區(qū)域中一體地聯(lián)接到彼此。例如，像素分隔結構110可以在穿透STI層103a之后聯(lián)接到STI層103a。因此，如圖3A的示例性實施方式所示，當看作單元像素UP之間的截面時，STI層103a和像素分隔結構110可具有“T”形狀。隨后將參考圖20A至20E詳細描述其中像素分隔結構110穿透STI層103a的結構。

電壓施加線層120形成在基板上以圍繞如圖1所示的像素區(qū)域PA的外部分。更具體而言，電壓施加線層120具有圍繞具有矩形形狀的像素區(qū)域PA的外部分的矩形環(huán)形狀。電壓施加線層120布置在第一內部絕緣層131上，該第一內部絕緣層131自身布置在基板101的前側FS上的絕緣層130中的最下面的位置，如例如圖3A所示。

電壓施加線層120可以用作施加電壓到像素分隔結構110的導電層113的線層。因而，電壓施加線層120布置在與導電層113被布置的位置相應的位置處。例如，電壓施加線層120布置在與像素分隔結構110的布置在像素區(qū)域PA的最外面的位置處的部分對應的位置處。一般而言，沒有線層或最少量的線層布置在像素分隔結構110的布置在像素區(qū)域PA的最外面的位置處的所述部分之上。因此，因為圖像傳感器100被設計為允許電壓施加線層120布置在像素分隔結構110的所述部分上以及在像素區(qū)域PA的最外面的位置處，所以電壓施加線層120可以容易地形成，而不改變像素區(qū)域PA的線層的布局或具有線層的布局的最小變化。

電壓施加線層120通過穿透第一內部絕緣層131的接觸122電連接到導電層113，例如，如圖3A的實施方式中所示。接觸122被提供為復數(shù)個，并且這些多個接觸122沿電壓施加線層120以一間距彼此間隔開地布置。因為接觸122沿圍繞像素區(qū)域PA的外部分的電壓施加線層120布置，所以接觸122的數(shù)目可以被優(yōu)化。如上所述，因為導電層113具有一體形成的單體的結構，所以電壓可以通過一個接觸被施加到整個導電層113。然而，當電壓通過多個接觸被并行地施加到導電層113時，電壓在短時間內被均勻地施加到導電層113的整個部分。

電壓施加線層120和接觸122分別與第一內部線層141和第一內部絕緣層131中的豎直接觸142一起形成，如圖3A的示例性實施方式所示。因此，不要求用于形成電壓施加線層120和接觸122的分開的額外工藝。然而，在某些實施方式中，電壓施加線層120和接觸122可以與第一內部線層141和豎直接觸142分離地形成。

電壓施加線層120連接到像素區(qū)域PA外部的外線層(未示出)并且從外線層接收負電壓(-Vbias)(圖3A-3B)。施加到電壓施加線層120的負電壓(-Vbias)通過接觸122被施加到導電層113，然后被施加到整個導電層113。當負電壓(-Vbias)被施加到導電層113時，存在于DTI層111的表面上的空穴被保持，因而暗電流特性可以改善。例如，如圖4所示，當負電壓(-Vbias)被施加到導電層113時，導電層113的電子移動到導電層113和DTI層111之間的界面，并且基板101的空穴移動到基板101和DTI層111之間的界面，并且聚集在那里。如上所述，當空穴靠近DTI層111的所述界面聚集時，來自DTI層111的缺陷電子被抑制，因而圖像傳感器的暗電流特性改善。

同時，外圍電路區(qū)可以布置在像素區(qū)域PA外部。多個CMOS電路可以布置在外圍電路區(qū)中以對圖像進行信號處理。此外，電壓施加裝置可以布置在外圍電路區(qū)中。電壓施加裝置通過外線層施加適于控制暗電流的負電壓到電壓施加線層120。

絕緣層130和內部線層140布置在基板101的前側FS上。絕緣層130具有如圖3A-3B的實施方式所示的多層結構。例如，絕緣層130包括第一內部絕緣層131、第二內部絕緣層133和第三內部絕緣層135。絕緣層130不限于該三層結構。也就是，絕緣層130可具有四層或更多層。

內部線層140包括多個線層。例如，內部線層140包括在第一內部絕緣層131上的第一內部線層141以及在第二內部絕緣層133上的第二內部線層143，但是內部線層140的數(shù)目不限于兩個。也就是，內部線層140的數(shù)目可以是三個或更多。第一和第二內部線層141和143通過豎直接觸142電連接到彼此并且電連接到基板101的有源區(qū)，例如，如圖3A所示。在某些實施方式中，內部線層140可以在像素區(qū)域PA外部的外圍電路區(qū)中延伸。

在圖像傳感器中，絕緣層可具有四層或更多層的多層結構，內部線層可以包括三個線層或更多線層。在本公開的圖像傳感器100中，絕緣層130可以包括四層或更多層，并且內部線層140可以包括三個線層或更多線層。為了說明的方便，絕緣層130和內部線層140以簡單形式示出。此外，在絕緣層的與像素分隔結構110相應的部分中的線的密度可以高于在絕緣層的與單元像素(UP)相應的部分中的線的密度，因為布置在絕緣層的與像素分隔結構110相應的部分上的線層的數(shù)目大于在絕緣層的與單元像素(UP)相應的部分上的線層的數(shù)目。然而，在背側照明(BSI)圖像傳感器的情形下，像素分隔結構110的部分和單元像素UP的部分之間的密度沒有明顯差異存在。

圖像傳感器可以被分類為其中光入射到基板101的前側FS的前側照明(FSI)圖像傳感器或其中光入射到基板101的背側BS的BSI圖像傳感器。圖像傳感器100可以是BSI圖像傳感器，因為濾色器162和微透鏡164布置在基板101的背側BS上。

如圖3A-3B所示，抗反射層151、第一絕緣層153和第二絕緣層155布置在基板101的背側BS上。濾色器162和微透鏡164布置在第二絕緣層155上以對應于每個單元像素UP。濾色器162被包括于具有矩陣形式的濾色器陣列(未示出)中。在一個實施方式中，濾色器陣列可具有包括紅色濾色器、綠色濾色器和藍色濾色器的拜耳(Bayer)圖案。在另一實施方式中，濾色器陣列可以包括黃色濾色器、品紅色濾色器和青色濾色器。此外，在某些實施方式中，濾色器陣列還可以包括白色濾色器。這里，第一絕緣層153可以是平坦化絕緣層，第二絕緣層155可以是鈍化層。

本公開的具體實施方式的圖像傳感器100包括布置為圍繞像素區(qū)域PA的外部分的電壓施加線層120。此外，圖像傳感器100還包括沿電壓施加線層120以一間距布置并且連接電壓施加線層120和像素分隔結構110的導電層113的接觸122。

在圖像傳感器100中，電壓施加線層120和接觸122可以在不改變像素區(qū)域PA的線層的布局的情況下或不進行分離的額外工藝的情況下形成。因此，本公開的圖像傳感器100可以通過使用應用于一般圖像傳感器的工藝而不進行額外工藝容易地形成。

在圖像傳感器100，接觸122的數(shù)目可以優(yōu)化，因為電壓施加線層120和接觸122二者均布置在像素區(qū)域PA中，如上所述。此外，因為負電壓(-Vbias)通過接觸122并行地施加到導電層113，所以負電壓可以在短時間內均勻地施加到整個導電層113。結果，圖像傳感器100的暗電流特性可以有效地改善。

圖5A至9B是顯示根據(jù)本公開的特定實施方式的示例性圖像傳感器的截面圖，其中圖5A、6A、7A、8A和9A對應于圖3A，圖5B、6B、7B、8B和9B對應于圖3B。在以下圖5A至9B的討論中，與參考圖1至4描述的那些相同的元件將僅被簡要地描述，或從討論省略。

參考圖5A和5B，顯示了包括與圖3A的圖像傳感器100的那些不同的像素分隔結構110a和接觸122a的圖像傳感器100a。詳細地，在圖像傳感器100a中，像素分隔結構110a布置在STI層103a的下表面上，而未穿透STI層103a。此外，因為像素分隔結構110a布置在STI層103a的下表面上以聯(lián)接到STI層103a，所以連接電壓施加線層120和像素分隔結構110a的導電層113a的接觸122a穿透第一內部絕緣層131和STI層103a。因此，本實施方式的圖像傳感器100a的接觸122a具有比圖3A的圖像傳感器100的接觸122的長度大的長度。

如同在圖3A-3B中的圖像傳感器100的情況下，在圖5A-5B的圖像傳感器100a中，電壓施加線層120布置為圍繞像素區(qū)域PA的外部分。此外，接觸122a被提供為復數(shù)個，并且這樣的多個接觸122a沿電壓施加線層120以一間距布置。

參考圖6A和6B，在本公開的圖像傳感器100b中，像素分隔結構110和STI層之間的聯(lián)接結構與圖3A的圖像傳感器100的不同。更詳細地，在本實施方式的圖像傳感器100b中，像素分隔結構110在沒有聯(lián)接到STI層的情況下形成。因此，像素分隔結構110的上部分的側表面與阱區(qū)PW直接接觸。STI層103b形成在單元像素(UP)中以使器件例如晶體管彼此隔離。

然而，圖6A的實施方式中的像素分隔結構110可以與圖3A的圖像傳感器100的像素分隔結構110相同，除了圖6A中的像素分隔結構110沒有聯(lián)接到STI層之外。因此，在圖6A中連接電壓施加線層120和像素分隔結構110的導電層113的接觸122的結構可以與圖3A的圖像傳感器100的接觸122的結構相同，并且圖6A的圖像傳感器100b的接觸122的長度可以與圖3A的圖像傳感器100的接觸122的長度相同。

在圖像傳感器100b中，電壓施加線層120布置為圍繞像素區(qū)域PA的外部分。此外，接觸122被提供為復數(shù)個，并且這樣的多個接觸122沿電壓施加線層120以一間距布置。

參考圖7A和7B，顯示了包括與圖3A的圖像傳感器100的那些不同的電壓施加線層120a和接觸122b的圖像傳感器100c。詳細地，在本實施方式的圖像傳感器100c中，電壓施加線層120a和接觸122b在基板101的背側BS'連接到像素分隔結構110b。因為電壓施加線層120a布置在基板101的背側BS'，所以下絕緣層157進一步布置在基板101的背側BS'上，并且電壓施加線層120a布置在下絕緣層157的下表面上。此外，接觸122b在穿透下絕緣層157和DTI層111之后連接到導電層113的下表面。

如圖7A和7B所示，像素分隔結構110b可以不包括溝道停止區(qū)域，因為下絕緣層157直接布置在基板101的背側BS'上。此外，在本實施方式的圖像傳感器100c中，基板101的厚度比圖3A的圖像傳感器100的基板101的厚度小溝道停止區(qū)域的厚度。在像素分隔結構110b的長度增加的情形下，圖像傳感器100c中的基板101的厚度可以保持為等于圖3A的圖像傳感器100的基板101的長度。

當下絕緣層157、電壓施加線層120a和接觸122b布置在基板101的背側BS'上時，抗反射層151布置在下絕緣層157和電壓施加線層120a上。類似于圖3A的圖像傳感器100，第一絕緣層153和第二絕緣層155布置在抗反射層151上，并且濾色器162和微透鏡164布置在第二絕緣層155的一部分上。

在本實施方式的圖像傳感器100c中，電壓施加線層120a還布置為圍繞像素區(qū)域PA的外部分。然而，與圖3A的圖像傳感器100不同，在圖7A-7B的圖像傳感器100c中，電壓施加線層120a形成在基板101的背側BS'的下絕緣層157上。此外，接觸122b被提供為復數(shù)個，并且這樣的多個接觸122b沿電壓施加線層120a以間距布置。接觸122b穿透下絕緣層157并且連接到像素分隔結構110b的導電層113的下表面。

參考圖8A和8B，顯示了圖像傳感器100d的像素分隔結構110c，其與之前描述的圖像傳感器100、100a、100b和100c的像素分隔結構不同。更具體而言，圖像傳感器100、100a、100b和100c的像素分隔結構從基板101的前側FS延伸到背側BS，但是圖像傳感器100d的像素分隔結構110c從背側BS延伸到前側FS，如圖8A的示例性實施方式中所示。

其中像素分隔結構延伸的方向基于溝槽形成在基板101哪一側來確定。然而，在其中像素分隔結構延伸的方向不基于制造工藝而是基于通過制造工藝獲得的最終產(chǎn)品確定的情形下，該方向可以基于像素分隔結構的上部分和下部分的哪個具有比另一個更寬的寬度以及像素分隔結構的上部分和下部分的哪個比另一個更鄰近前側FS或背側BS布置來確定。在本實施方式的圖像傳感器100d的情形下，因為像素分隔結構110c的下部分的寬度大于像素分隔結構110c的上部分的寬度并且下部分比上部分更鄰近于背側BS布置，所以像素分隔結構從基板101的背側BS延伸到前側FS。

雖然像素分隔結構110c的延伸方向與先前描述的實施方式的相反，但是本公開的圖像傳感器100d的像素分隔結構110c包括DTI層111c、導電層113c和溝道停止區(qū)域115c。如圖8A和8B所示，像素分隔結構110c布置為對應于STI層103a。在某些實施方式中，可以省略溝道停止區(qū)域115c。在省略了溝道停止區(qū)域115c的情形下，DTI層111c與STI層103a的下表面直接接觸。

在圖像傳感器100d中，電壓施加線層120a布置在基板101的背側BS。因此，下絕緣層157布置在背側BS上，接觸122b在穿透下絕緣層157之后連接到導電層113c的下表面。在除了像素分隔結構110c被布置的區(qū)域之外區(qū)域中，DTI層111c'插入基板101和下絕緣層157之間。然而，在某些其它實施方式中，可以省略插置在基板101和下絕緣層157之間的DTI層111c'。

在圖8A-8B的圖像傳感器100d中，電壓施加線層120a布置為圍繞像素區(qū)域PA的外部分并且形成在基板101的背側BS的下絕緣層157上。此外，接觸122b被提供為復數(shù)個，并且多個這樣的接觸122b沿電壓施加線層120a以間距布置。接觸122b穿透下絕緣層157并且連接到像素分隔結構110c的導電層113c的下表面。

參考圖9A和9B，顯示了圖像傳感器100e，該圖像傳感器100e在圖像傳感器100e的電壓施加線層120和接觸122a布置在基板101的前側FS這一方面不同于圖8A的圖像傳感器100d。更具體而言，圖9A-9B的圖像傳感器100e包括從背側BS延伸到前側FS的像素分隔結構110d。此外，在像素分隔結構110d中，DTI層111d與STI層103a的下表面接觸，而沒有溝道停止區(qū)域，或DTI層111d從STI層103a的下表面向上突出。

電壓施加線層120布置在第一內部絕緣層131上，并且接觸122a穿透第一內部絕緣層131和STI層103a以與像素分隔結構110d的導電層113d接觸。在圖像傳感器100e中電壓施加線層120的布置結構和接觸122a的布置結構與參考圖5A的圖像傳感器100a描述的那些相同。

圖10A至10C是顯示根據(jù)本公開的特定實施方式的圖像傳感器的示例性布局圖。在以下圖10A至10C的討論中，與參考圖1至9B描述的那些相同的元件將僅被簡要地描述，或從討論省略。

參考圖10A，顯示了圖像傳感器100f的電壓施加線層120b，該電壓施加線層120b布置在像素區(qū)域PA的外側以僅圍繞像素區(qū)域PA的拐角部分而沒有如例如在圖1的實施方式的情形中那樣完全圍繞像素區(qū)域PA的外部分。更具體而言，在圖10A的實施方式中，電壓施加線層120b具有與像素區(qū)域PA的拐角部分相應的L形狀。此外，具有L形狀的電壓施加線層120b被提供在分別與所述四個拐角部分相應的四個部分中。

多個接觸122布置在四個電壓施加線層120b的每個中。接觸122在穿透第一內部絕緣層131(參考圖3A)之后連接到像素分隔結構110的導電層113(參考圖3A)。

圖10A的實施方式中的圖像傳感器100f具有與圖3A的圖像傳感器100的那些相同的結構和功能，除了四個電壓施加線層120b形成為具有L形狀并且分別布置為與像素區(qū)域PA的四個拐角對應之外并且除了接觸122的布置受電壓施加線層120b的結構限制之外。因此，其它元件的細節(jié)被省略。

此外，在圖10A中的圖像傳感器100f中，當作為豎直截面看時，電壓施加線層120b、接觸122和像素分隔結構110的結構可以與圖3A的圖像傳感器100的電壓施加線層120、接觸122和像素分隔結構110的結構相同。然而，當作為垂直截面看時，圖10A中的圖像傳感器100f的結構不限于圖3A的圖像傳感器100的豎直結構。例如，當作為垂直截面看時，本實施方式的圖像傳感器100f可具有圖5A至9B的圖像傳感器100a、100b、100c、100d和100e的結構作為其豎直結構。

參考圖10B，顯示了圖像傳感器100g的電壓施加線層120c，該電壓施加線層120c布置在像素區(qū)域PA的外側以圍繞像素區(qū)域PA的側部分而沒有如例如在圖1中的實施方式的情形中那樣地完全圍繞像素區(qū)域PA的外部分。更具體而言，在圖10B的實施方式中，電壓施加線層120c具有與像素區(qū)域PA的側部分相應的條形狀。此外，具有條形狀的電壓施加線層120c被提供在分別與四個側部分相應的四個部分中。

多個接觸122布置在四個電壓施加線層120c的每個中。接觸122在穿透第一內部絕緣層131(參考圖3A)之后連接到像素分隔結構110的導電層113(參考圖3A)。

圖10B的實施方式中的圖像傳感器100g具有與圖3A的圖像傳感器100的那些相同的結構和功能，除了四個電壓施加線層120c形成為具有條形狀并且分別布置為與像素區(qū)域PA的四個側部分對應之外并且除了接觸122的布置受電壓施加線層120c的結構限制之外。因此，其它元件的細節(jié)被省略。此外，當作為豎直截面看時，圖10B中的圖像傳感器100g的結構不限于圖3A的圖像傳感器100的豎直結構，本實施方式的圖像傳感器100g可具有圖5A至9B的圖像傳感器100a、100b、100c、100d和100e的結構作為在作為垂直截面看時的其豎直結構。

參考圖10C，顯示了圖像傳感器100h的電壓施加線層120d，該電壓施加線層120d布置在像素區(qū)域PA的外側以圍繞像素區(qū)域PA的拐角部分和側部分而沒有完全圍繞像素區(qū)域PA的外部分。更具體而言，電壓施加線層120d具有與像素區(qū)域PA的拐角部分相應的L形狀和與像素區(qū)域PA的側部分相應的條形狀。此外，具有L形狀的電壓施加線層120d被提供在分別與四個拐角部分相應的四個部分中，并且具有條形狀的電壓施加線層120d提供在分別與四個側部分相應的四個部分中。

多個接觸122布置在八個電壓施加線層120d的每個中。接觸122在穿透第一內部絕緣層131(參考圖3A)之后連接到像素分隔結構110的導電層113(參考圖3A)。

圖10C的實施方式中的圖像傳感器100h具有與圖3A的圖像傳感器100的那些相同的結構和功能，除了四個電壓施加線層120d形成為具有L形狀并且分別布置為與像素區(qū)域PA的四個拐角部分對應，以及四個電壓施加線層120d形成為具有條形狀并且分別布置為與像素區(qū)域PA的四個側部分對應之外，和除了接觸122的布置受電壓施加線層120d的結構限制之外。因此，其它元件的細節(jié)被省略。此外，當作為豎直截面看時，圖10C中的圖像傳感器100h的結構不限于圖3A的圖像傳感器100h的豎直結構，本實施方式的圖像傳感器100h可具有圖5A至9B的圖像傳感器100a、100b、100c、100d和100e的結構作為在作為垂直截面看時的其豎直結構。

在討論至此，已經(jīng)描述了在圖像傳感器中的電壓施加線層和接觸的各種布置結構。然而，本公開不限于根據(jù)先前描述的實施方式的電壓施加線層和接觸的布置結構。因而，例如，包括布置為圍繞像素區(qū)域PA的外部分的至少一部分的電壓施加線層以及將電壓施加線層連接到像素分隔結構的導電層的接觸的圖像傳感器可以在本公開的范圍和精神內。

圖11是顯示根據(jù)本公開的實施方式的示例性圖像傳感器的布局圖，圖12是顯示圖11的部分“C”的放大圖，圖13A和13B是沿圖12中的線III-III'截取的截面圖。在圖11至13B中，與參考圖1至10C描述的那些相同的元件將僅被簡要地描述或從討論省略。

參考圖11至13A，顯示了圖像傳感器100i，該圖像傳感器100i類似于圖3A的圖像傳感器100，除了虛設接觸172布置在像素區(qū)域PA外部的虛設區(qū)域DA中之外。

如圖13A所示，在圖像傳感器100i中，基板101包括前側FS和背側BS、布置在前側FS上的內部線層140以及布置在背側BS上的濾色器162和微透鏡164。因此，光從背側BS入射。同時，包括多個單元像素UP的像素區(qū)域PA和包括至少一個虛設像素DP的虛設區(qū)域DA布置在基板101中，虛設區(qū)域DA鄰近像素區(qū)域PA布置，如在圖13A的示例性實施方式中那樣。

如圖11所示，當作為水平截面看時，像素區(qū)域PA具有矩形形狀，并且當作為水平截面看時，虛設區(qū)域DA具有圍繞像素區(qū)域PA的矩形環(huán)形狀。像素區(qū)域PA的形狀不限于矩形形狀，虛設區(qū)域DA的形狀也不限于矩形環(huán)形狀。在本實施方式的圖像傳感器100i中，虛設區(qū)域DA布置為圍繞像素區(qū)域PA，但是虛設區(qū)域DA的結構不限于此或不由此限制。例如，虛設區(qū)域DA可以鄰近像素區(qū)域PA的一部分布置而沒有圍繞像素區(qū)域PA。

虛設區(qū)域DA包括多個虛設像素DP，每個虛設像素DP包括阱區(qū)和光電二極管，類似于之前描述的單元像素UP。此外，類似于單元像素UP，虛設像素DP基于基板101形成，因而虛設像素DP具有導電率。在一個實施方式中，虛設像素DP可以不包括阱區(qū)和光電二極管。虛設像素DP不接收通過光電轉換獲得的信號。因此，布置在單元像素UP中的晶體管不布置在虛設像素DP中。此外，濾色器和微透鏡沒有布置在基板101的背側BS上在與虛設像素DP相應的區(qū)域中。同時，虛設區(qū)域DA可以被分類為外圍電路區(qū)或在像素區(qū)域PA和外圍電路區(qū)之間的邊界區(qū)域。此外，虛設區(qū)域DA可以被包括在像素區(qū)域PA中。

在圖像傳感器100i中，虛設接觸172可以布置在虛設區(qū)域DA的至少一個虛設像素DP中。虛設接觸172電連接像素區(qū)域PA的內部線層140的至少一個線層至虛設像素DP。在圖13A中，虛設接觸172連接到在虛設區(qū)域DA上的第一內部線層141d、豎直接觸142d和第二內部線層143d。在虛設區(qū)域DA上的第二內部線層143d連接到像素區(qū)域PA中的第二內部線層143。然而，虛設接觸172和像素區(qū)域PA的內部線層140的連接不限于上述結構，虛設接觸172可以以多種方式連接到像素區(qū)域PA的內部線層140。例如，在虛設區(qū)域DA上的第一內部線層141d和像素區(qū)域PA的第一內部線層141可以在圖13A中未示出的區(qū)域中彼此連接，因而，像素區(qū)域PA的第一內部線層141可以通過虛設接觸172電連接到虛設像素DP。

因為像素區(qū)域PA的內部線層140通過虛設接觸172連接到虛設像素DP，所以聚集在內部線層140中的電荷，例如空穴，經(jīng)過虛設接觸172移動到虛設像素DP并且通過基板101釋放。聚集在內部線層140中的電荷產(chǎn)生不期望的場并且移動到單元像素UP或像素分隔結構110的導電層113，從而導致諸如暗電流的缺陷。然而，在本實施方式的圖像傳感器100i中，電荷通過虛設接觸172釋放而沒有聚集在內部線層140中，因而可以防止發(fā)生上述缺陷。同時，虛設接觸172可以被稱為放電接觸，因為虛設接觸172被用于釋放電荷。

在金屬布線工藝中使用的等離子體可以導致在內部線層140中電荷的積累。例如，各種工藝，例如沉積工藝、蝕刻工藝、清潔工藝等利用等離子體進行以形成內部線層140，并且等離子體包含中性自由基和帶電離子或電子。在金屬布線工藝期間，等離子體中的帶電離子或電子可以聚集在金屬層中，即內部線層140中。

圖13A顯示了沿虛線箭頭通過虛設接觸172、虛設像素DP和基板101釋放的空穴，但是放電路徑可以不同于空穴沿其實際移動的實際路徑。這是因為圖13A顯示了其背側被拋光的基板101，并且金屬布線工藝在拋光基板101的背側之前進行。因此，在金屬布線工藝中的空穴可以通過基板101的沒有被拋光的較深部分釋放。

在圖像傳感器100i中，其它元件，諸如電壓施加線層120、接觸122、像素分隔結構110、絕緣層130、內部線層140、濾色器162等與參考圖1至4描述的那些相同。

圖像傳感器100i還可以包括連接虛設區(qū)域DA的虛設像素DP和像素區(qū)域PA的內部線層140的虛設接觸172。因此，因為電荷在圖像傳感器100i的金屬布線工藝中通過虛設接觸172釋放，所以金屬布線工藝穩(wěn)定地進行，并且實現(xiàn)具有優(yōu)越性能的圖像傳感器。例如，圖13A的圖像傳感器100i可以通過使用虛設接觸172而防止電荷在金屬布線工藝期間聚集在內部線層140中，因而圖像傳感器可具有優(yōu)越性能和低故障率。

參考圖13B，顯示了圖像傳感器100j，該圖像傳感器100j不同于圖13A的圖像傳感器100i，因為電壓施加線層120a和接觸122b形成在基板101的背側BS上。例如，在圖13B的圖像傳感器100j中，連接到虛設像素DP的虛設接觸172形成在基板101的前側FS上，并且電壓施加線層120a和接觸122b形成在基板101的背側BS上，類似于圖7A中顯示的圖像傳感器100c。

圖像傳感器100j的其它元件與參考圖7A和圖11至13A描述的那些相同。

在圖13A和13B的圖像傳感器100i和100j中，電壓施加線層和接觸分別具有圖3A和7A的圖像傳感器100和100c的電壓施加線層120和120a和接觸122和122b的結構。然而，圖13A-13B中的實施方式的圖像傳感器的電壓施加線層和接觸的結構不限于上述結構。例如，圖13A-13B的圖像傳感器可以采用圖5A、6A、8A和9A的圖像傳感器100a、100b、100d和100e的電壓施加線層和接觸的布置結構。此外，圖13A-13B中的實施方式的圖像傳感器可以采用圖10A至10C的圖像傳感器100f、100g和100h的電壓施加線層和接觸的布置結構。

與圖12相應的圖14是顯示根據(jù)本公開的一個實施方式的示例性圖像傳感器100k的布局圖，圖15A至15C是沿圖14中的線IV-IV'截取的截面圖。在以下圖14、15A、15B和15C的討論中，與參考圖1至13B描述的那些相同的元件將僅被簡要地描述，或從討論省略。

參考圖14和15A，圖像傳感器100k與圖12和13A的圖像傳感器100i相同，除了電壓施加線層120e的結構和虛設接觸172的連接結構之外。詳細地，在本實施方式的圖像傳感器100k中，電壓施加線層120e可以包括延伸到虛設區(qū)域DA的突起120e-p。電壓施加線層120e的突起120e-p可以與在其上布置虛設接觸172的虛設像素DP相應地形成。雖然虛設像素DP鄰近像素區(qū)域PA布置，但是突起120e-p可以不形成于在其上沒有布置虛設接觸172的虛設像素DP上。

布置在虛設像素DP上的虛設接觸172如圖15A所示地連接到電壓施加線層120e的突起120e-p以電連接電壓施加線層120e至虛設像素DP。此外，如圖14所示，突起120e-p被提供為復數(shù)個，多個這樣的突起120e-p形成在一個電壓施加線層120e處，并且虛設接觸172連接到每個突起120e-p。因此，聚集在電壓施加線層120e中的電荷通過虛設接觸172、虛設像素DP和基板101快速地釋放。

電壓施加線層120e可以屬于像素區(qū)域PA的內部線層，并且如上所述，電壓施加線層120e可以以內部線層的形式形成。因此，電壓施加線層120e可以由于在金屬布線工藝中的電荷而導致缺陷。具體地，因為電壓施加線層120e連接到像素分隔結構110的導電層113，所以電荷移動到并聚集在導電層113中，從而導致場的產(chǎn)生或單元像素UP的電特性的劣化。然而，在圖14和15A的圖像傳感器100k中，電壓施加線層120e通過突起120e-p連接到布置在虛設像素DP上的虛設接觸172，并且電荷在金屬布線工藝期間通過虛設接觸172、虛設像素和基板101釋放---如例如在圖13A的實施方式中示出的。因而，可以防止電荷聚集在像素分隔結構110的導電層113中。

參考圖15B，在其中顯示的圖像傳感器100l在以下方面不同于圖15A的圖像傳感器100k：電壓施加線層120e'和接觸122b形成在基板101的背側BS并且虛設接觸172a也形成在基板101的背側BS。更具體地，在圖15B的圖像傳感器100l中，電壓施加線層120e'和接觸122b形成在基板101的背側BS，類似于圖7A的圖像傳感器100c。此外，電壓施加線層120e'包括延伸到虛設區(qū)域DA的突起120e-p'。

在圖15B的實施方式中，虛設接觸172a在穿透布置在基板101的背側BS的下絕緣層157之后連接到虛設像素DP的下表面。此外，虛設接觸172a連接到電壓施加線層120e'的突起120e-p'。因此，電壓施加線層120e'的電荷在金屬布線工藝期間通過虛設接觸172a、虛設像素DP和基板101釋放。

圖像傳感器100l的其它元件與參考圖7A、14和15A描述的那些相同。

參考圖15C，顯示了圖像傳感器100m，該圖像傳感器100m具有類似于圖15B的圖像傳感器100l的結構，但是圖像傳感器100m可以在以下方面不同于圖15B的圖像傳感器100l：虛設接觸172還布置在在基板101的前側FS處的虛設像素DP上。在圖15C的圖像傳感器100m中，鄰近基板101的背側BS布置的電壓施加線層120e'、接觸122b和虛設接觸172a的結構和功能與參考圖15B描述的圖像傳感器100l的那些相同。此外，在基板101的前側FS上的虛設接觸172的結構和功能與參考圖11至13A描述的圖像傳感器100i的那些相同。

在金屬布線工藝期間，本實施方式的圖像傳感器100m允許內部線層140和電壓施加線層120e'的電荷分別使用虛設接觸172和172a通過虛設像素DP和基板101釋放，因而可以防止發(fā)生由聚集在內部線層140、電壓施加線層120e'或像素分隔結構110的導電層113中的電荷所致的缺陷。

分別是圖15A至15C的圖像傳感器100k、100l和100m的電壓施加線層和接觸的結構基于分別是圖3A和7A的圖像傳感器100和100c的電壓施加線層120和120a和接觸122和122b的布置結構。然而，圖15A-15C的實施方式中的圖像傳感器的電壓施加線層和接觸的結構不限于此或不由此限制。例如，在圖15A-15C中的任何實施方式中的圖像傳感器可以采用圖5A、6A、8A和9A的圖像傳感器100a、100b、100d和100e的電壓施加線層和接觸的布置結構，只要電壓施加線層包括突起并且連接到虛設接觸。此外，圖像傳感器100k、100l和100m中的任一個可以采用圖10A至10C的圖像傳感器100f、100g和100h的電壓施加線層和接觸的布置結構，只要電壓施加線層包括突起并且連接到虛設接觸。

圖16是顯示根據(jù)本公開的一個實施方式的示例性圖像傳感器的布局圖，圖17是顯示圖16的部分“D”的放大圖，圖18是沿圖17中的線V-V'截取的截面圖。在圖16至18的討論中，與參考圖1至15C描述的那些相同的元件將僅被簡要地描述，或從討論省略。

參考圖16至18，顯示了圖像傳感器100n，該圖像傳感器100n在以下方面不同于圖11至13A的圖像傳感器100i：在虛設線層170進一步布置在虛設區(qū)域DA中。更具體而言，在圖像傳感器100n中，當作為水平截面看時，虛設區(qū)域DA具有矩形環(huán)形狀，并且虛設線層170布置在虛設區(qū)域DA的第一內部絕緣層131上以對應于虛設區(qū)域DA的形狀。也就是，虛設線層170也具有矩形環(huán)形狀。

虛設線層170連接到虛設接觸172，其進而連接到虛設像素DP。此外，虛設線層170還通過連接線層175連接到電壓施加線層120。因此，在金屬布線工藝期間，圖16-18的實施方式中的圖像傳感器100n可以使用連接線層175、虛設線層170和虛設接觸172通過虛設像素DP和基板101釋放電壓施加線層120中的電荷。

在圖像傳感器100n中，虛設線層170的形狀不限于矩形環(huán)形狀。例如，虛設線層170可以形成為具有其中虛設線層170的部分以間距彼此間隔開地布置在虛設區(qū)域DA上的結構。虛設線層170的所述部分的每個通過連接線層175連接到電壓施加線層120，虛設接觸172布置在虛設線層170下面以連接虛設線層170的所述部分至虛設像素DP。

此外，在本實施方式的圖像傳感器100n中，虛設線層170沒有僅連接到電壓施加線層120。例如，虛設線層170也可以通過豎直接觸和另一連接線層(未示出)連接到像素區(qū)域PA的內部線層140。因此，本實施方式的圖像傳感器100n可以使用虛設線層170和虛設接觸172通過虛設像素DP和基板101釋放像素區(qū)域PA的內部線層140的電荷。

在圖16至18的圖像傳感器100n中，電壓施加線層和接觸的結構是基于圖3A的圖像傳感器100的電壓施加線層120和接觸122的布置結構。然而，圖像傳感器100n的電壓施加線層和接觸的結構不限于此或不由此限制。例如，圖16-18的圖像傳感器100n可以采用圖5A至9A的圖像傳感器100a、100b、100c、100d和100e的電壓施加線層和接觸的布置結構，只要虛設線層形成在虛設區(qū)域DA的上部分或下部分上并且虛設線層連接到電壓施加線層或內部線層以通過虛設接觸連接到虛設像素。在虛設線層形成在虛設區(qū)域DA的上部分或下部分上并且虛設線層通過虛設接觸連接到虛設像素的情形下，本實施方式的圖像傳感器100n可以采用圖10A至10C的圖像傳感器100f、100g和100h的電壓施加線層和接觸的布置結構。

圖19是顯示根據(jù)本公開的一個實施方式的示例性圖像傳感器100o的布局圖。在圖19的討論中，與參考圖1至4和圖11至18描述的那些相同的元件將僅被簡要地描述，或從討論省略。

參考圖19，在圖像傳感器100o中，虛設接觸172形成在虛設區(qū)域DA中；然而，單獨的電壓施加線層和單獨的接觸沒有形成在像素區(qū)域PA中。因此，本實施方式的圖像傳感器100o可以不同于圖11的圖像傳感器100i。

圖19的圖像傳感器100o具有釋放像素區(qū)域PA的內部線層140的電荷的主要目的，并且沒有形成單獨的電壓施加線層和單獨的接觸。換言之，在圖19的圖像傳感器100o中，導電層113的表面可以用雜質諸如硼重摻雜，以抑制像素分隔結構110的DTI層111的界面中的缺陷。

圖19的圖像傳感器100o也可以如圖16的圖像傳感器100n中那樣包括虛設線層170和連接線層175。然而，因為單獨的電壓施加線層沒有形成在本實施方式的圖像傳感器100o中的PA中，所以虛設線層170通過連接線層175連接到像素區(qū)域PA的內部線層140。

圖像傳感器100o的其它元件與參考圖1至4和圖11至18描述的那些相同。

圖20A至20E是顯示根據(jù)本公開的特定實施方式的制造圖3A的圖像傳感器的示例性方法的截面圖。在圖20A至20E的討論中，與參考圖1至4描述的那些相同的元件將僅被簡要地描述，或從討論省略。

參考圖20A，最初，可以準備包括前側FS以及與前側FS相反的背側BS”的基板101。基板101可以是硅晶片、外延晶片或絕緣體上硅(SOI)晶片。然而，基板101不限于上述晶片。基板101可以摻雜有P型雜質。

可以在基板101上進行離子注入工藝以形成光電二極管PD和阱區(qū)PW。在特定實施方式中，光電二極管PD通過用N型雜質摻雜基板101形成，并且阱區(qū)PW通過用P型雜質摻雜基板101形成。光電二極管PD和/或阱區(qū)PW可以在形成將參考圖20C描述的像素分隔結構110之后形成。

然后，第一掩模圖案(未示出)形成在前側FS上。基板101的鄰近前側FS的上部分使用第一掩模圖案作為蝕刻掩模被蝕刻以形成具有第一深度的第一溝槽T1。然后，絕緣層形成為填充第一溝槽T1，并且使用化學機械拋光(CMP)或回蝕方法在絕緣層上進行平坦化工藝。通過平坦化工藝，基板101的前側FS暴露，并且形成STI層103a和103b。

參考圖20B，第二掩模圖案(未示出)形成為覆蓋基板101的前側FS并且限定單元像素UP。STI層103a和基板101使用第二掩模圖案作為蝕刻掩模被蝕刻以形成具有第二深度的第二溝槽T2。第二溝槽T2可具有網(wǎng)格結構。在通過第二掩模圖案覆蓋并且包括在其中形成的第二溝槽T2的基板101上進行離子注入工藝，因而在第二溝槽T2下面形成溝道停止區(qū)域115。在某些實施方式中，溝道停止區(qū)域115可以通過用P型雜質摻雜基板101形成。

在像素分隔結構僅包括DTI層和導電層的情形下---如在圖7A的圖像傳感器100c的情形下，離子注入工藝可以省略。在那種情況下，可以不形成溝道停止區(qū)域115。

參考圖20C，在從基板101去除第二掩模圖案之后，絕緣層被共形地涂覆在基板101上以覆蓋第二溝槽T2的側壁和底部以及基板101的前側FS。然后，導電層形成在絕緣層上以填充第二溝槽T2并且覆蓋在基板101的前側FS上的絕緣層。平坦化工藝被執(zhí)行以在第二溝槽T2中形成DTI層111和導電層113并且暴露基板101的前側FS。因為DTI層111和導電層113形成在第二溝槽T2中，所以像素分隔結構110形成為包括DTI層111、導電層113和溝道停止區(qū)域115。此外，單元像素UP通過像素分隔結構110彼此分離。

現(xiàn)在參考圖20D，柵絕緣層和傳輸柵極形成在基板101的前側FS上的每個單元像素UP中，并且浮置擴散區(qū)和接地雜質區(qū)通過離子注入工藝形成。此外，絕緣層130、豎直接觸142和內部線層140也形成在基板101的前側FS上。

在形成豎直接觸142和內部線層140的工藝中，接觸122和電壓施加線層120與豎直接觸142和內部線層140一起形成。電壓施加線層120形成在第一內部絕緣層131(參考圖3A)上并且圍繞像素區(qū)域PA的外部分的至少部分。此外，接觸122可以以間距布置在電壓施加線層120下面以對應于電壓施加線層120的結構。

在圖20D中，平行于基板101的背側BS延伸的虛線表示基板101的將通過拋光工藝被去除的部分。在圖20D的實施方式中，基板101的鄰近背側的部分被去除達第一厚度Th1。

參考圖20E，基板101被翻轉以允許基板101的背側BS”面朝上，并且在背側BS”上進行研磨或CMP工藝以去除基板101的鄰近該背側的部分達第一厚度Th1(參考圖20D)，從而暴露溝道停止區(qū)域115。在像素分隔結構110僅包括DTI層111和導電層113的情形下，DTI層111的下表面可以通過CMP工藝暴露。在這種情形下，溝道停止區(qū)域可以不形成在DTI層111下面。

在溝道停止區(qū)域115布置在DTI層111的下表面的情形下，基板101的背側BS的表面光滑度或均勻性可以在進行研磨或CMP工藝之后提高。此外，在基板101和DTI層111之間的界面處發(fā)生的應力在研磨或CMP工藝期間減輕，因而圖像傳感器的缺陷減少。由于表面均勻性的改善和缺陷的減少，像素之間的顏色差異減小，并且暗電流特性改善。結果，提供具有高顯示品質的圖像傳感器。

接著，抗反射層151、第一絕緣層153、第二絕緣層155、濾色器162和微透鏡164形成在基板101的背側BS上，從而完成圖3的圖像傳感器100的制造。

圖21A至21C是顯示根據(jù)本公開的特定實施方式的制造圖5A或6A的圖像傳感器的示例性方法的截面圖。在圖21A至21C的討論中，與參考圖1至6A以及圖20A至20E描述的那些相同的元件將僅被簡要地描述，或從討論省略。

參考圖21A，如參考圖20A描述的，在基板101上進行離子注入工藝以形成光電二極管PD和阱區(qū)PW。然后，沒有形成STI層，而是形成第二溝槽T2，如參考圖20B描述的。在形成第二溝槽T2之后，通過離子注入工藝形成溝道停止區(qū)域115。

然后，如參考圖20C描述的，絕緣層和導電層形成在基板101的前側FS的所得結構上，并且在基板101的前側FS上進行平坦化工藝以在第二溝槽T2中形成DTI層111和導電層113。DTI層111和導電層113形成像素分隔結構110，并且單元像素UP通過像素分隔結構110彼此分離。光電二極管PD和阱區(qū)PW可以在形成像素分隔結構110之后形成。

參考圖21B，在形成像素分隔結構110之后，第一掩模圖案形成在基板101的前側之上，如參考圖20A描述的，第一溝槽T1使用第一掩模圖案形成，并且絕緣層填充在第一溝槽T1中，從而形成STI層103a和103b。如上所述，因為STI層103a和103b在形成像素分隔結構110之后形成，所以像素分隔結構110形成為聯(lián)接到STI層103a的下表面而沒有穿透STI層103a。

參考圖21C，如參考圖20D描述的，柵絕緣層和傳輸柵極形成在基板101的前側FS上的每個單元像素UP中，并且浮置擴散區(qū)和接地雜質區(qū)通過離子注入工藝形成。此外，絕緣層130、豎直接觸142和內部線層140也形成在基板101的前側FS上。

如上所述，接觸122a和電壓施加線層120可以與豎直接觸142和內部線層140一起形成。接觸122a形成為在穿透第一內部絕緣層131和STI層103a之后連接到像素分隔結構110的導電層113，如圖21C所示。

然后，進行與參考圖20E描述的相同工藝以完成圖5A的圖像傳感器100a的制造。

在圖21b的工藝操作中，當限定單元像素UP的有源區(qū)的STI層103b在沒有形成聯(lián)接到像素分隔結構110的STI層103a的一部分的情形下形成并且執(zhí)行在形成STI層103b的工藝之后的工藝時，可以實現(xiàn)圖6A的圖像傳感器100b。

圖22A和22B是顯示根據(jù)本公開的特定實施方式的制造圖7A的圖像傳感器的示例性方法的截面圖。在圖22A和22B的討論中，與參考圖1至4、7A和20A至20E描述的那些相同的元件將僅被簡要描述或從討論省略。

參考圖22A，在圖22A的實施方式中進行之前描述的圖20A至20D的工藝操作，但是參考圖20B論述的離子注入工藝被省略。因此，在圖22A中可以不形成溝道停止區(qū)域。此外，在圖22A的實施方式中，在圖20D的工藝操作中的電壓施加線層120和接觸122也可以不形成在基板101的前側FS上。

然后，如參考圖20E描述的，基板101被翻轉以允許基板101的背側BS'面朝上，并且在背側BS'上進行研磨或CMP工藝以去除鄰近基板101的背側BS'的部分達第二厚度，從而暴露DTI層111。DTI層111可以在CMP工藝中用作蝕刻停止層。因為沒有溝道停止區(qū)域存在并且DTI層111通過CMP工藝暴露，所以第二厚度大于圖20D的第一厚度Th1。

參考圖22B，下絕緣層157形成在基板101的背側BS'上。此外，接觸122b形成為在穿透下絕緣層157和DTI層111之后連接到像素分隔結構110b的導電層113，并且電壓施加線層120a形成在下絕緣層157上。接觸122b連接到電壓施加線層120a。電壓施加線層120a形成為在基板101的背側BS'之上圍繞像素區(qū)域PA的外部分。

在形成電壓施加線層120a之后，抗反射層151、第一絕緣層153、第二絕緣層155、濾色器162和微透鏡164形成在下絕緣層157上，因而完成圖7A的圖像傳感器100c的制造。

圖23A至23C是顯示根據(jù)本公開的特定實施方式的制造圖8A的圖像傳感器的示例性方法的截面圖。在圖23A至23C的討論中，與參考圖1至4、8A和圖20A至20E描述的那些相同的元件將僅被簡要地描述，或從討論省略。

參考圖23A，如參考圖20A描述的，形成STI層103a和103b。然后，執(zhí)行圖20D的工藝操作，而不進行圖20B和20C的工藝操作。換言之，在圖23A的實施方式中，絕緣層130、豎直接觸142和內部線層140形成在基板101的前側FS上而不形成像素分隔結構110。柵極和雜質區(qū)域可以形成在每個單元像素UP中。

現(xiàn)在參考圖23B，在圖23B的實施方式中，在基板101的背側BS上進行圖20B和20C的工藝操作以形成像素分隔結構110c。更具體而言，基板101的背側BS的一部分通過研磨或CMP工藝被去除。然后，在基板101的背側BS中形成第二溝槽T2'以使單元像素UP彼此分離。如圖23B所示，形成從基板101的背側BS延伸到前側FS的第二溝槽T2'。

第二溝槽T2'對應于STI層103a形成，第二溝槽T2'的上表面與STI層103a的下表面間隔開一距離。在一個實施方式中，第二溝槽T2'可以形成為與STI層103a的下表面接觸或從STI層103a的下表面向上突出。在第二溝槽T2'的上表面與STI層103a的下表面間隔開的情形下，溝道停止區(qū)域115c可以形成在第二溝槽T2'的上表面和STI層103a的下表面之間，如圖23B所示。

然后，絕緣層和導電層形成在基板101的背側BS的所得結構上，并且在絕緣層和導電層上進行平坦化工藝，從而在第二溝槽T2'中形成DTI層111c和導電層113c。當形成DTI層111c和導電層113c時，形成像素分隔結構110c，并且單元像素UP通過像素分隔結構110c彼此分離。同時，在平坦化工藝中，DTI層111c用作蝕刻停止層。因此，DTI層111c'保留在基板101的背側BS上，對應于單元像素UP。

參考圖23C，如參考圖22B描述的，下絕緣層157形成在基板101的背側BS上。此外，接觸122b形成為在穿透下絕緣層157之后連接到像素分隔結構110c的導電層113c，并且電壓施加線層120a形成在下絕緣層157上。電壓施加線層120a形成在基板101的背側BS之上以圍繞像素區(qū)域PA的外部分。

在形成電壓施加線層120a之后，抗反射層151、第一絕緣層153、第二絕緣層155、濾色器162和微透鏡形成在下絕緣層157上，因而完成圖8A的圖像傳感器100d的制造。

圖24是顯示根據(jù)本公開的實施方式的制造圖13A的圖像傳感器的示例性方法的截面圖。在圖24的討論中，與參考圖1至4、圖11至13A以及圖20A至20E描述的那些相同的元件將僅被簡要地描述，或從討論省略。

參考圖24，首先執(zhí)行圖20A至20C的工藝操作，以在基板101中形成使單元像素UP彼此分離的像素分隔結構110。

然后，如參考圖20D描述的，柵絕緣層和傳輸柵極形成在基板101的前側FS上的每個單元像素UP中，并且浮置擴散區(qū)和接地雜質區(qū)通過離子注入工藝形成。此外，絕緣層130、豎直接觸142和內部線層140形成在基板101的前側FS上。

接觸122和電壓施加線層120在形成豎直接觸142和內部線層140的工藝中形成。此外，在形成豎直接觸142和內部線層140的工藝期間，虛設接觸172、豎直接觸142d和內部線層140d形成在虛設區(qū)域DA的至少一個虛設像素DP上。

電壓施加線層120形成在第一內部絕緣層131上以圍繞像素區(qū)域PA的外部分的至少一部分。接觸122布置在電壓施加線層120下面并且彼此間隔開間距以對應于電壓施加線層120的結構。虛設接觸172連接到虛設像素DP，虛設接觸172通過虛設區(qū)域DA的豎直接觸142d和內部線層140d電連接到像素區(qū)域的內部線層140。

然后，執(zhí)行圖20E的工藝操作以完成圖13A的圖像傳感器100i的制造。

雖然在圖中未示出，但是電壓施加線層可以形成為具有圖14和15A的圖像傳感器100k的電壓施加線層120e的結構，并且虛設接觸172可以通過突起120e-p連接到電壓施加線層120e。然后，執(zhí)行圖20E的工藝操作，因而實現(xiàn)圖15A的圖像傳感器100k。

此外，圖16-18的圖像傳感器100n的虛設線層170和連接線層175形成在虛設區(qū)域DA中，并且虛設接觸172連接到虛設線層170。然后，執(zhí)行圖20E的工藝操作以完成圖18的圖像傳感器100n的制造。

圖25A和25B是顯示根據(jù)本公開的特定實施方式的制造圖13B的圖像傳感器的示例性方法的截面圖。在圖25A和25B的討論中，與參考圖1至4、圖11至13B和圖20A至20E描述的那些相同的元件將僅被簡要地描述，或從討論省略。

參考圖25A，進行圖20A至20C的工藝操作，以在基板101上形成使單元像素UP彼此分離的像素分隔結構110b。然后，如參考圖20D描述的，柵絕緣層和傳輸柵極形成在基板101的前側FS上的每個單元像素UP中，并且浮置擴散區(qū)和接地雜質區(qū)通過離子注入工藝形成。此外，絕緣層130、豎直接觸142和內部線層140形成在基板101的前側FS上。

在形成豎直接觸142和內部線層140的工藝中，虛設接觸172、豎直接觸142d和內部線層140d形成在虛設區(qū)域DA的至少一個虛設像素DP上。不同于圖24的工藝操作，可以在與圖25A的實施方式有關的工藝操作中不形成電壓施加線層120和接觸122。

參考圖25B，如參考圖22B描述的，下絕緣層157形成在基板101的背側BS'上。此外，接觸122b形成為在穿透下絕緣層157和DTI層111之后連接到像素分隔結構110b的導電層113，并且電壓施加線層120a形成在下絕緣層157上。接觸122b連接到電壓施加線層120a。電壓施加線層120a形成為在基板101的背側BS'之上圍繞像素區(qū)域PA的外部分。

在形成電壓施加線層120a之后，抗反射層151、第一絕緣層153、第二絕緣層155、濾色器162和微透鏡164形成在下絕緣層157上，因而完成圖13B的圖像傳感器100j的制造。

雖然未示出，但是電壓施加線層可以形成為具有圖15B或15C的圖像傳感器100l或100m的電壓施加線層120e'的結構，基板101下面的虛設接觸172a可以通過突起120e-p'連接到電壓施加線層120e'，并且基板101之上的虛設接觸172可以連接到像素區(qū)域PA的內部線層140。然后，執(zhí)行圖20E的工藝操作，因而完成圖15B或15C的圖像傳感器100l或100m的制造。

圖26是顯示包括根據(jù)本公開的特定實施方式的圖像傳感器的示例性照相機系統(tǒng)200的框圖。

參考圖26，根據(jù)本公開的一個實施方式的照相機系統(tǒng)200包括圖像感測單元210、圖像信號處理單元220和圖像顯示單元230。圖像感測單元210包括控制電阻器塊211、時序發(fā)生器212、斜坡信號產(chǎn)生器213、緩沖單元214、有源像素傳感器(APS)陣列215、行驅動器216、相關的雙采樣器217、比較器218和模-數(shù)轉換器(ADC)219。

控制電阻器塊211可以控制照相機系統(tǒng)200d的整體操作。更具體而言，控制電阻器塊211可以直接提供動作信號給時序發(fā)生器212、斜坡信號產(chǎn)生器213和緩沖單元214。時序發(fā)生器212可以產(chǎn)生被用作圖像感測單元210的組件的操作時序的參考信號的信號。由時序發(fā)生器212產(chǎn)生的時序參考信號可以施加到行驅動器216、相關的雙采樣器217、比較器218和/或ADC 219。斜坡信號產(chǎn)生器213可以產(chǎn)生在相關的雙采樣器217和/或比較器218中使用的斜坡信號，并且可以施加斜坡信號到相關的雙采樣器217和/或比較器218。緩沖單元214可以包括鎖存單元(未示出)。緩沖單元214可以暫時地存儲圖像信號以被傳輸?shù)骄彌_單元214外面，諸如例如被傳輸?shù)綀D像信號處理單元220。

APS陣列215可以感測外部圖像。APS陣列215可以包括多個有源像素，并且之前討論的圖像傳感器中的任一個的結構可以應用于APS陣列215。行驅動器216可以選擇性地激活APS陣列215中的一行。相關的雙采樣器217可以采樣由APS陣列215產(chǎn)生的模擬信號并且輸出被采樣的模擬信號。比較器218可以比較從相關的雙采樣器217提供的數(shù)據(jù)與根據(jù)模擬參考電壓反饋的斜坡信號的斜度以產(chǎn)生參考信號的變化。ADC 219可以將模擬圖像數(shù)據(jù)轉換成數(shù)字圖像數(shù)據(jù)，其可以被發(fā)送到緩沖單元214用于存儲和后續(xù)加工。

圖像處理單元220可以處理從緩沖單元214接收的圖像數(shù)據(jù)并且已處理的圖像可以使用圖像顯示單元230向使用者/觀看者顯示。

圖27是顯示包括根據(jù)本公開的特定實施方式的圖像傳感器的電子裝置300的示例性框圖。圖像傳感器可以是在本公開中描述的圖像傳感器的任一個。

參考圖27，電子裝置300可以是，但是不限于，數(shù)字照相機或移動裝置。電子裝置300可以包括圖像傳感器310、處理器320、存儲器330、顯示器340和總線350。圖像傳感器310可以在處理器320的操作控制下獲取外部圖像信息。圖像傳感器310可以包括根據(jù)先前描述的實施方式的圖像傳感器中的任一個。處理器320可以通過總線350在存儲器330中存儲所獲取的圖像信息。此外，處理器320可以通過顯示器340輸出在存儲器330中存儲的圖像信息。

圖28和29是顯示每個包括根據(jù)本公開的特定實施方式的圖像傳感器的示例性電子裝置的視圖。

參考圖28和29，根據(jù)本公開的圖像傳感器可以被用于裝備有照相機功能的各種多媒體裝置中。如圖28所示，根據(jù)本公開的教導的圖像傳感器可以被用于移動式電話或智能手機400。此外，雖然在圖28和29中未示出，但是這樣的圖像傳感器也可以用于平板或智能平板、筆記本式電腦或臺式計算機。

根據(jù)本公開的教導設計的圖像傳感器也可以被用于圖像俘獲裝置500，例如數(shù)字照相機、數(shù)字攝像放像機等，如圖29所示。此外，根據(jù)本公開的圖像傳感器可以被用于大型顯示器，諸如電視機(TV)、智能TV等。

如在本發(fā)明構思的領域中是傳統(tǒng)的那樣，根據(jù)功能塊、單元和/或模塊，實施方式被描述并且在圖中示出。本領域的技術人員將理解，這些塊、單元和/或模塊通過電子(或光學)電路諸如邏輯電路、分離部件、微處理器、硬布線電路、存儲元件、線連接等物理地實現(xiàn)，其可以使用半導體基制造技術或其它制造技術形成。在塊、單元和/或模塊通過微處理器或類似裝置實現(xiàn)的情形下，它們可以使用軟件(例如微碼)編程以進行此處討論的各種功能并且可以通過固件和/或軟件選擇性地驅動。備選地，每個塊、單元和/或模塊可以通過專用硬件實現(xiàn)，或被實現(xiàn)為用于執(zhí)行一些功能的專用硬件以及用于執(zhí)行其它功能的處理器(例如一個或更多個被編程的微處理器和相關的電路)的組合。此外，實施方式的每個塊、單元和/或模塊可以物理地分成兩個或更多個相互關聯(lián)的且分離的塊、單元和/或模塊而不脫離本發(fā)明構思的范圍。此外，實施方式的塊、單元和/或模塊可以物理地結合成更多個復雜的塊、單元和/或模塊，而沒有脫離本發(fā)明構思的范圍。

本發(fā)明構思提供一種能夠改善暗電流特性的圖像傳感器。在特定實施方式中，這樣的改善可以通過施加電壓到常規(guī)的未摻雜多晶硅(硅)導電層或施加電壓到基板中用摻雜的多晶硅導電層填充的深溝槽隔離(DTI)而實現(xiàn)。由于這樣的電壓的內部施加，空穴聚集在界面處，并且由DTI所致的缺陷的電子被抑制。在特定實施方式中，本公開還提供一種用于施加電壓到DTI電壓施加結構中的多晶硅的接觸的結構以及形成該接觸的方法。此外，本公開的教導可以應用于圖像傳感器而與用于間隙填充DTI的材料的種類無關，只要間隙填充材料是導體。因而，等離子體充電特性的副作用可以通過借助電壓施加結構形成充電路徑布局而被去除。

本公開還提供了制造圖像傳感器的不同方法。

雖然已經(jīng)參考本發(fā)明構思的示例實施方式具體地顯示和描述了本發(fā)明構思，但是將理解，可以在其中進行形式和細節(jié)中的各種變化而不脫離權利要求的精神和范圍。

本申請要求享有2015年12月9日在韓國知識產(chǎn)權局提交的第10-2015-0175352號韓國專利申請的優(yōu)先權，該韓國專利申請的公開通過引用被整體合并于此。