本發(fā)明屬于半導(dǎo)體器件制備的技術(shù)領(lǐng)域，特別是涉及一種GaN側(cè)墻絕緣柵鰭式高電子遷移率晶體管及其制造方法。

技術(shù)背景

第三代半導(dǎo)體GaN基高電子遷移率晶體管(HEMT)具有輸出功率密度大、寬禁帶、高飽和速度、高擊穿場強等優(yōu)點，已成為制造高頻、高效、大功率固態(tài)電子器件的主流技術(shù)，有力推動了無線基站、衛(wèi)星通信、醫(yī)療、雷達、綠色能源等領(lǐng)域的發(fā)展。通過縱向、橫向縮小器件尺寸，GaN平面器件的頻率不斷提升。然而由于勢壘層厚度的限制，進一步縮小柵長會導(dǎo)致柵靜電控制能力變?nèi)?，器件漏電增加，短溝道效?yīng)(SCEs)惡化，漏致勢壘降低效應(yīng)(DIBL)和亞閾值擺幅(SS)增大，制約器件頻率特性進一步提高。

眾所周知，在Si基半導(dǎo)體體系中，為了抑制SCEs，人們提出了非平面三維柵FinFET結(jié)構(gòu)，相對于平面結(jié)構(gòu)，其表現(xiàn)出更佳的靜電控制能力，出色的SS、DIBL與關(guān)態(tài)漏電特性等。最近，這種先進的三維柵概念正在被移植到GaN器件中。2013年，Kota Ohi等人對FinFET結(jié)構(gòu)的基本直流特性進行了研究，結(jié)果表明，由于三維非平面結(jié)構(gòu)更好的柵控能力，F(xiàn)inFET器件表現(xiàn)出更優(yōu)異的SS、更低的膝點電壓以及良好的電流穩(wěn)定性等優(yōu)點(參見文獻Kota Ohi et al.,Current Stability in Multi-Mesa-Channel AlGaN/GaN HEMTs,IEEE Trans.Electron Device Lett.,vol.60,no.10,pp.2997-3004,2013)。

然而，由于柵金屬直接與側(cè)壁二維電子氣溝道(2DEG)直接接觸，肖特基勢壘更低，加上干法刻蝕工藝不可避免地對側(cè)壁產(chǎn)生損傷，使得FinFET器件柵漏電增大，最大驅(qū)動?xùn)艍航档停罱K導(dǎo)致器件更低的驅(qū)動電流(參見文獻Shenghou Liu et al.,Enhancement-Mode Operation of Nanochannel Array(NCA)AlGaN/GaN HEMTs,IEEE Electron Device Lett.,vol.33,no.3,pp.354-356,2012)。盡管可以通過絕緣柵結(jié)構(gòu)(MIS)解決漏電問題，但是柵介質(zhì)同樣會覆蓋在勢壘層上部，使三維鰭片的頂部和兩側(cè)都形成MIS結(jié)構(gòu)，然而這樣增大了頂部柵極與溝道距離，使頂柵的控制能力大大降低，頻率特性退化，最終使FinFET結(jié)構(gòu)的優(yōu)勢難以完全發(fā)揮。

中國專利申請公開了一種多溝道鰭式結(jié)構(gòu)的AlGaN/GaN高電子遷移率晶體管結(jié)構(gòu)和制作方法，主要解決現(xiàn)有多溝道器件柵控能力差及FinFET器件電流低的問題。該器件的結(jié)構(gòu)自下而上依次包括襯底(1)、第一層AlGaN/GaN異質(zhì)結(jié)(2)、SiN鈍化層(4)和源漏柵電極，源電極和漏電極分別位于SiN鈍化層兩側(cè)頂層AlGaN勢壘層上，其中：第一層AlGaN/GaN異質(zhì)結(jié)與SiN鈍化層之間設(shè)有GaN層和AlGaN勢壘層，形成第二層AlGaN/GaN異質(zhì)結(jié)(3)；柵電極覆蓋在第二層異質(zhì)結(jié)頂部和第一層及第二層異質(zhì)結(jié)的兩側(cè)壁。該器件柵控能力強，飽和電流大，亞閾特性好，可用于短柵長的低功耗低噪聲微波功率器件。

中國專利申請公開了一種T柵N面GaN/AlGaN鰭式高電子遷移率晶體管，主要解決現(xiàn)有微波功率器件的最高振蕩頻率小，歐姆接觸電阻大，短溝道效應(yīng)嚴(yán)重的問題。該器件的結(jié)構(gòu)自下而上包括：襯底(1)、GaN緩沖層(2)、AlGaN勢壘層(3)、GaN溝道層(4)、柵介質(zhì)層(5)、鈍化層(6)和源、漏、柵電極，其中緩沖層和溝道層采用N面GaN材料；GaN溝道層和AlGaN勢壘層組成GaN/AlGaN異質(zhì)結(jié)；柵電極采用T型柵，且包裹在GaN/AlGaN異質(zhì)結(jié)的兩側(cè)和上方，形成三維立體柵結(jié)構(gòu)。該器件具有柵控能力好，歐姆接觸電阻小及最高振蕩頻率高的優(yōu)點，可用作小尺寸的微波功率器件。

雖然上述兩個方案分別解決了GaN多溝道以及N面結(jié)構(gòu)柵控能力、輸出電流等問題，但還存在明顯不足：主要為采用傳統(tǒng)GaN基鰭式結(jié)構(gòu)，鰭片兩側(cè)柵極直接與側(cè)墻處2DEG接觸，如“N面GaN基鰭式高電子遷移率晶體管及制作方法”的圖1所示，這將產(chǎn)生兩方面不利影響，一是低的側(cè)柵肖特基勢壘高度，會導(dǎo)致大的柵漏電；二是肖特基接觸的側(cè)柵會引入大的寄生電容，降低器件頻率特性。

如何克服現(xiàn)有技術(shù)所存在的不足已成為當(dāng)今半導(dǎo)體器件制備技術(shù)領(lǐng)域中亟待解決的重點難題之一。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是為克服現(xiàn)有技術(shù)所存在的不足而提供一種GaN側(cè)墻絕緣柵鰭式高電子遷移率晶體管及其制造方法，本發(fā)明能夠抑制側(cè)墻導(dǎo)致的柵漏電，提高器件最大驅(qū)動?xùn)艍号c最大輸出電流，并降低寄生電容，提升GaN鰭式器件頻率特性。

根據(jù)本發(fā)明提出的一種GaN側(cè)墻絕緣柵鰭式高電子遷移率晶體管,該晶體管的結(jié)構(gòu)自下而上依次包括襯底、緩沖層、勢壘層、鈍化層；所述勢壘層上方的一端設(shè)有源極和另一端設(shè)有漏極；位于源極和漏極之間的勢壘層的上方設(shè)有鈍化層，所述鈍化層中設(shè)有凹槽，其特征在于，還包括GaN基三維鰭片和柵極，所述GaN基三維鰭片的側(cè)墻設(shè)有絕緣介質(zhì)；所述柵極的一部分覆蓋在凹槽內(nèi)的勢壘層上，形成肖特基接觸；所述柵極的另一部分覆蓋在GaN基三維鰭片的側(cè)墻的絕緣介質(zhì)上，形成絕緣柵結(jié)構(gòu)。

其中，所述側(cè)墻的絕緣介質(zhì)的材質(zhì)包括SiN、SiO₂、Al₂O₃、Ta₂O₅、HfO₂、AlN中的一種。

根據(jù)本發(fā)明提出的一種GaN側(cè)墻絕緣柵鰭式高電子遷移率晶體管的制備方法，包括如下具體步驟：

1)在襯底上依次生長緩沖層和勢壘層；

2)在所述勢壘層上光刻源漏圖形，并淀積源漏金屬，然后通過熱退火分別制作源極和漏極；

3)在所述勢壘層沉積鈍化層；

4)在所述鈍化層上制作有源區(qū)掩模，隨后采用刻蝕或離子注入等方式進行器件隔離，形成有源區(qū)；

5)在所述鈍化層上定義GaN基三維鰭片掩模，采用RIE或ICP等刻蝕方式去除鈍化層，隨后干法刻蝕勢壘層和緩沖層，形成周期排列的GaN基三維鰭片；

6)在所述鈍化層上制作柵腳掩模，隨后通過RIE或ICP等刻蝕方式去除GaN基三維鰭片上方的鈍化層，暴露出所述勢壘層；

7)生長絕緣介質(zhì)并覆蓋在GaN基三維鰭片的勢壘層上方與GaN基三維鰭片的側(cè)壁以及圓片的其它位置；

8)通過RIE或ICP等刻蝕方式去除GaN基三維鰭片側(cè)壁以外的絕緣介質(zhì)，形成側(cè)墻的絕緣介質(zhì)；

9)在所述鈍化層上定義柵帽掩模，通過蒸發(fā)或濺射方式沉積柵金屬，剝離形成柵極；

10)在所述鈍化層上定義互聯(lián)開孔區(qū)掩模，刻蝕形成互聯(lián)開孔；

11)在所述鈍化層上定義互聯(lián)金屬區(qū)掩模，通過蒸發(fā)與剝離工藝形成互聯(lián)金屬。

本發(fā)明的實現(xiàn)原理：本發(fā)明利用各項異性干法刻蝕，通過在GaN基三維鰭片側(cè)壁上形成MIS結(jié)構(gòu)，將側(cè)柵電極與2DEG進行隔離，以抑制鰭片側(cè)墻漏電，并降低寄生電容，而GaN基三維鰭片的頂部仍然保持肖特基結(jié)構(gòu)，維持高的柵控能力。

本發(fā)明與現(xiàn)有技術(shù)相比其顯著優(yōu)點是：本發(fā)明抑制了GaN鰭式器件的側(cè)墻漏電，解決了GaN鰭式器件最大工作柵壓退化的問題，提高了最大驅(qū)動電流，并維持高的頂柵控制能力，降低了側(cè)墻引入的寄生電容，提高了最大工作頻率；同時，由于采用了三維鰭式結(jié)構(gòu)，柵控能力、短溝道效應(yīng)等特性較平面結(jié)構(gòu)有大幅提升。

附圖說明

圖1是本發(fā)明提出的一種GaN側(cè)墻絕緣柵鰭式高電子遷移率晶體管的三維立體結(jié)構(gòu)示意圖。

圖2是圖1中虛線處的截面示意圖。

圖3包括圖3a、圖3b、圖3c、圖3d、圖3e、圖3f、圖3g、圖3h、圖3i，是本發(fā)明提出的一種GaN側(cè)墻絕緣柵鰭式高電子遷移率晶體管的制造流程的示意圖。

具體實施方式

下面結(jié)合附圖和實施例對本發(fā)明的具體實施方式進一步進行詳細(xì)說明。

參照圖1和圖2,本發(fā)明提出的一種GaN側(cè)墻絕緣柵鰭式高電子遷移率晶體管,該晶體管的自下而上依次包括襯底1、緩沖層2、勢壘層3、鈍化層6；所述勢壘層3上方的一端設(shè)有源極4和另一端設(shè)有漏極5；位于源極4和漏極5之間的勢壘層3的上方設(shè)有鈍化層，所述鈍化層3中設(shè)有凹槽；還包括GaN基三維鰭片和柵極8，所述GaN基三維鰭片的側(cè)墻設(shè)有絕緣介質(zhì)7；所述柵極8的一部分覆蓋在凹槽內(nèi)的勢壘層3上，形成肖特基接觸；所述柵極8的另一部分覆蓋在GaN基三維鰭片的側(cè)墻的絕緣介質(zhì)7上，形成絕緣柵結(jié)構(gòu)。其中，所述側(cè)墻的絕緣介質(zhì)7的材質(zhì)包括SiN、SiO₂、Al₂O₃、Ta₂O₅、HfO₂、AlN中的一種。

參照圖3，本發(fā)明提出的一種GaN側(cè)墻絕緣柵鰭式高電子遷移率晶體管的制備，包括如下具體步驟：

1)在襯底1上依次生長緩沖層2和勢壘層3,如圖3a；所述襯底1的材質(zhì)為SiC、Si、GaN自支撐襯底中的任一種；所述緩沖層2的材質(zhì)為GaN、AlGaN中的一種或兩種組合；所述勢壘層3的材質(zhì)為AlGaN、InAlN、AlN中的一種或幾種組合。

2)在所述勢壘層3上光刻源漏圖形，并淀積源漏金屬，然后通過熱退火分別制作源極4和漏極5，如圖3b；所述源極4和漏極5的金屬包含但不限于Ti/Al/W、Ti/Al/Mo/Au、Si/Ti/Al/Ni/Au中的一種多層金屬。

3)在所述勢壘層3沉積鈍化層6，如圖3c；所述鈍化層6的材質(zhì)選自SiN、SiO₂、AlN中的一種或幾種組合、厚度為20～350nm(20nm、100nm、200nm、300nm或350nm)、生長方法為濺射、等離子體增強化學(xué)氣相淀積(PECVD)、原子層淀積(ALD)、低壓力化學(xué)氣相淀積(LPCVD)或感應(yīng)耦合化學(xué)氣相淀積(ICPCVD)。

4)所述鈍化層6上制作有源區(qū)掩模，隨后采用刻蝕或離子注入等方式進行器件隔離，形成有源區(qū)；

5)在鈍化層6上定義GaN基三維鰭片掩模，采用RIE或ICP等刻蝕方式去除鈍化層6，如圖3d，隨后干法刻蝕勢壘層3和緩沖層2，形成周期排列的GaN基三維鰭片，如圖3e；所述GaN基三維鰭片掩模的制作采用光學(xué)光刻或電子束直寫方式，寬度為10～700nm(包括選擇10nm、100nm、200nm、300nm、400nm、500nm、600nm或700nm等)；鈍化層6的刻蝕采用RIE或ICP等方式，勢壘層3和緩沖層2的刻蝕均采用RIE或ICP等方式，刻蝕深度為10～400nm(包括選擇10nm、100nm、200nm、300nm或400nm等)。

6)在所述鈍化層6上制作柵腳掩模，隨后通過RIE或ICP等刻蝕方式去除GaN基三維鰭片上方的鈍化層6，暴露出所述勢壘層3，如圖3f；

7)生長絕緣介質(zhì)7并覆蓋在GaN基三維鰭片的勢壘層3上方與GaN基三維鰭片的側(cè)壁以及圓片的其它位置，如圖3g；所述絕緣介質(zhì)7的厚度為8～50nm(8nm、15nm、30nm、40nm或50nm)，生長方法為等離子體增強化學(xué)氣相淀積(PECVD)、原子層淀積(ALD)、低壓力化學(xué)氣相淀積(LPCVD)或感應(yīng)耦合化學(xué)氣相淀積(ICPCVD)；

8)通過RIE或ICP等刻蝕方式去除GaN基三維鰭片側(cè)壁以外的絕緣介質(zhì)，形成側(cè)墻的絕緣介質(zhì)7，如圖3h；

9)在所述鈍化層6上定義柵帽掩模，通過蒸發(fā)或濺射方式沉積柵金屬，剝離形成柵極8，如圖3i；

柵金屬包含但不限于Ni/Au/Ni、Pt/Au、Ni/Pt/Au，W/Ti/Au中的一種多層金屬，柵金屬的厚度為100～750nm(包括選擇100nm、200nm、300nm、400nm、500nm、600nm、700nm或750nm等)。

10)在所述鈍化層6上定義互聯(lián)開孔區(qū)掩模，刻蝕形成互聯(lián)開孔；

11)在所述鈍化層6上定義互聯(lián)金屬區(qū)掩模，通過蒸發(fā)與剝離工藝形成互聯(lián)金屬。

根據(jù)以上本發(fā)明所述的結(jié)構(gòu)和制作方法，本發(fā)明給出以下兩種實施例，但并不限于這些實施例。

實施例1：制備SiC襯底，緩沖層為AlN/GaN，勢壘層為AlGaN，側(cè)墻介質(zhì)為SiN，三維鰭片寬度為120nm，柵金屬為Pt/Au的GaN側(cè)墻絕緣柵鰭式高電子遷移率晶體管，其過程是：

1)在SiC襯底上，利用金屬有機物化學(xué)氣相淀積技術(shù)MOCVD，先在1050℃下生長200nm的AlN，再在1050℃下生長1.5μm的非故意摻雜的GaN層，形成緩沖層2,隨后在緩沖層2上生長厚度為28nm的AlGaN勢壘層3，Al組分為25％。

2)在勢壘層3上制作光刻掩膜，然后采用濺射淀積金屬疊層，經(jīng)過剝離工藝在其兩端得到孤立的金屬塊，最后在N₂氣氛中進行快速熱退火形成源極4和漏極5。所淀積的金屬自下而上分別為Ti、Al和W，其厚度分別為20nm、250nm、和50nm。濺射采用的條件為：真空度≦5.0×10^-6Torr，濺射速率小于快速熱退火的工藝條件為：溫度600℃，時間60s。

3)利用PECVD技術(shù)在勢壘層3上淀積SiN形成鈍化層6。淀積工藝條件為：氣體分別為SiH₄、NH₃、He和N₂，流量分別為8sccm、2sccm、100sccm和200sccm，壓力為500mTorr，溫度260℃，功率25W，該鈍化層的厚度為120nm。

4)在所述鈍化層6的上方制作有源區(qū)掩模，隨后采用離子注入方式進行器件隔離，形成有源區(qū)。注入條件為：離子為B⁺，電流10μA，能量100KeV，劑量6e14。

5)利用電子束直寫在鈍化層6上制作鰭片掩膜，通過RIE干法刻蝕去除鈍化層6，隨后采用ICP干法刻蝕AlGaN和GaN，形成寬度為120nm的GaN基三維鰭片8。所述鈍化層6刻蝕的工藝條件為：氣體為SF₆，流量為20sccm，壓力5mTorr，時間250s。所述AlGaN/GaN異質(zhì)結(jié)刻蝕工藝條件為：氣體分別為BCl₃和Cl₂，流量分別為25sccm和5sccm，壓力為5mTorr，溫度25℃，上電極功率100W，下電極3W，刻蝕時間10分鐘，刻蝕深度100nm。

6)在所述鈍化層6上制作柵腳掩模，隨后通過RIE干法刻蝕去除鰭片上方鈍化層6，暴露出勢壘層3。刻蝕工藝條件為：氣體為SF₆，流量為20sccm，壓力5mTorr，時間250s。

7)利用PECVD技術(shù)生長SiN介質(zhì)并覆蓋在GaN基三維鰭片的勢壘層3上方與GaN基三維鰭片側(cè)壁以及圓片的其它位置。其生長工藝條件為：氣體分別為SiH₄、NH₃、He和N₂，流量分別為8sccm、2sccm、100sccm和200sccm，壓力為500mTorr，溫度260℃，功率25W，該介質(zhì)厚度為20nm。

8)通過RIE刻蝕去除GaN基三維鰭片側(cè)壁以外的絕緣介質(zhì)，形成側(cè)墻的絕緣介質(zhì)7。其刻蝕工藝條件為：氣體為SF₆，流量為20sccm，壓力5mTorr，時間65s。

9)在所述鈍化層6的上部制作柵極掩膜，利用電子束蒸發(fā)技術(shù)淀積金屬疊層，并利用剝離工藝形成柵極8。其淀積金屬疊層的工藝條件為：真空度≦1.5×10^-6Torr，淀積速率小于其所淀積的金屬疊層自下而上為Pt和Au，厚度分別為20nm和400nm。

10)在所述鈍化層6上定義互聯(lián)開孔區(qū)光刻掩模，通過RIE干法刻蝕形成互聯(lián)開孔。其刻蝕工藝條件為：氣體為SF₆，流量為20sccm，壓力5mTorr，時間320s。

11)在所述鈍化層6上定義互聯(lián)金屬區(qū)掩模，通過蒸發(fā)與剝離工藝形成互聯(lián)金屬。其中：淀積金屬疊層的工藝條件為：真空度≦1.5×10^-6Torr，淀積速率小于所淀積的金屬疊層自下而上為Ti和Au，厚度分別為30nm和400nm。

實施例2：制備Si襯底，緩沖層為AlGaN/GaN，勢壘層為AlN，側(cè)墻介質(zhì)為Al₂O₃，三維鰭片寬度為300nm，柵金屬為Ni/Pt/Au的GaN側(cè)墻絕緣柵鰭式高電子遷移率晶體管，其過程是：

1)在SiC襯底上，利用金屬有機物化學(xué)氣相淀積技術(shù)MOCVD，先在1000℃下生長1.0μm的非故意摻雜的AlGaN層(Al組分5％)和1.0μm GaN層，形成緩沖層2,隨后在緩沖層2上生長厚度為3nm的AlN勢壘層3。

2)在所述勢壘層3上制作光刻掩膜，然后采用電子束蒸發(fā)淀積金屬疊層，經(jīng)過剝離工藝在其兩端得到孤立的金屬塊，最后在N₂氣氛中進行快速熱退火形成源極4和漏極5。所淀積的金屬自下而上為Ti、Al、Mo和Au，其厚度分別為20nm、200nm、30nm和50nm。蒸發(fā)采用的條件為：真空度≦2.0×10^-6Torr，濺射速率小于快速熱退火的工藝條件為：溫度800℃，時間30s。

3)利用PECVD技術(shù)在勢壘層3上淀積SiO₂形成鈍化層6。其淀積工藝條件為：氣體分別為SiH₄、N₂O，流量分別為120sccm、200sccm，壓力為500mTorr，溫度320℃，功率35W，該鈍化層的厚度為120nm。

4)與實施例1的第4步相同。

5)利用深紫外光刻在鈍化層6上制作GaN基三維鰭片掩膜，通過RIE刻蝕去除鈍化層6，隨后采用ICP干法刻蝕AlGaN和GaN，形成寬度為300nm的GaN基三維鰭片。其中：鈍化層刻蝕的工藝條件為：氣體為SF₆，流量為20sccm，壓力5mTorr，時間500s；AlGaN/GaN異質(zhì)結(jié)刻蝕工藝條件為：氣體分別為BCl₃和Cl₂，流量分別為25sccm和5sccm，壓力為5mTorr，溫度25℃，上電極功率100W，下電極3W，刻蝕時間5分鐘，刻蝕深度50nm。

6)在所述鈍化層6上制作柵腳掩模，隨后通過RIE干法刻蝕去除鰭片上方鈍化層6，暴露出勢壘層3。其刻蝕工藝條件為：氣體為SF₆，流量為20sccm，壓力5mTorr，時間500s。

7)利用ALD技術(shù)沉積Al₂O₃介質(zhì)并覆蓋在GaN基三維鰭片的勢壘層3上方與GaN基三維鰭片側(cè)壁以及圓片的其它位置。其ALD工藝條件為：TMA和H₂O分別為鋁和氧源，載氣為Ar，生長溫度為250℃，壓力600Pa，厚度為10nm。

8)通過ICP刻蝕去除GaN基三維鰭片側(cè)壁以外的絕緣介質(zhì)，形成側(cè)墻的絕緣介質(zhì)7。其刻蝕工藝條件為：氣體為BCl₃和Cl₂，流量分別為20sccm、5sccm，壓力5mTorr，時間50s。

9)在所述鈍化層6的上部制作柵極掩膜，利用電子束蒸發(fā)技術(shù)淀積金屬疊層，并利用剝離工藝形成柵極8。其中：淀積金屬疊層的工藝條件為：真空度≦1.5×10^-6Torr，淀積速率小于所淀積的金屬疊層自下而上為Ni、Pt和Au，厚度分別為30nm、50nm和350nm。

10)在所述鈍化層6上定義互聯(lián)開孔區(qū)光刻掩模，通過RIE干法刻蝕形成互聯(lián)開孔?？涛g工藝條件為：氣體為SF₆，流量為20sccm，壓力5mTorr，時間700s。

11)與實施例1的第11步相同。

本發(fā)明的具體實施方式中未涉及的說明屬于本領(lǐng)域公知的技術(shù)，可參考公知技術(shù)加以實施。

本發(fā)明經(jīng)反復(fù)試驗驗證，取得了滿意的試用效果。

以上具體實施方式及實施例是對本發(fā)明提出的一種GaN側(cè)墻絕緣柵鰭式高電子遷移率晶體管及其制造方法技術(shù)思想的具體支持，不能以此限定本發(fā)明的保護范圍，凡是按照本發(fā)明提出的技術(shù)思想，在本技術(shù)方案基礎(chǔ)上所做的任何等同變化或等效的改動，均仍屬于本發(fā)明技術(shù)方案保護的范圍。