本發(fā)明涉及一種可實現(xiàn)低導通電阻(Ron)和較低的總柵極電荷(Qg)的LDMOS(橫向擴散金屬氧化物半導體)及其制備工藝。

背景技術(shù)：

傳統(tǒng)的LDMOS是用額外掩膜作為金屬屏蔽層，如圖1中的M1層。圖1中的M1層采用金屬W、WSi或Ti+TiN等。

但是，由于屏蔽金屬與標準CMOS(互補金屬氧化物半導體)不兼容，能夠在標準MOS線提供柵屏蔽層(gate shielding)的高速LDMOS非常少。這就需要增加一個額外的掩膜來降低導通電阻和總柵極電荷，而且需要專門機臺進行注入。

技術(shù)實現(xiàn)要素：

本發(fā)明目的是提供一種低導通電阻和較低的總柵極電荷的LDMOS及其制備工藝，其解決了現(xiàn)有LDMOS導通電阻和總柵極電荷高的技術(shù)問題，從而保護柵極不受高壓的沖擊，實現(xiàn)非常低的導通電阻和總柵極電荷，且抑制高電場效果好。

本發(fā)明的技術(shù)解決方案是：

一種低導通電阻和較低的總柵極電荷的LDMOS，包括源極、柵極、漏極、金屬屏蔽層，其特殊之處是，所述金屬屏蔽層包括第一金屬屏蔽層，所述第一金屬屏蔽層從柵極的上方跨過，其一端位于源極下方且與源極相接觸，另一端與漏極間隔一定的距離；所述第一金屬屏蔽層與柵極之間的絕緣介質(zhì)層的厚度用于調(diào)整耦合電容的大小；所述第一金屬屏蔽層的另一端與漏極之間的距離用于調(diào)整源極和漏極之間的電場。

為保證凡是與CT所接觸的下一層都具有同樣的工藝特性，所述金屬屏蔽層還包括設置在漏極下方且與漏極相接觸的第二金屬屏蔽層；所述第二金屬屏蔽層與第一金屬屏蔽層相互隔離。

上述第二金屬屏蔽層位于漏極下方的部分與第一金屬屏蔽層位于源極下方的部分的結(jié)構(gòu)類似。

上述第一金屬屏蔽層從柵極的上方跨過是采用跨接線方式。

為形成電場緩變從而優(yōu)化器件性能，所述第一金屬屏蔽層上與漏極之間相靠近的一端的邊沿采用直線、方齒、三角齒、波浪狀形狀。

上述第一金屬屏蔽層上與漏極之間相靠近的一端采用鏤空結(jié)構(gòu)。

上述第一金屬屏蔽層為復合材料，其中的一種材料為Ti或TiN，另一種材料為Al、W或TiW。

上述第一金屬屏蔽層和第二金屬屏蔽層的材料最好相同。

上述低導通電阻和較低的總柵極電荷的LDMOS的制備工藝，其特征在于：包括以下步驟：

1)根據(jù)需要的耦合電容，設計絕緣介質(zhì)層的厚度；根據(jù)需要的源極和漏極之間的電場，設計第一金屬屏蔽層的另一端與漏極之間的距離；

2)按照標準工藝制作LDMOS：

2.1)刻柵極；

2.2)制備N型漂移區(qū)；

2.3)刻N+、P+，制作SAB層；

2.4)制備絕緣介質(zhì)層/CT；其中，絕緣介質(zhì)層厚度滿足設計要求；

2.5)制備金屬屏蔽層；所述金屬屏蔽層包括第一金屬屏蔽層，所述第一金屬屏蔽層從柵極的上方跨過，其一端位于源極下方且與源極相接觸，另一端與漏極間隔一定的距離且該距離滿足設計要求；

2.6)制備CT/M1層。

為保證凡是與CT所接觸的下一層都具有同樣的工藝特性，所述制備金屬屏蔽層還包括制備第二金屬屏蔽層；所述第二金屬屏蔽層設置在漏極下方且與漏極相接觸；所述第二金屬屏蔽層與第一金屬屏蔽層相互隔離，所述第二金屬屏蔽層與第一金屬屏蔽層的制備工藝相同，且材料相同。

本發(fā)明優(yōu)點：

1、本發(fā)明工藝步驟與現(xiàn)有的標準CMOS工藝兼容，無需增加額外掩膜，也無需專用的機臺，只需通過工藝調(diào)整ILD厚度以及不同的金屬屏蔽層M0的延伸距離，從而在該金屬屏蔽層與漏極的氧化物oxide或氮化硅SiN等介質(zhì)之間形成耦合電容，實現(xiàn)不同的漏極電場耦合，保護柵極不受高壓的沖擊，實現(xiàn)不同電壓器件優(yōu)化。本發(fā)明相應的柵極信號寬度可以進一步減小到0.2-0.5um。

2、因為本發(fā)明導致柵的長度可以大幅度的減小，對應的則是單位柵寬度的電荷和導通電阻減小，同時由于有了漏極端的電場調(diào)制作用，過高的電場被抑制在器件的溝道外，則器件的輸出電阻可以大幅度提高，這樣的器件模擬性能得到提高，從而可以實現(xiàn)非常低的導通電阻Ron和較低的總柵極電荷Qg，提高器件的關斷電阻Rout。

3、本發(fā)明器件關斷時，抑制高電場效果好，可實現(xiàn)高速低功耗LDMOS。

4、金屬屏蔽層M1除了做標準的連線用，還可以實現(xiàn)對柵極的屏蔽；可采用多種材料實現(xiàn)：(Ti或TiN)+(Al、W或TiW)。

5、該金屬屏蔽層與漏極之間相靠近的一端的圖形化設計，如采用鏤空結(jié)構(gòu)，或者邊沿設計成各種形狀(如直線、方齒、三角齒、波浪狀等)，或者二者相結(jié)合，這樣的設計可以形成電場緩變，從而優(yōu)化器件性能。

6、漏極CT(過孔)下的第二金屬屏蔽層M0用于保持工藝的一致性，可保證凡是與CT所接觸的下一層都具有同樣的工藝特性。

附圖說明

圖1是用額外掩膜作為金屬屏蔽層的傳統(tǒng)LDMOS結(jié)構(gòu)示意圖；

圖2是本發(fā)明重新設置源極的第一金屬屏蔽層的LDMOS結(jié)構(gòu)示意圖；

圖3至圖7是本發(fā)明LDMOS結(jié)構(gòu)中金屬屏蔽層與漏極之間相靠近的一端的圖形化設計示意圖。

具體實施方式

本發(fā)明在現(xiàn)有LDMOS結(jié)構(gòu)的基礎上，重新設置源極的金屬屏蔽層的布局。參加圖2至圖7，具體結(jié)構(gòu)如下：

該金屬屏蔽層的第一金屬屏蔽層M0從柵極的上方跨過，其一端與源極相連，另一端(延伸端)向漏極延伸但與漏極間隔一定的距離，從而在該第一金屬屏蔽層與漏極的oxide或SiN等介質(zhì)之間形成耦合電容；該第一金屬屏蔽層與柵極之間的絕緣介質(zhì)層ILD的厚度需要事先設計，用于調(diào)整耦合電容的大??；該金屬屏蔽層的另一端與柵極之間的距離需要事先設計，用于調(diào)整源極和漏極之間的電場。

必要時，該金屬屏蔽層跨過柵極的部分可以采用各種方式跨接方式(如跨接線)；該金屬屏蔽層與漏極之間相靠近的一端可采用鏤空結(jié)構(gòu)，其邊沿還可以是各種形狀(如直線、方齒、三角齒、波浪狀等)，以形成電場緩變。

優(yōu)選的，該金屬屏蔽層M0采用：(Ti或TiN)+(Al、W或TiW)。

本發(fā)明RFLDMOS的具體制備工藝如下：

步驟1：根據(jù)需要的耦合電容，設計好絕緣介質(zhì)層ILD的厚度；根據(jù)需要的源極和漏極之間的電場，設計好金屬屏蔽層的另一端與柵極之間的距離；

步驟2：按照標準的CMOS工藝制作LDMOS，

2.2)制備N型漂移區(qū)；

2.3)刻N+、P+，制作SAB層；

2.4)制備絕緣介質(zhì)層(Thin ILD)/CT；其中，要求金屬屏蔽層M0與柵極間的厚度即絕緣介質(zhì)層厚度滿足設計要求；

2.5)制備金屬屏蔽層；其中，第一金屬屏蔽層M0從柵極的上方跨過并向漏極延伸，且該第一金屬屏蔽層的另一端與漏極之間的距離滿足設計要求；

2.6)制備CT/M1層。