本發(fā)明實施例涉及集成電路結構及其形成方法，更具體地涉及接合結構及其形成方法。

背景技術：

在集成電路的形成中，在晶圓中的半導體襯底表面處形成諸如晶體管的器件。然后，互連結構形成在集成電路器件上方。金屬焊盤形成在互連結構上方并且電連接至互連結構。鈍化層和第一聚合物層形成在金屬焊盤上方，并且通過鈍化層和第一聚合物層中的開口暴露金屬焊盤。

然后形成鈍化互連件(ppi)以連接至金屬焊盤的頂面，隨后在ppi上方形成第二聚合物層。形成凸塊下金屬(ubm)并延伸至第二聚合物層中的開口內(nèi)，其中，ubm電連接至ppi。然后將焊料球放置在ubm上方并回流。

技術實現(xiàn)要素：

根據(jù)本發(fā)明的一個實施例，提供了一種形成集成電路結構的方法，包括：形成第一導電部件和第二導電部件；在所述第一導電部件上方形成金屬焊盤，并且所述金屬焊盤電連接至所述第一導電部件；形成鈍化層以覆蓋所述金屬焊盤的邊緣部分，通過位于所述鈍化層中的開口暴露所述金屬焊盤的頂面的中間部分；沉積第一介電層以覆蓋所述金屬焊盤和所述鈍化層；在所述第一介電層上方形成第一接合焊盤，其中，所述第一接合焊盤電連接至所述第二導電部件；以及沉積第二介電層，其中，所述第二介電層環(huán)繞所述第一接合焊盤。

根據(jù)本發(fā)明的另一實施例，還提供了一種形成集成電路結構的方法，包括：形成第一金屬部件和第二金屬部件；在所述第一金屬部件上方形成金屬焊盤，并且所述金屬焊盤接觸所述第一金屬部件；形成鈍化層以覆蓋所述金屬焊盤的邊緣部分，通過位于所述鈍化層的開口暴露所述金屬焊盤的頂面的中間部分；形成第一介電層以覆蓋所述金屬焊盤的所述頂面和所述鈍化層；形成穿透所述第一介電層和所述鈍化層以接觸所述第二金屬部件的通孔；同時形成第一接合焊盤和第二接合焊盤，所述第二接合焊盤位于所述通孔上方并與所述通孔接觸；形成第二介電層以使所述第一接合焊盤和所述第二接合焊盤嵌入；以及平坦化所述第二介電層的頂面以使所述第二介電層的所述頂面與所述第一接合焊盤和所述第二接合焊盤的頂面齊平。

根據(jù)本發(fā)明的又一實施例，還提供了一種集成電路結構，包括：第一金屬部件和第二金屬部件，彼此鄰近；焊盤，位于所述第一金屬部件上方并接觸所述第一金屬部件；鈍化層，覆蓋所述焊盤的邊緣部分，通過位于所述鈍化層的開口暴露所述焊盤的頂面的中間部分；第一介電層，覆蓋所述焊盤的所述頂面和所述鈍化層；通孔，穿透所述第一介電層和所述鈍化層以接觸所述第二金屬部件；以及第一接合焊盤和第二接合焊盤，被所述第二介電層環(huán)繞，所述第二接合焊盤位于所述通孔上方并與所述通孔接觸。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發(fā)明的各個方面。應當注意，根據(jù)工業(yè)中的標準實踐，各個部件并非按比例繪制。事實上，為了清楚討論，各個部件的尺寸可以任意增大或減小。

圖1至圖11示出了根據(jù)一些實施例的在接合結構的形成中的中間階段的截面圖；

圖12至圖21示出了根據(jù)一些實施例的在接合結構的形成中的中間階段的截面圖；

圖22至圖24示出了根據(jù)一些實施例的在接合結構的形成中的中間階段的截面圖；

圖25示出了根據(jù)一些實施例的用于形成接合結構的工藝流程圖。

具體實施方式

為了實施本發(fā)明的不同部件，以下公開提供了許多不同的實施例或?qū)嵗?。在下面描述元件和布置的特定實例以簡化本發(fā)明。當然這些僅僅是實例并不旨在限定本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實施例，也可以包括在第一部件和第二部件之間形成額外的部件使得第一部件和第二部件可以不直接接觸的實施例。而且，本發(fā)明在各個實例中可重復參考數(shù)字和/或字母。這種重復僅是為了簡明和清楚，其自身并不表示所論述的各個實施例和/或配置之間的關系。

而且，為便于描述，在此可以使用諸如“在...下面”、“在...下方”、“下部”、“在...上面”、“上部”等的空間相對術語，以便于描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。空間關系術語旨在包括除了在圖中所描述的方向之外的使用或操作中的器件的不同方向。裝置可以以其它方式定位(旋轉(zhuǎn)90度或在其他方位)，并且通過在本文中使用的空間關系描述符可同樣地作相應地解釋。

根據(jù)各個示例性實施例，提供了一種接合結構及其形成方法。示出了形成接合結構的中間階段。討論了一些實施例的一些變化。貫穿各個視圖和示例性實施例，相同的參考標號用于指定相同的元件。

圖1至圖11示出了根據(jù)一些實施例的在接合結構的形成中的中間階段的截面圖；在圖25示出的工藝流程中也示意性地示出了圖1至圖11中示出的步驟。

圖1示出了封裝組件2的截面圖。根據(jù)本發(fā)明的一些實施例，封裝組件2是器件晶圓，器件晶圓包括諸如晶體管和/或二極管的有源器件以及包括諸如電容器、電感器、電阻器等無源器件。器件晶圓2可以包括其內(nèi)的多個芯片4，并且示出了一個芯片4。根據(jù)本發(fā)明的可選實施例，封裝組件2是可以包括或可以不包括有源器件和/或無源器件的插入式(interposer)晶圓。根據(jù)本發(fā)明的又可選實施例，封裝組件2是包括無核芯封裝襯底或其中有核芯的封裝襯底的封裝襯底條形件。在隨后的討論中，將器件晶圓作為示例性封裝組件2討論。然而，本發(fā)明的教導還可以應用于插入式晶圓、封裝襯底、封裝件等。

根據(jù)本發(fā)明的一些實施例，示例性晶圓2包括半導體襯底20和形成在半導體襯底20的頂面處的部件。半導體襯底20可以由晶體硅、晶體鍺、硅鍺和/或諸如gaasp、alinas、algaas、gainas、gainp、gainasp等的iii-v族化合物半導體形成。半導體襯底20也可以是塊狀硅襯底或絕緣體上硅(soi)襯底?？梢栽诎雽w襯底20中形成淺溝槽隔離(sti)區(qū)(未示出)以隔離半導體襯底20中的有源區(qū)域。雖然未示出，可以形成貫通孔以延伸至半導體襯底20內(nèi)，其中，貫通孔用于電互連(electricallyinter-couple)位于晶圓2的相對側(cè)上的部件。

根據(jù)本發(fā)明的一些實施例，晶圓2包括形成在半導體襯底20的頂面上的集成電路器件22。示例性集成電路器件22包括互補金屬氧化物半導體(cmos)晶體管、電阻器、電容器、二極管等。在此未示出集成電路器件22的細節(jié)。根據(jù)本發(fā)明的一些實施例，晶圓2用于形成插入器，其中，襯底20可以是半導體襯底或介電襯底。

層間電介質(zhì)(ild)24形成在半導體襯底20上方并且填充集成電路器件22中的晶體管(未示出)的柵極堆疊件之間的間隔。根據(jù)一些示例性實施例，ild24由磷硅酸鹽玻璃(psg)、硼硅酸鹽玻璃(bsg)、硼摻雜的磷硅酸鹽玻璃(bpsg)、氟摻雜的硅酸鹽玻璃(fsg)、正硅酸乙酯(teos)等形成?？梢允褂眯俊⒖闪鲃踊瘜W汽相沉積(fcvd)等形成ild24。根據(jù)本發(fā)明的一些實施例，使用諸如等離子體增強化學汽相沉積(pecvd)、低壓化學汽相沉積(lpcvd)等的沉積方法形成ild24。

接觸插塞28形成在ild24中并且用于將集成電路器件22電連接至上面的金屬線和通孔。根據(jù)本發(fā)明的一些實施例，接觸插塞28由選自鎢、鋁、銅、鈦、鉭、氮化鈦、氮化鉭、它們的合金和/或它們的多層的導電材料形成。接觸插塞28的形成可以包括：在ild24中形成接觸開口，在接觸開口內(nèi)填充導電材料，以及實施平坦化(諸如化學機械拋光(cmp))以使接觸插塞28的頂面和ild24的頂面齊平。

互連結構30位于ild和接觸插塞28上方。互連結構30包括形成在介電層32中的金屬線34和通孔36。下文中將位于同一層級(level)處的金屬線的組合稱為金屬層。根據(jù)本發(fā)明的一些實施例，互連結構30包括通過通孔36互連的多個金屬層。金屬線34和通孔36可以由銅或銅合金形成，并且它們也可以由其他金屬形成。根據(jù)本發(fā)明的一些實施例，介電層32由低k介電材料形成。例如，低k介電材料的介電常數(shù)(k值)可以低于3.0或低于約2.5。

下文中將介電層32可選地稱為金屬間介電(imd)層32。根據(jù)本發(fā)明的一些實施例，介電層32的至少下面的幾個由介電常數(shù)(k值)低于約3.0、低于約2.5或甚至更低的低k介電材料形成。介電層32可以包括黑金剛石(應用材料公司的注冊商標)、含碳低k介電材料、氫倍半硅氧烷(hsq)、甲基倍半硅氧烷(msq)等。介電層32也可以具有低k值，低k值可以小于約3.0、2.5或2.0。根據(jù)本發(fā)明的一些實施例，imd層32的形成包括沉積含致孔劑的介電材料以及然后實施固化工藝以驅(qū)除致孔劑，并且因此剩余的介電層32是多孔的。

在介電層32中形成金屬線34和通孔36。形成工藝可以包括單鑲嵌和/或雙鑲嵌。在示例性單鑲嵌工藝中，首先在介電層32的一個中形成溝槽，隨后用導電材料填充溝槽。然后，執(zhí)行諸如cmp的平坦化以去除導電材料比imd層的頂面高的過量部分，在溝槽中保留金屬線。在雙鑲嵌工藝中，溝槽和通孔開口都形成在imd層中，通孔開口在溝槽下部并且連接至溝槽。然后，在溝槽和通孔開口內(nèi)填充導電材料以分別形成金屬線和通孔。導電材料可以包括擴散阻擋層和擴散阻擋層上方的含銅的金屬材料。擴散阻擋層可以包括鈦、氮化鈦、鉭、氮化鉭等。

金屬線34包括諸如頂部金屬化層中的金屬線或焊盤34a和34b的頂部導電(金屬)部件，頂部金屬化層在介電層32的一個(標示為介電層32a)中。應該理解，盡管金屬部件34a和34b被示出為被介電層32a分離的離散部件，他們也可以是連續(xù)金屬部件的部分，如虛線矩形35所示，表示了將金屬部件34a和34b互連的導電部分。根據(jù)本發(fā)明的一些實施例，介電層32a由類似于介電層32下面的幾個的材料的低k介電材料組成。根據(jù)本發(fā)明的其他實施例，介電層32a由非低k(non-low-k)介電材料組成，非低k介電材料可以包括氮化硅、未摻雜的硅酸鹽玻璃(usg)、氧化硅等。例如，介電層32a也可以具有包括兩個usg層和在兩個usg層之間的氮化硅層的多層結構。頂部金屬部件34a和34b也可以由銅或銅合金形成，并且可以具有單鑲嵌結構或雙鑲嵌結構。

金屬焊盤42形成在金屬部件34a上方并接觸金屬部件34a。根據(jù)一些示例性的實施例，金屬焊盤42通過諸如金屬線34和通孔36的導電部件電連接至集成電路器件22，其中虛線45表示電連接。金屬焊盤42可以是鋁焊盤或鋁銅焊盤，并且可以使用其他金屬材料。根據(jù)本發(fā)明的一些實施例，金屬焊盤42具有大于95％的鋁百分比。

可以在互連結構30上方形成鈍化層40(有時被稱為鈍化-1)?？梢栽阝g化層40上方形成鈍化層46(有時被稱為鈍化-2)。鈍化層46的一些部分可以覆蓋金屬焊盤42的邊緣部分，并且通過鈍化層46中的開口暴露金屬焊盤42的頂面的特定部分。鈍化層40和46的每個可以是單層或復合層，并且可以由無孔材料形成。根據(jù)本發(fā)明的一些實施例，鈍化層40和46的一個或兩個是包括氧化硅層和位于氧化硅層上方的氮化硅層的復合層。

圖1也示出了探測步驟，其可以是晶圓驗收測試或電路測試的一部分。相應的步驟在圖25所示的工藝流程中表示為步驟202。實施探測以檢驗集成電路器件22和相應的電連接的功能。可以通過使探測針48與金屬焊盤42接觸實施探測。探測針48可以是具有多個探測針的探針卡的部分，例如，探針卡電連接至測試設備(未示出)。金屬焊盤42設計為足夠大以用于探測。此外，金屬焊盤42可以是鋁焊盤，由于鋁焊盤比銅焊盤軟，因此比銅焊盤更適合用于探測工藝。

參照圖2，沉積介電層50并且可以在例如化學機械拋光(cmp)的工藝中將其平坦化。相應的步驟在圖25所示的工藝流程中表示為步驟204。介電層50的頂面比金屬焊盤42的頂面高，并且可以比鈍化層46的頂端高。

接著，如圖3所示，形成介電蝕刻停止層52，之后形成通孔54。相應的步驟在圖25所示出的工藝流程圖中示出為步驟206。介電蝕刻停止層52可以由諸如氮化硅的氮化物形成。通孔54的形成包括蝕刻介電蝕刻停止層52和介電層50以形通孔開口，然后，使用介電材料填充通孔開口以形成通孔54。根據(jù)本發(fā)明的一些實施例，通孔開口的填充包括毯式沉積導電阻擋層56，形成諸如銅層的晶種層，然后實施諸如電鍍或化學鍍的電鍍工藝以鍍(plate)諸如銅或銅合金的金屬58。導電阻擋層56可以包括鈦、氮化鈦、鉭、氮化鉭等。執(zhí)行諸如cmp的平坦化以去除導電材料、晶種層和鍍的金屬58的過量部分。

參照圖4，例如，通過物理汽相沉積(pvd)來形成導電阻擋層60和晶種層62。相應的步驟在圖25所示的工藝流程中表示為步驟208。導電阻擋層60可以由鈦、氮化鈦、鉭或氮化鉭形成。晶種層62可以包括銅。接下來，參照圖5，形成并圖案化光刻膠64，從而暴露晶種層62的一些部分。在隨后的步驟中，如圖6所示，實施鍍工藝以從晶種層62形成接合焊盤66a和66b。相應的步驟在圖25所示的工藝流程中表示為步驟210。鍍工藝可以包括電化學鍍(ecp)和化學鍍等。

如圖4所示，在晶種層62具有水平部分，并且沒有垂直部分。因此，接合焊盤66a和66b的生長是向上的，并且不包括水平生長。此類生長有利于接合焊盤66a和66b(諸如銅晶粒)具有(111)表面定向。實驗結果顯示，在一些樣品接合焊盤中，8936個銅晶粒具有(111)表面定向以及2715個銅晶粒具有(200)表面定向，這意味著具有(111)表面定向的銅晶粒是具有(200)表面定向的銅晶粒的3倍。有利地，由于具有(111)表面定向的銅比具有(200)表面定向的銅容易擴散，在隨后的步驟中，接合焊盤66a和66b容易形成金屬至金屬直接接合。

然后去除光刻膠64，產(chǎn)生圖7所示的結構。暴露由光刻膠64覆蓋的晶種層62和導電阻擋層60的部分。接下來，在蝕刻步驟中去除晶種層62和導電阻擋層60的暴露的部分，并且在圖8中示出所得到的結構。在蝕刻工藝中，介電蝕刻停止層52用于停止導電阻擋層60的蝕刻。在整個說明書中，晶種層62和導電阻擋層60的直接位于接合焊盤66a和66b下方的剩余的部分也被認為是接合焊盤66a和66b的部分。根據(jù)一些實施例，接合焊盤66a可以與金屬焊盤42直接重疊。

圖9示出了介電阻擋層68的沉積，介電阻擋層68在接合焊盤66a和66b的頂面和側(cè)壁以及介電蝕刻停止層52上沉積。介電阻擋層68沉積為共形層，以及可以通過原子層沉積(ald)形成。介電阻擋層68的側(cè)壁部分也完全環(huán)繞接合焊盤66a和66b的每個。根據(jù)本發(fā)明的一些實施例，介電阻擋層68由碳氮化硅、氮化硅等形成。接下來，沉積介電材料70。相應的步驟在圖25所示的工藝流程中表示為步驟212。介電材料70用于熔融接合(也被稱為氧化物至氧化物接合)。根據(jù)本發(fā)明的一些實施例，介電材料70由諸如二氧化硅或氮化硅的含硅材料形成。

如圖10所示，在隨后的步驟中，在諸如cmp步驟的平坦化步驟中去除介電材料70的頂部。相應的步驟在圖25所示的工藝流程中表示為步驟214。又去除介電材料70和介電阻擋層68的高于接合焊盤66a和66b的頂面的部分，并且暴露接合焊盤66a和66b。得到的接合焊盤66a和66b的頂面互相共面，并且與介電層70的頂面共面。

圖11示出了將封裝組件72與封裝組件2接合。相應的步驟在圖25所示的工藝流程中表示為步驟216。根據(jù)本發(fā)明的一些實施例，封裝組件72是器件管芯、插入式管芯、封裝襯底或封裝件。封裝組件72包括金屬焊盤74a和74b，金屬焊盤74a和74b分別通過金屬至金屬直接接合至接合焊盤66a和66b。封裝組件72還包括具有與金屬焊盤74a和74b的表面共面的表面的介電層76。介電層76可以是諸如二氧化硅的含硅介電層。介電層76通過熔融接合來接合至介電層70。因此，得到的接合是包括熔融接合和金屬至金屬直接接合的混合接合。根據(jù)本發(fā)明的一些實施例，接合包括將封裝組件2和封裝組件72接合在一起的預接合，以及退火以內(nèi)部擴散接合焊盤66a和74a中的金屬和接合焊盤66b和74b中的金屬。由于金屬焊盤66a和66b具有(111)表面定向，具有(111)表面定向的銅比具有其他表面定向的銅容易擴散，通過低的退火溫度和短的退火時間就可以實現(xiàn)得到的接合。得到的接合也更強。

在圖11所示的結構中，接合焊盤66b具有電功能，并可以電接至集成電路器件22。在其他的接合上，接合焊盤66a不具有電功能，因此是偽接合焊盤。偽接合焊盤66a放置在接合焊盤的低密度區(qū)中，并且具有降低圖案化負載效應(pattern-loadingeffect)的功能。因此，提高了接合焊盤66a/66b和介電層70的頂面的共面性。此外，隨著偽接合焊盤66a接合至偽接合焊盤74a，封裝組件2和72提高了接合強度。根據(jù)一些實施例，接合焊盤66a是電浮置的。此外，接合焊盤66a被介電阻擋層68完全環(huán)繞，以及接合焊盤66a的底部也通過介電蝕刻停止層52和介電層50與其他全部導電部件隔離開。因此，接合焊盤66a的側(cè)壁和底部可以不接觸諸如金屬的任何導電材料。

此外，金屬焊盤42用于探測，并不用于將金屬焊盤34a連接至任何上面的導電部件。金屬焊盤42的整個頂面可以與介電材料接觸，以及沒有導電部件在金屬焊盤42的上方且與金屬焊盤42接觸。此外，當芯片1在操作中(加電)時，金屬焊盤42可以具有電壓(接地電壓或非零伏電壓)但是可以沒有電流通過，根據(jù)一些實施例，小接合焊盤66a和66b(而不是大金屬焊盤42)用于接合，因此接合焊盤的間距小。因此，本發(fā)明的實施例適合細間距i/o應用。

圖12至圖21和圖22至圖24示出了根據(jù)本發(fā)明的一些實施例的在接合結構的形成中的中間階段的截面圖。除非另有聲明，這些實施例中的組件的材料和形成方法與相同的組件基本上相同，相同的組件由圖1至圖11中示出的實施例中的相同的參考字符表示。因此，關于圖12至圖24中示出的組件的形成工藝和材料的細節(jié)可以在圖1至圖11中示出的實施例的討論中找到。

圖12至圖21示出了根據(jù)一些實施例的在單獨步驟中形成偽金屬焊盤和電金屬焊盤的中間階段的截面圖。圖12中示出的這些實施例的初始步驟與圖1中示出的步驟基本相同。如圖13所示，在隨后的步驟中，形成介電層50，然后實施平坦化以使介電層50的上表面齊平。

圖14示出了介電蝕刻停止層52和介電層70的形成。材料可以與圖11中示出的實施例中相同。接下來，參照圖15，應用并圖案化光刻膠61，光刻膠61用于蝕刻介電層70從而形成開口78。根據(jù)本發(fā)明的一些實施例，如圖15所示，蝕刻在介電層50上停止，其中蝕刻停止層52被蝕穿。根據(jù)可選的實施例，蝕刻在蝕刻停止層52的頂面上停止，以及蝕刻停止層52至少未被蝕穿。然后去除光刻膠61。

參照圖16，沉積導電阻擋層80，并延伸至開口78內(nèi)(圖15)。導電阻擋層80的一部分與介電蝕刻停止層52或介電層50的頂面接觸。根據(jù)一些實施例，導電阻擋層80可以由鈦、鉭、氮化鈦或氮化鉭形成。接下來，沉積導電材料82(諸如銅或銅合金)。如圖17所示，隨后實施平坦化以去除導電阻擋層80和導電材料82的過量部分，在介電層70中保留接合焊盤66a。得到的接合焊盤66a包括導電阻擋層80(與導電材料82的側(cè)壁和底部接觸)和含銅材料82。

參照圖18，應用并圖案化光刻膠83，光刻膠83用于蝕刻介電層70、52、50、46和40從而形成開口84。蝕刻在金屬部件34b上停止；然后去除光刻膠83。

參照圖19，沉積導電阻擋層86，并延伸至開口84內(nèi)(圖18)。導電阻擋層86的一部分在介電層70上方延伸。根據(jù)一些實施例，導電阻擋層86可以由鈦、鉭、氮化鈦或氮化鉭形成。接下來，沉積含銅導電材料88。如圖20所示，隨后實施平坦化以去除導電阻擋層86和導電材料88的過量部分，在介電層70中保留接合焊盤66b。圖21示出了封裝組件2與封裝組件72接合。

在圖21示出的實施例中，接合焊盤66b具有從介電層70的頂面連續(xù)延伸到金屬部件34b的直的(并基本垂直的)邊緣。因此，這里沒有連接接合焊盤66b至金屬部件34b的窄通孔。由于介電層50比較厚(在一些示例性實施例中可以是2μm到3μm)，如果形成窄通孔，通孔的電阻將非常高。因此，根據(jù)本發(fā)明的一些實施例，避免了由窄通孔引起的電阻的不良增加。

圖22至圖24示出了根據(jù)一些實施例的中間階段的截面圖。除了同時實施用于形成接合焊盤66a的間隙填充和用于形成接合焊盤66b的間隙填充以外，這些實施例類似于圖12至圖21中的實施例。初始工藝步驟與圖12至圖15所示的相同。接下來，如圖22所示，形成并圖案化光刻膠83。光刻膠83填充開口78。然后，將光刻膠83作為蝕刻掩模以蝕刻介電層，以及從而形成開口84。在暴露金屬部件34b之后，去除光刻膠83。

接下來，如圖23所示，例如，通過沉積和/或鍍來形成導電阻擋層80和含銅金屬82。如圖24所示，隨后實施平坦化以去除導電阻擋層80和含銅金屬82的過量部分，保留接合焊盤66a和66b。接合焊盤66a和66b的每一個包括導電阻擋層和金屬，導電阻擋層位于金屬82的側(cè)壁和底部上。圖24也示出了封裝組件2與封裝組件72的接合。

本發(fā)明的實施例具有一些有益的特征。本發(fā)明的實施例能夠?qū)崿F(xiàn)鰭節(jié)距接合。根據(jù)本發(fā)明的一些實施例，可是實現(xiàn)優(yōu)選的銅定向(111)，并且使隨后的混合接合更加容易。改進了接合質(zhì)量。此外，根據(jù)本發(fā)明的一些實施例，通過允許接合焊盤穿過有鋁焊盤形成于其中的介電層，降低了生成的結構的電阻。

根據(jù)本發(fā)明的一些實施例，一種方法包括：形成第一導電部件和第二導電部件；金屬焊盤形成在第一導電部件上方并電連接至第一導電部件；以及形成鈍化層以覆蓋金屬焊盤的邊緣部分，并通過金屬焊盤中的開口暴露金屬焊盤的頂面的中間部分。形成第一介電層以覆蓋金屬焊盤和鈍化層。接合焊盤形成在第一介電層上方并電連接至第二導電部件。沉積第二介電層以環(huán)繞接合焊盤。實施平坦化以使第二介電層的頂面與接合焊盤齊平。實施平坦化之后，金屬焊盤的全部頂面與介電材料接觸。

根據(jù)本發(fā)明的一些實施例，一種方法包括：同時形成第一金屬部件和第二金屬部件；鋁焊盤形成在第一金屬部件上方并電連接至第一金屬部件；以及形成鈍化層以覆蓋鋁焊盤邊緣部分，并通過鈍化層中的開口暴露鋁焊盤的頂面的中間部分。方法還包括：形成第一介電層以覆蓋鋁焊盤的頂面和鈍化層；形成穿過第一介電層和鈍化層以接觸第二金屬部件的通孔；同時形成第一接合焊盤和第二接合焊盤，第二接合焊盤位于通孔上方并接觸通孔；形成第二介電層以使第一接合焊盤和第二接合焊盤嵌入，并平坦化第二介電層的頂面以使第二介電層的頂面與第一接合焊盤和第二接合焊盤的頂面平齊。

根據(jù)本發(fā)明的一些實施例，一種集成電路結構包括：互相共面的第一金屬部件和第二金屬部件；覆蓋第一金屬部件并電連接至第一金屬部件的鋁焊盤；以及覆蓋鋁焊盤的邊緣部分的鈍化層，鋁焊盤的頂面的中間部分通過鈍化層中的開口暴露。第一介電層覆蓋鋁焊盤的頂面和鈍化層，通孔穿透第一介電層和鈍化層以接觸第二金屬部件。第一接合焊盤和第二焊盤互相共面，第二接合焊盤覆蓋通孔并接觸通孔。第二介電層環(huán)繞第一接合焊盤和第二接合焊盤，其中第二介電層的頂面與第一接合焊盤和第二接合焊盤的頂面共面。

根據(jù)本發(fā)明的一個實施例，提供了一種形成集成電路結構的方法，包括：形成第一導電部件和第二導電部件；在所述第一導電部件上方形成金屬焊盤，并且所述金屬焊盤電連接至所述第一導電部件；形成鈍化層以覆蓋所述金屬焊盤的邊緣部分，通過位于所述鈍化層中的開口暴露所述金屬焊盤的頂面的中間部分；沉積第一介電層以覆蓋所述金屬焊盤和所述鈍化層；在所述第一介電層上方形成第一接合焊盤，其中，所述第一接合焊盤電連接至所述第二導電部件；以及沉積第二介電層，其中，所述第二介電層環(huán)繞所述第一接合焊盤。

在上述方法中，所述第一接合焊盤和所述第二介電層位于第一封裝組件中，以及所述方法還包括通過混合接合將所述第一接合焊盤和所述第二介電層與第二封裝組件接合。

在上述方法中，還包括在所述第二介電層和所述第一接合焊盤上實施平坦化，其中，當形成所述第一接合焊盤后，所述金屬焊盤的頂面不連接至導電部件。

在上述方法中，通過鍍形成所述第一接合焊盤，以及形成所述第二介電層包括：沉積介電阻擋層，所述介電阻擋層接觸所述第一接合焊盤的頂面和側(cè)壁；在所述介電阻擋層上方沉積額外的介電層；以及實施平坦化以去除所述介電阻擋層和所述額外的介電層的比所述第一接合焊盤高的過量部分。

在上述方法中，還包括在所述第一介電層中形成通孔，其中，所述通孔將所述第二導電部件物理連接至所述第一接合焊盤。

在上述方法中，形成所述第一接合焊盤包括：蝕刻所述第二介電層、所述第一介電層和所述鈍化層以形成第一通孔開口，所述第一通孔開口具有從所述第二介電層的頂面延伸至所述第二導電部件的直的邊緣；以及填充所述第一通孔開口以形成所述第一接合焊盤，所述第一接合焊盤從所述第二介電層的所述頂面延伸至所述第二導電部件的頂面。

在上述方法中，還包括：蝕刻所述第二介電層以形成第二通孔開口；以及填充所述第二通孔開口以形成第二接合焊盤，所述第二接合焊盤的全部比所述第一介電層的頂面高，其中，在不同的工藝步驟中實施填充所述第一通孔開口和填充所述第二通孔開口。

在上述方法中，還包括：蝕刻所述第二介電層以形成第二通孔開口；以及填充所述第二通孔開口以形成第二接合焊盤，所述第二接合焊盤的全部比所述第一介電層的頂面高，其中，同時實施填充所述第一通孔開口和填充所述第二通孔開口。

根據(jù)本發(fā)明的另一實施例，還提供了一種形成集成電路結構的方法，包括：形成第一金屬部件和第二金屬部件；在所述第一金屬部件上方形成金屬焊盤，并且所述金屬焊盤接觸所述第一金屬部件；形成鈍化層以覆蓋所述金屬焊盤的邊緣部分，通過位于所述鈍化層的開口暴露所述金屬焊盤的頂面的中間部分；形成第一介電層以覆蓋所述金屬焊盤的所述頂面和所述鈍化層；形成穿透所述第一介電層和所述鈍化層以接觸所述第二金屬部件的通孔；同時形成第一接合焊盤和第二接合焊盤，所述第二接合焊盤位于所述通孔上方并與所述通孔接觸；形成第二介電層以使所述第一接合焊盤和所述第二接合焊盤嵌入；以及平坦化所述第二介電層的頂面以使所述第二介電層的所述頂面與所述第一接合焊盤和所述第二接合焊盤的頂面齊平。

在上述方法中，所述第一接合焊盤是電浮置的。

在上述方法中，還包括，在形成所述第二介電層之前，在所述第一接合焊盤和所述第二接合焊盤的側(cè)壁和頂面上形成介電阻擋層。

在上述方法中，所述第一接合焊盤與位于各自芯片中的所有其他導電部件物理隔離。

在上述方法中，在所述平坦化之后，所述金屬焊盤的所述頂面的全部與介電材料接觸。

在上述方法中，在所述平坦化之后，所述金屬焊盤的所有側(cè)壁與所述介電材料接觸。

在上述方法中，在分開的單個鑲嵌工藝中實施形成所述通孔和形成所述第二接合焊盤。

在上述方法中，還包括通過將探測針接觸至所述金屬焊盤的所述頂面的探測。

根據(jù)本發(fā)明的又一實施例，還提供了一種集成電路結構，包括：第一金屬部件和第二金屬部件，彼此鄰近；焊盤，位于所述第一金屬部件上方并接觸所述第一金屬部件；鈍化層，覆蓋所述焊盤的邊緣部分，通過位于所述鈍化層的開口暴露所述焊盤的頂面的中間部分；第一介電層，覆蓋所述焊盤的所述頂面和所述鈍化層；通孔，穿透所述第一介電層和所述鈍化層以接觸所述第二金屬部件；以及第一接合焊盤和第二接合焊盤，被所述第二介電層環(huán)繞，所述第二接合焊盤位于所述通孔上方并與所述通孔接觸。

在上述集成電路結構中，所述第一接合焊盤是電浮置的，以及其中，所述第一接合焊盤與所述焊盤重疊。

在上述集成電路結構中，還包括位于所述第一接合焊盤和所述第二接合焊盤的側(cè)壁上的介電阻擋層。

在上述集成電路結構中，所述焊盤的所述頂面的全部和所述焊盤的所有側(cè)壁均與介電材料接觸。

上述內(nèi)容概括了幾個實施例的特征使得本領域技術人員可更好地理解本發(fā)明的各個方面。本領域技術人員應該理解，可以很容易地使用本發(fā)明作為基礎來設計或更改其他的處理和結構以用于達到與本發(fā)明所介紹實施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點。本領域技術人員也應該意識到，這些等效結構并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進行多種變化、替換以及改變。