本公開涉及基于半導(dǎo)體的過電壓保護(hù)設(shè)備，以及涉及可以用于數(shù)據(jù)傳輸方案中的電隔離器，其可以與這種過電壓保護(hù)設(shè)備相關(guān)聯(lián)。本發(fā)明還涉及包括基于半導(dǎo)體的過電壓保護(hù)設(shè)備的集成電路。

背景技術(shù)：

已存在許多電子領(lǐng)域，其中期望將信號(hào)(模擬或數(shù)字信號(hào))從一個(gè)電壓域傳播到另一個(gè)電壓域。這樣的系統(tǒng)的示例包括功率監(jiān)視或電動(dòng)機(jī)控制，其中第一電壓域中的電壓可以參考第一參考電壓而高達(dá)1200伏或更高，而控制電子設(shè)備可能需要與其他系統(tǒng)接口，并且通常在電壓域僅為視圖伏特，例如5伏特，參考第二參考電壓，通常為地。這種布置在圖1中示出，其中第一電壓域(V_DOM1)中的電壓在電壓V1和電壓V_REF1之間延伸，并且其中第二電壓域(V_DOM2)中的電壓在電壓V2和V_REF2之間延伸。這些第一和第二電壓域之間的信號(hào)傳輸通常通過隔離器10進(jìn)行。隔離器10可以在兩個(gè)電壓域之間提供電流隔離。隔離器可以包括光電耦合器，但是其他技術(shù)也是可能的，例如如圖2所示的電容器12或如圖3所示的變壓器14。通常，基于電容和變壓器的隔離可是優(yōu)選的，提供在芯片級(jí)封裝(例如，集成電路形式)中。例如，電容和變壓器隔離可以提供在單片集成中或作為芯片尺寸封裝(集成電路封裝)內(nèi)的兩個(gè)或更多個(gè)管芯。

這種隔離器可以暴露于第一和第二電壓域V_DOM1和V_DOM2之間的全部電壓差。在一些情況下，這些電壓域可能經(jīng)受瞬態(tài)過電壓，使得隔離器必須在其最大電壓方面顯著超過指定，可在其傳輸數(shù)據(jù)的能力上受到損害，否則可能存在設(shè)備損壞的風(fēng)險(xiǎn)。此外，在基于變壓器的隔離器的情況下，還希望避免作用在線圈內(nèi)的電壓變得太大，這可能產(chǎn)生額外的電應(yīng)力，導(dǎo)致隔離器內(nèi)的傳輸路徑故障，即使隔離在兩個(gè)電壓域之間不會(huì)失效。例如，在集成電路中形成的變壓器中，變壓器的節(jié)點(diǎn)處的過電壓可能引起可能損壞變壓器的過量電流。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本公開的第一方面，提供了一種保護(hù)設(shè)備，其被配置為當(dāng)?shù)谝还?jié)點(diǎn)和控制節(jié)點(diǎn)之間的電位差超過預(yù)定值時(shí)禁止第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間的電流流動(dòng)，保護(hù)設(shè)備包括垂直形成的場(chǎng)效應(yīng)晶體管，其包括在所述第一和第二節(jié)點(diǎn)之間的電流流動(dòng)連通中摻雜以形成第一類型半導(dǎo)體的半導(dǎo)體材料，以及限制性結(jié)構(gòu)，其被設(shè)置為限制所述第一類型半導(dǎo)體的傳導(dǎo)溝道的空間范圍，其中所述限制結(jié)構(gòu)連接到所述控制節(jié)點(diǎn)，并且所述限制結(jié)構(gòu)包括遠(yuǎn)離所述設(shè)備的表面定位的第二類型的半導(dǎo)體。

本文所公開的保護(hù)設(shè)備的一個(gè)非限制性優(yōu)點(diǎn)是保護(hù)設(shè)備可與電流隔離器組合設(shè)置，并且保護(hù)設(shè)備的至少一部分與電流隔離器在相同的基板上。

在一些實(shí)施方式中，保護(hù)設(shè)備是結(jié)型場(chǎng)效應(yīng)晶體管的形式。在一個(gè)實(shí)施例中，結(jié)型場(chǎng)效應(yīng)晶體管操作為耗盡型設(shè)備，使得結(jié)型場(chǎng)效應(yīng)晶體管在其控制節(jié)點(diǎn)處的電壓類似于保護(hù)設(shè)備的溝道區(qū)域內(nèi)的電壓時(shí)導(dǎo)通。在本文中，“相似”可以被定義為意味著在小于預(yù)定閾值差內(nèi)。

隨著保護(hù)設(shè)備的第一節(jié)點(diǎn)處的電壓升高，溝道電壓也可改變，使得第一和第二節(jié)點(diǎn)之間的溝道逐漸變窄，直到其最終被夾斷以禁止第一和第二節(jié)點(diǎn)之間的電流流動(dòng)節(jié)點(diǎn)。因此，保護(hù)設(shè)備限制可發(fā)生在電流隔離器或連接到保護(hù)設(shè)備的其它組件或電路上的電壓。

本文所公開的保護(hù)設(shè)備的一個(gè)非限制性優(yōu)點(diǎn)是保護(hù)設(shè)備還可包括在第二節(jié)點(diǎn)與控制節(jié)點(diǎn)或另一節(jié)點(diǎn)之間的集成可控電流路徑，其中集成電流路徑操作為當(dāng)?shù)谝缓偷诙?jié)點(diǎn)彼此電流流動(dòng)連通時(shí)，例如當(dāng)溝道電壓和控制電壓之間的差值低于預(yù)定閾值時(shí)的高阻抗路徑，以及第二節(jié)點(diǎn)和第二節(jié)點(diǎn)之間的電流流動(dòng)路徑控制節(jié)點(diǎn)或另一節(jié)點(diǎn)在第一和第二電流節(jié)點(diǎn)不處于電流流動(dòng)連通時(shí)變?yōu)閷?dǎo)通或低阻抗，例如當(dāng)超過預(yù)定電壓差時(shí)。

保護(hù)設(shè)備還可以與多種集成電路的輸入和輸出端子/引腳/節(jié)點(diǎn)串聯(lián)設(shè)置，以便保護(hù)集成電路的組件免受過壓或欠壓事件。

本公開的另一方面是用于過電壓保護(hù)和電流隔離的保護(hù)電路。保護(hù)電路包括場(chǎng)效應(yīng)晶體管，其包括在第一電壓域中耦合到高電壓節(jié)點(diǎn)的漏極。場(chǎng)效應(yīng)晶體管被布置成夾斷場(chǎng)效應(yīng)晶體管的溝道并且抑制電流以夾斷電壓流過溝道，其中夾斷電壓小于高壓節(jié)點(diǎn)處的電壓。保護(hù)電路進(jìn)一步包括耦合在場(chǎng)效應(yīng)晶體管的源極和第二電壓域中的低電壓節(jié)點(diǎn)之間的電流隔離器，其中低電壓節(jié)點(diǎn)與比高電壓節(jié)點(diǎn)低的電壓相關(guān)聯(lián)。

本發(fā)明的另一方面是一種包括垂直結(jié)型場(chǎng)效應(yīng)晶體管和電流隔離器的集成電路。垂直結(jié)型場(chǎng)效應(yīng)晶體管具有漏極，源極和夾斷電壓。垂直結(jié)型場(chǎng)效應(yīng)晶體管被配置為阻擋在漏極之上接收的在夾斷電壓之上的電壓，以便相對(duì)于漏極處的電壓減小源極處的電壓。電流隔離器被配置為從結(jié)型場(chǎng)效應(yīng)晶體管的源極接收信號(hào)。

附圖說明

現(xiàn)在將參照附圖僅通過非限制性示例來描述本公開的實(shí)施例，其中：

圖1示意性地示出了用于允許在第一電壓域和第二電壓域之間的信號(hào)傳播的電流隔離器；

圖2示意性地示出了電容性電壓隔離器；

圖3示意性地示出了基于變壓器的隔離器；

圖4示意性地示出了包括構(gòu)成本公開的實(shí)施例的高壓阻塞JFET形式的保護(hù)設(shè)備的不對(duì)稱保護(hù)電路，其與磁耦合隔離器的線圈相關(guān)聯(lián)地設(shè)置；

圖5示意性地示出了非對(duì)稱保護(hù)電路，其中根據(jù)本公開的高電壓阻塞JFET連接到電容耦合隔離器的端子；

圖6示意性地示出了對(duì)稱隔離設(shè)備的電路圖，其中根據(jù)本公開的教導(dǎo)的高電壓阻塞JFET設(shè)置在磁耦合隔離器的初級(jí)和次級(jí)繞組上；

圖7示意性地示出了對(duì)稱保護(hù)設(shè)備的電路圖，其中根據(jù)本公開的教導(dǎo)，與電容性隔離勢(shì)壘的第一和第二端子相關(guān)聯(lián)地提供高電壓阻塞JFET；

圖8是根據(jù)本公開的教導(dǎo)的保護(hù)設(shè)備的一部分的示意性橫截面；

圖9更詳細(xì)地示出了圖8的設(shè)備的上部；

圖10示意性地示出了根據(jù)本公開的教導(dǎo)的設(shè)備的最上部分的替代配置；

圖11示出了根據(jù)本公開的教導(dǎo)的設(shè)備的最上部分的另一實(shí)施例；

圖12示意性地示出了作為圖9中所示的設(shè)備內(nèi)的位置的函數(shù)的各種摻雜濃度；

圖13示出了根據(jù)本公開的教導(dǎo)的設(shè)備的實(shí)施例內(nèi)的示例性摻雜濃度；

圖14示出了作為施加到設(shè)備的漏極端子的電壓的函數(shù)的圖9的設(shè)備內(nèi)的各個(gè)位置處的電壓的曲線圖；

圖15更詳細(xì)地示出了圖14的一部分；

圖16是根據(jù)本公開的教導(dǎo)的保護(hù)設(shè)備的另一實(shí)施例的等效電路圖；

圖17示意性地示出了被布置為向磁隔離器提供不對(duì)稱保護(hù)的圖16的設(shè)備；

圖18示意性地示出了被布置為向基于電容器的隔離器提供不對(duì)稱保護(hù)的圖16的設(shè)備；

圖19示出了示例布置，其中圖16所示類型的設(shè)備向基于變壓器的隔離器提供對(duì)稱過電壓保護(hù)；

圖20示出了示例布置，其中圖16所示類型的設(shè)備被布置為向電容隔離器提供對(duì)稱過電壓保護(hù)；

圖21a是圖16所示的設(shè)備的一部分的橫截面；

圖21b示出了圖21a所示的結(jié)構(gòu)內(nèi)的組件的等效位置；

圖22是圖16所示設(shè)備的垂直延伸的橫截面；

圖23是通過本公開的另一實(shí)施例的橫截面；

圖24是圖23所示設(shè)備的橫截面，橫截面垂直于圖23的平面。

圖25示意性地示出了根據(jù)本公開的教導(dǎo)的具有與其輸入和輸出相關(guān)聯(lián)的過電壓保護(hù)設(shè)備的集成電路；

圖26示意性地示出了根據(jù)本公開的教導(dǎo)的保護(hù)設(shè)備和電流隔離器的另一變型，其中保護(hù)設(shè)備響應(yīng)于作用在隔離器上的電壓；

圖27示意性地示出了保護(hù)設(shè)備的第三區(qū)域中的修改的柵極結(jié)構(gòu)，以提供兩個(gè)獨(dú)立的夾斷區(qū)，每個(gè)夾斷區(qū)具有各自的夾斷電壓；和

圖28是根據(jù)本公開的教導(dǎo)的設(shè)備的另一實(shí)施例的橫截面，示出了并聯(lián)形成的多個(gè)保護(hù)設(shè)備以產(chǎn)生具有減小的導(dǎo)通電阻的復(fù)合設(shè)備。

具體實(shí)施方式

某些實(shí)施例的以下詳細(xì)描述呈現(xiàn)了具體實(shí)施例的各種描述。然而，本文所描述的創(chuàng)新可以以多種不同的方式實(shí)施，例如，如權(quán)利要求所限定和涵蓋的。在本說明書中，參考附圖，其中相同的附圖標(biāo)記可以表示相同或功能相似的元件。應(yīng)當(dāng)理解，圖中所示的元件不一定按比例繪制。此外，將理解，某些實(shí)施例可以包括比附圖中示出的更多元件和/或附圖中示出的元件的子集。此外，一些實(shí)施例可以結(jié)合來自兩個(gè)或更多個(gè)附圖的特征的任何合適的組合。

將參考附圖描述本公開的實(shí)施例，其中如附圖所示的實(shí)施例的取向。因此，在附圖中，設(shè)備的最上表面被示出為水平的，并且通道是垂直的，并且這些術(shù)語在關(guān)于如圖中所示定向的設(shè)備的描述中使用。另外，在半導(dǎo)體區(qū)域彼此分離的情況下，分隔被示出為邊界線，但是應(yīng)當(dāng)理解，在實(shí)際設(shè)備中，邊界可以不太明顯。

圖4示意性地示出了基于變壓器的電流隔離器20，其中提供了變壓器的第一繞組22與根據(jù)本公開形成的高電壓阻塞結(jié)型場(chǎng)效應(yīng)晶體管(JFET)24串聯(lián)。JFET 24的漏極觸點(diǎn)24D連接到第一電壓域的高電壓節(jié)點(diǎn)26，并且JFET 24的源極觸點(diǎn)24S連接到第一繞組22的第一端子22-1。JFET 24的柵極24G連接到第一繞組22的第二端子22-2和局部接地28，等效于圖1的第一參考電壓(V_REF1)。第一和第二繞組22和30可以利用磁耦合隔離。基于變壓器的隔離器20的第二繞組30可以使其繞組的一端30-2連接到在第二電壓域內(nèi)的第二本地32，等于第二參考電壓(V_REF2)，并且繞組30的另一端30-1連接到節(jié)點(diǎn)34。節(jié)點(diǎn)26和34中的任一個(gè)可以連接到信號(hào)傳輸電路(未示出)，節(jié)點(diǎn)26和34中的另一個(gè)可以連接到信號(hào)接收電路。這種電路的示例在EP1171980中描述，其公開的全部?jī)?nèi)容通過引用并入本文。信號(hào)傳輸電路可以接收輸入信號(hào)，輸入信號(hào)可以是數(shù)字信號(hào)或模擬信號(hào)，并且以使得該信號(hào)適于跨基于變壓器的隔離器20傳輸?shù)姆绞綄?duì)其進(jìn)行處理。在數(shù)字信號(hào)的上下文中，該電路包括數(shù)字脈沖的上升沿和下降沿，在脈沖寬度方面或脈沖計(jì)數(shù)方面，使得接收機(jī)可以解碼脈沖并重建原始數(shù)字信號(hào)。還可以通過調(diào)制表示“1”的信號(hào)而不是將其調(diào)制為表示“0”或通過分別以不同頻率發(fā)送表示“1”和“0”的信號(hào)來發(fā)送信息。接收器和發(fā)射器(未示出)都可以連接到節(jié)點(diǎn)26和34中的每一個(gè)，用于跨過隔離器20的雙向通信。圖5示出了類似的布置，但是其中基于變壓器的隔離器20已經(jīng)被基于電容器40的電隔離器取代，其可以提供電容耦合隔離。

圖6和圖7在概念上類似于圖4和圖5，但是高電壓阻塞JFET設(shè)置在電流隔離器20的兩側(cè)，分別是變壓器或電容器40。

圖8是根據(jù)本發(fā)明的教導(dǎo)的保護(hù)設(shè)備50的實(shí)施例的橫截面，其說明為垂直形成的JFET結(jié)構(gòu)。圖8包括范圍從零到120微米的數(shù)字刻度，然而將理解的是，圖8中所示的元件不一定按比例繪制，并且僅出于說明性目的而示出數(shù)字刻度。保護(hù)設(shè)備50可以廣泛地被認(rèn)為包括在其中形成設(shè)備50的半導(dǎo)體66襯底內(nèi)的三個(gè)N摻雜區(qū)域。第一區(qū)域52形成保護(hù)設(shè)備50的漏極，其可以基于JFET。因此，本文將使用適于JFET的術(shù)語。通常標(biāo)示為54的第二區(qū)域形成空間上廣泛的電壓降低區(qū)域，其可以被視為延伸漏極區(qū)域。第三區(qū)域56可以被認(rèn)為是設(shè)備的有源部分，因?yàn)榈谌齾^(qū)域56可以控制電流。

第一區(qū)域52包括處理晶片60。處理晶片60可高度N摻雜，摻雜濃度為每立方厘米約10¹⁹個(gè)donor。金屬觸點(diǎn)62可以形成在處理晶片60的一部分上，以提供與保護(hù)設(shè)備50的漏極的電流流動(dòng)連通。

第二區(qū)域54中的半導(dǎo)體66比處理晶片60摻雜較少，但摻雜為與處理晶片60相同的半導(dǎo)體類型。在圖8所示的示例中，第二區(qū)域54是N型區(qū)域，其可以形成為具有每厘米立方體約10¹⁴個(gè)donor的摻雜濃度的外延層。形成延伸漏極區(qū)的這種較少摻雜的半導(dǎo)體外延硅層66可以適當(dāng)?shù)卣{(diào)整其深度，以允許保護(hù)設(shè)備50承受設(shè)計(jì)電壓。通常，使半導(dǎo)體66的深度更深允許保護(hù)設(shè)備50承受更大的工作電壓或承受更大的過電壓。然而，具有更深的半導(dǎo)體66也可以增加跨越半導(dǎo)體66的載流子傳輸時(shí)間，并且保護(hù)設(shè)備50的響應(yīng)性在其切換時(shí)間方面可以隨著所示半導(dǎo)體66的N型外延硅層的深度的增加而減小。

從圖8可以看出，保護(hù)設(shè)備50可以相對(duì)較厚，在一些實(shí)施例中，第二區(qū)域54約為110微米厚。其他尺寸是可能的，而不改變本文公開的保護(hù)設(shè)備的實(shí)施例的原理和優(yōu)點(diǎn)。具有該厚度并且包括具有適當(dāng)深度的第一和第二區(qū)域52和54的晶片是可商購的，因?yàn)樗鼈兛梢员硎窘^緣柵雙極晶體管設(shè)備的起始點(diǎn)。

第三區(qū)域56包括與金屬觸點(diǎn)72接觸的高N型摻雜源極區(qū)70，使得電流可以被引入保護(hù)設(shè)備50并且分別在其漏極和源極觸點(diǎn)62和72之間流動(dòng)。源極區(qū)70可以被限制性結(jié)構(gòu)圍繞，該限制性結(jié)構(gòu)通常表示為限制性結(jié)構(gòu)75。限制性結(jié)構(gòu)75可以用于抑制載流子在源極區(qū)70的橫向上的移動(dòng)，并且迫使電流流動(dòng)和載流子在源極附近移動(dòng)區(qū)域70垂直。限制結(jié)構(gòu)75可用于限定總體上指定為通道80的垂直延伸的通道。將參照?qǐng)D9,10和11更詳細(xì)地討論限定通道80的限制結(jié)構(gòu)75的形成。在一些實(shí)施例中，第三區(qū)域56可以是大約8微米厚。其他尺寸是可能的，而不改變本文公開的保護(hù)設(shè)備的實(shí)施例的原理和優(yōu)點(diǎn)。

圖9更詳細(xì)地示出了圖8所示的保護(hù)設(shè)備50的第三區(qū)域56。圖9包括范圍從0到8微米的數(shù)字刻度，然而將理解的是，圖9中所示的元件不一定按比例繪制，并且僅出于說明性目的而示出數(shù)字刻度。在該實(shí)施例中，限制結(jié)構(gòu)75可以被認(rèn)為執(zhí)行至少兩個(gè)角色。第一作用是限定溝道80的寬度，第二作用是限定將溝道80連接到源極區(qū)域70的N型材料的插塞102的范圍。在圖9所示的實(shí)施例中，限制結(jié)構(gòu)75包括形成在源極區(qū)域70的任一側(cè)并且向下延伸幾微米的多個(gè)絕緣導(dǎo)電溝道92。在一個(gè)實(shí)施例中，絕緣導(dǎo)電通道92可以在大約四微米和大約六微米之間延伸。其他尺寸是可能的，而不改變本文公開的保護(hù)設(shè)備的實(shí)施例的原理和優(yōu)點(diǎn)。在該示例中，每個(gè)絕緣導(dǎo)電通道92可以通過從保護(hù)設(shè)備50的上表面93蝕刻溝槽，然后用諸如熱氧化物的電介質(zhì)材料對(duì)溝槽的側(cè)面進(jìn)行襯里來形成絕緣壁94。絕緣壁94可以包括任何合適的電介質(zhì)材料。絕緣導(dǎo)電溝道92可以在底部開口并與限定N型材料的溝道區(qū)80的空間范圍的第一和第二P摻雜區(qū)100-1和100-2接觸。溝道80可以回到由絕緣導(dǎo)電溝道92界定的N型材料的區(qū)域102中。絕緣壁94之間的區(qū)域可以用導(dǎo)電材料95填充，例如P型半導(dǎo)體，使得區(qū)域100-1和100-2 100-2可以形成與柵電極110接觸的掩埋JFET柵極。

在一些實(shí)施例中，當(dāng)在該區(qū)域中從N型生長(zhǎng)時(shí)，可以通過改變半導(dǎo)體66的外延層到P型時(shí)的摻雜來形成該結(jié)構(gòu)。在一個(gè)實(shí)施例中，在提供溝道區(qū)80和P摻雜區(qū)100-1和100-2的情況下，半導(dǎo)體66的外延層的摻雜對(duì)應(yīng)于從成品的頂部開始大約8微米到大約4微米的深度。在不改變本文公開的保護(hù)設(shè)備的實(shí)施例的原理和優(yōu)點(diǎn)的情況下，其他尺寸是可能的。在另一實(shí)施例中，當(dāng)起始晶片包括具有適當(dāng)深度的第一和第二區(qū)域52和54時(shí)，P型材料可以被注入到晶片頂部的選定區(qū)域中，或者P型材料可以在晶片的表面上生長(zhǎng)。然后，對(duì)應(yīng)于溝道80的區(qū)域可以被N型摻雜，以便在區(qū)域100-1和100-2之間重新建立N型柱。然后可以去除用于允許重建區(qū)域100-1和100-2的掩模，并且可以外延生長(zhǎng)保護(hù)設(shè)備50的其余部分，以形成延伸到表面的N型區(qū)域102。區(qū)域102可以被認(rèn)為是半導(dǎo)體材料的插塞。一旦限制結(jié)構(gòu)75已經(jīng)形成，則可以執(zhí)行進(jìn)一步的處理步驟以形成源極區(qū)70以及溝槽和熱氧化物，以便產(chǎn)生絕緣溝道92。

耗盡區(qū)域邊界可以在N型溝道區(qū)域80和形成限制結(jié)構(gòu)75的一部分的P型區(qū)域100-1和100-2之間的界面周圍形成，這可以限制溝道80的空間范圍，并且限制載流子沿著與源極區(qū)70垂直對(duì)準(zhǔn)的路徑以及介電材料的壁94之間流動(dòng)。耗盡區(qū)的寬度可以由溝道80和區(qū)100-1和100-2之間的電壓差調(diào)制。隨著電壓差增加，P型區(qū)100-1和100-2周圍的耗盡區(qū)可以朝向彼此生長(zhǎng)直到它們相交，從而夾斷溝道80并且抑制電流流動(dòng)。溝道區(qū)80被夾斷的電壓可以通過區(qū)域100-1和100-2的邊緣相對(duì)于彼此的相對(duì)位置以及可選地通過區(qū)域100-1和100-2的摻雜濃度和/或形成溝道80的N型材料來設(shè)置。在一些實(shí)施例中，如圖9所示，絕緣層(未示出)在保護(hù)設(shè)備50的上表面93上形成鈍化，絕緣層具有孔形成在其中，使得觸點(diǎn)72和110可以形成到保護(hù)設(shè)備50的源極區(qū)域70和絕緣溝道80內(nèi)的導(dǎo)電材料。

在圖10所示的另一個(gè)實(shí)施例中，使用形式的溝槽的端部，絕緣導(dǎo)電通道92也可以被絕緣壁94封閉，并且P型材料100可以延伸到保護(hù)的上表面93設(shè)備50，以在設(shè)備的遠(yuǎn)離源極區(qū)域70的那些部分中形成區(qū)域100-3。柵極接觸110可以通過摻雜的方式與區(qū)域100-3以及區(qū)域100-1和100-2接觸P型區(qū)域112，其相對(duì)于區(qū)域100-3更高摻雜。因此，區(qū)域100-1和100-2與絕緣壁94一起在保護(hù)設(shè)備50的源周圍形成限制結(jié)構(gòu)75，并且絕緣導(dǎo)電通道92遠(yuǎn)離保護(hù)設(shè)備的表面設(shè)置50幾微米。另一變化是蝕刻插塞102周圍的溝槽。圖10包括范圍從0到8微米的數(shù)字刻度，然而將理解的是，圖10中所示的元件不一定按比例繪制，并且示出了數(shù)字刻度僅用于說明目的。其他尺寸是可能的，而不改變本文公開的保護(hù)設(shè)備的實(shí)施例的原理和優(yōu)點(diǎn)。

圖11示出了另一變型，其中P型摻雜用于單獨(dú)形成限制性結(jié)構(gòu)75，并且P型摻雜半導(dǎo)體的第三區(qū)域100-3圍繞或環(huán)繞N型插塞102。在圖11所示的實(shí)施例中，在制造期間，N型外延層從N型手柄生長(zhǎng)直到距保護(hù)設(shè)備50的最終上表面93大約8微米的距離。其他尺寸是可能的，而不改變?cè)砗蛢?yōu)點(diǎn)的這里公開的保護(hù)設(shè)備的實(shí)施例。然后，P型層生長(zhǎng)大約4微米左右，然后圖案化兩者以允許選擇性注入N型材料以形成溝道80。然后將P型材料沉積大約另外4微米直到上表面93，然后進(jìn)行進(jìn)一步的N型注入，以形成與溝道區(qū)80的寬度相比增加的寬度102的區(qū)域，然后形成與源極接觸72接合的源極區(qū)70。圖11包括范圍從0到8微米和負(fù)6到6微米的數(shù)字刻度，然而將理解的是，圖11中所示的元件不一定按比例繪制，并且僅出于說明的目的示出數(shù)字刻度。源極觸點(diǎn)72可以由被選擇以提供所尋求的功能的金屬導(dǎo)體形成。如前所述，N型區(qū)域102在溝道區(qū)域80上方并且比溝道區(qū)域80寬，并且仍然可以被認(rèn)為是N型半導(dǎo)體的插塞。

盡管已經(jīng)公開了圖8的第三區(qū)域56的三種變型，但是可以看出，它們都試圖形成在保護(hù)設(shè)備50內(nèi)垂直設(shè)置并且遠(yuǎn)離表面93的窄JFET通道，其中載流子其垂直于保護(hù)設(shè)備50的表面93。本文所討論的任何原理和優(yōu)點(diǎn)可以應(yīng)用于任何適當(dāng)形狀的設(shè)備構(gòu)造。

圖12示出了關(guān)于圖10討論的保護(hù)設(shè)備50的相對(duì)摻雜密度。因此，在設(shè)備的溝道區(qū)80內(nèi)，例如在源極區(qū)70的正下方，用于形成區(qū)域100-1和100-2的P型摻雜被提供為分級(jí)輪廓，如參考圖12上的數(shù)字100所示。在一些實(shí)施例中，分級(jí)輪廓包括在約1.9和大約8.1微米的深度處約10¹³cm^-3上升到在大約5微米的深度處大約2×10¹⁷的范圍內(nèi)的受主雜質(zhì)濃度。同時(shí)，可以看出N型摻雜在源區(qū)70中相對(duì)高度摻雜，在每厘米立方體約10²⁰donor，然后在源極區(qū)域70下延伸幾微米的區(qū)域102中減小到約7×10¹⁶個(gè)donor/厘米立方。源極區(qū)域中的N型摻雜還可以向上或向下改變約50％，以根據(jù)期望的夾斷電壓與溝道區(qū)域80的中心匹配，然后減小到約2×10¹⁴個(gè)donor/厘米立方體，遍及形成延伸漏極區(qū)的半導(dǎo)體66的外延區(qū)層的整體。這些摻雜與圖12中的設(shè)備結(jié)構(gòu)相關(guān)聯(lián)地示出，其可以類似于圖10的保護(hù)設(shè)備。

圖13示出了保護(hù)設(shè)備50作為整體的近似摻雜濃度。圖13還示出，在保護(hù)設(shè)備50的整個(gè)深度，從大約8或9微米到大約110微米深，半導(dǎo)體66的外延生長(zhǎng)區(qū)域的摻雜濃度在P型手柄晶片60上的濃度相對(duì)急劇上升之前保持基本上恒定。

如上文參考圖9-11所描述，根據(jù)本文中所揭示的保護(hù)設(shè)備50的實(shí)施例的JFET的結(jié)構(gòu)為使得一旦電壓差被反相偏置，溝道區(qū)80就夾斷足夠的電壓。因此，保護(hù)設(shè)備50兩端的電壓的剩余部分落在擴(kuò)展半導(dǎo)體66上。本文所公開的保護(hù)設(shè)備的另一非限制性優(yōu)點(diǎn)是相對(duì)適中的柵極電流流動(dòng)(例如，皮安到納安)，這可有助于保持區(qū)域100-1和100-2的電位固定。

圖14是示出在保護(hù)設(shè)備50的主體內(nèi)的以伏特表示的電勢(shì)的一系列曲線圖，并且作為從保護(hù)設(shè)備50的上表面93朝向漏極區(qū)域的以微米計(jì)的距離的函數(shù)來測(cè)量。圖14所示的曲線圖通過在約100和約1200伏之間的一系列漏極電壓(V_D)示出。在每種情況下，保護(hù)設(shè)備50內(nèi)的電壓落在相對(duì)廣泛的區(qū)域上，使得硅內(nèi)的靜電場(chǎng)強(qiáng)度總是保持在可容許的限度內(nèi)。圖14還示出了在第三區(qū)域56附近，電壓相對(duì)于距離的演變變化，并且在大約6微米深的距離和上表面93之間變得保持基本上恒定到預(yù)定最大值(例如，大約18伏特)。圖15更詳細(xì)地示出了電壓電位的這個(gè)方面。這至少部分地歸因于夾斷保護(hù)設(shè)備50的動(dòng)作。

迄今為止關(guān)于圖9-15討論的保護(hù)設(shè)備的實(shí)施例是自主的。在操作中，一旦溝道區(qū)80和其柵電極之間的電壓超過預(yù)定值，則保護(hù)設(shè)備停止導(dǎo)通。另一個(gè)非限制性優(yōu)點(diǎn)是該特征也是故障安全的，例如，因?yàn)椴恍枰獠啃盘?hào)來控制保護(hù)設(shè)備在低阻抗?fàn)顟B(tài)和高阻抗?fàn)顟B(tài)之間切換。

圖16是示出具有連接在節(jié)點(diǎn)160和162之間的高電壓JFET 24的保護(hù)設(shè)備180的另一實(shí)施例的電路圖。保護(hù)設(shè)備180可以基本上類似于圖9-15的保護(hù)設(shè)備50，以便一旦JFET 24的溝道中的電壓(當(dāng)參考圖8時(shí)為50)超過柵極電壓預(yù)定量就禁止節(jié)點(diǎn)160和162之間的電流流動(dòng)。在圖16的變型中，JFET 24與雙極晶體管170結(jié)合提供。當(dāng)JFET 24被夾斷以提供電流時(shí)，雙極晶體管170可以通過流過JFET晶體管24的柵極電流導(dǎo)通節(jié)點(diǎn)162和連接到JFET 24的發(fā)射極的另一節(jié)點(diǎn)之間的路徑，或者如圖16所示，連接到保持在局部接地電壓的控制節(jié)點(diǎn)172。高電壓阻塞JFET 24和雙極晶體管170的這種組合在圖16中通常被稱為保護(hù)設(shè)備180，并且可以被替換為已經(jīng)參考圖4-7描述的不對(duì)稱或?qū)ΨQ保護(hù)電路，如圖17，18，19和20所示。

在這種布置中，圖16的保護(hù)設(shè)備180類似于關(guān)于圖8和圖9所描述的保護(hù)設(shè)備。例如，保護(hù)設(shè)備180可以具有第一，第二和第三區(qū)域52，54和56，其中可以修改第三區(qū)域56以創(chuàng)建如上所述的修改的功能。在圖21a中更詳細(xì)地示出了保護(hù)設(shè)備的該實(shí)施例的改進(jìn)結(jié)構(gòu)。在另一個(gè)實(shí)施例中，圖22示出了整個(gè)保護(hù)設(shè)備180的橫截面，以便示出與先前關(guān)于圖8-15描述的保護(hù)設(shè)備50的相似性。

參考圖21a，在此示例中，其中所示的結(jié)構(gòu)基于關(guān)于圖11描述的布置。圖21a和21b包括范圍從0到10微米的數(shù)字刻度，然而將理解的是，圖21a和21b中所示的元件不一定按比例繪制，并且僅出于說明的目的而示出數(shù)字刻度。為了簡(jiǎn)單起見，在圖21a或21b中沒有示出金屬連接。為了方便，類似的編號(hào)將用于指代相同的部分。如圖16的等效電路中所示的雙極晶體管170(例如，NPN晶體管)可以具有連接到JFET 24的柵極的基極。因此，區(qū)域100，可以等效于區(qū)域100-1至100-3，可以用作JFET 24的柵極和雙極晶體管170的基極。還可以看出，雙極晶體管170的集電極連接到JFET 24的源極。因此，區(qū)域102可以起作用作為雙極晶體管170的集電極并且作為JFET 24的源極的一部分。因此，需要形成的唯一新組件是雙極晶體管170的發(fā)射極。發(fā)射極由另一相對(duì)高摻雜N型區(qū)域172，并且這可以在形成源極區(qū)域70的大致相同的時(shí)間形成。在一些實(shí)施例中，區(qū)域102形成在從上表面93到約5微米的深度處，溝道區(qū)80形成在以大約5微米為中心的深度處，并且半導(dǎo)體66可以在大約5微米和10微米之間的深度處形成。其他尺寸是可能的，而不改變本文公開的保護(hù)設(shè)備的實(shí)施例的原理和優(yōu)點(diǎn)。在圖21a所示的保護(hù)設(shè)備180內(nèi)圖16所示的組件的位置如圖21b所示。

圖21a還示出了基極-發(fā)射極電阻器175可以在雙極晶體管170的基極和發(fā)射極之間延伸。這可以作為連接在發(fā)射極和基極區(qū)之間的真實(shí)設(shè)備提供，或者可選地，可以利用硅P型區(qū)100，特別是在摻雜172和接觸摻雜112之間形成基極-發(fā)射極電阻器175。因此，通過提供發(fā)射極摻雜172并通過以下方式將發(fā)射極摻雜連接到地：與摻雜區(qū)域172連接的金屬接觸(未示出)，保護(hù)設(shè)備180可以從節(jié)點(diǎn)160和162之間的阻塞電流轉(zhuǎn)向保護(hù)設(shè)備180，該保護(hù)設(shè)備180阻斷節(jié)點(diǎn)160和162之間的電流流動(dòng)，并且當(dāng)處于阻斷模式，打開節(jié)點(diǎn)162和節(jié)點(diǎn)172之間的導(dǎo)電路徑，以為連接到節(jié)點(diǎn)162的設(shè)備提供進(jìn)一步的保護(hù)。在超過1000伏工作的高壓配置中的一個(gè)非限制性優(yōu)點(diǎn)是形成垂直JFET，使得其從半導(dǎo)體晶片的一側(cè)延伸到半導(dǎo)體晶片的另一側(cè)。然而，雖然這給出良好的電壓處理能力，但是它可能引入必須連接到晶片的背面(或背面)的不便。在較低電壓布置中，這可以通過使用絕緣體上硅技術(shù)或反向偏置阱在隔離阱內(nèi)形成垂直JFET(和提供的雙極晶體管)來避免，然后通過以下方式使漏極連接返回到表面：在距離JFET的有源區(qū)一定距離處的半導(dǎo)體200的相對(duì)高度摻雜的柱。這種布置在圖23和24中示出，其中半導(dǎo)體200包括被示為絕緣壁150的絕緣阱。絕緣壁150可以包括任何合適的電介質(zhì)材料。

如本文所描述，JFET經(jīng)配置以在形成柵極的區(qū)域100處于相對(duì)于溝道的夾斷電壓時(shí)變得夾斷。夾斷電壓Vp由下式給出：

其中Nc是每m³通道中的摻雜劑濃度。Nc以S.I.單位表示，因此是每立方米的摻雜濃度。因此，以1×10¹⁷雜質(zhì)cm^-3的濃度表示的摻雜濃度變?yōu)?0²³m^-3。溝道具有標(biāo)稱寬度2a，因此a是晶體管寬度的一半(柵極間距離的一半)，e是電子上的電荷(1.602×10^-19庫侖)，ε_si是硅的介電常數(shù)。硅的相對(duì)介電常數(shù)為約11.68，ε0＝8.854×10^-12Fm^-1。

本文所描述的保護(hù)設(shè)備的實(shí)施例還可適于包含在集成電路內(nèi)，且可包括在芯片尺寸(集成電路)封裝內(nèi)的一個(gè)或多個(gè)裸片內(nèi)，以在集成電路之間提供適當(dāng)水平的隔離和保護(hù)電路引腳工作在不同的電壓域。

圖23和24所示的隔離阱結(jié)構(gòu)可以與半導(dǎo)體66的外延硅層的減小的深度一起使用，以在集成電路內(nèi)提供過電壓保護(hù)。阱結(jié)構(gòu)可以與上述保護(hù)設(shè)備的實(shí)施例一起使用，通過用圖6的深穿設(shè)備結(jié)構(gòu)代替圖23的阱結(jié)構(gòu)。

圖25示意性地示出了管芯215上的集成電路，其中集成電路包括核心220，核心220可以執(zhí)行任務(wù)，例如可以在集成電路內(nèi)提供的數(shù)據(jù)處理，放大，存儲(chǔ)器或任何任務(wù)。核心220具有一個(gè)或多個(gè)輸入節(jié)點(diǎn)222-1至222-N和一個(gè)或多個(gè)輸出節(jié)點(diǎn)222-1至222-M，其中一個(gè)或多個(gè)輸出節(jié)點(diǎn)222-1至222-M可具有本文所述類型的相應(yīng)保護(hù)設(shè)備(例如關(guān)于圖8至16和21描述的保護(hù)設(shè)備50，保護(hù)設(shè)備180和變型，或關(guān)于圖23和24描述的較淺保護(hù)設(shè)備)。因此，集成電路可以使其輸入和輸出自主地進(jìn)入高阻抗?fàn)顟B(tài)，以在其經(jīng)歷過電壓事件時(shí)保護(hù)核220的內(nèi)容。

在一些實(shí)施方式中，保護(hù)設(shè)備可以比電流隔離器更魯棒，并且可以使保護(hù)設(shè)備跨越電壓域。例如，在圖4所示的布置的變型中，作為控制節(jié)點(diǎn)的柵極24G可以耦合到第二電壓域中的節(jié)點(diǎn)之一，而電流流動(dòng)路徑24D到24S可以處于第一電壓域中，如圖26所示。

在一個(gè)實(shí)施例中，JFET可以被修改為具有串聯(lián)的兩個(gè)通道，如圖27中示意性地所示。圖27示出了保護(hù)設(shè)備50的第三區(qū)域56的另一變型。在該實(shí)施例中，如前所述，形成相對(duì)于圖9描述的限制結(jié)構(gòu)75(P型區(qū)域100-1,100-2和由絕緣壁94限定的導(dǎo)體95)。然而，限制結(jié)構(gòu)75可以在包括P型區(qū)域260-1和260-2的第二限制結(jié)構(gòu)76內(nèi)，相對(duì)于區(qū)域100-1和100-2被更深地埋入，與另外絕緣溝道中的導(dǎo)體262接觸該結(jié)構(gòu)可以形成第一和第二串聯(lián)連接的通道80-1和80-2，每個(gè)通道可以在相應(yīng)的夾斷電壓處自主地夾斷。這種布置的一個(gè)非限制性優(yōu)點(diǎn)是其可用于使得第二通道80-2在例如比第一通道80-1更高的電壓下夾斷；以修改通道80-1和80-2附近的電場(chǎng)梯度；并且提供針對(duì)過電壓的附加魯棒性。作為另一可能性，門G1或G2中的一個(gè)可以連接到參考電壓(例如，地)，以提供自動(dòng)地變?yōu)楦咦杩沟谋Ｗo(hù)設(shè)備。類似地，另一個(gè)柵極(G2或G1)可以連接到開關(guān)信號(hào)以提供組合的開關(guān)和保護(hù)設(shè)備。

在一些實(shí)施方式中，為了增加電流處理能力和/或減少保護(hù)設(shè)備的有效“導(dǎo)通”電阻，可以并排提供若干保護(hù)設(shè)備并且共享相同的襯底，如圖28所示。

P和N型區(qū)域可以互換以產(chǎn)生其它型式的功能過電壓保護(hù)設(shè)備。例如，根據(jù)本公開的保護(hù)設(shè)備可以結(jié)合JFET使用PNP晶體管。

本文所公開的設(shè)備可用于希望在不同電壓域之間提供增強(qiáng)保護(hù)的任何領(lǐng)域。這樣的設(shè)備可以用于工業(yè)領(lǐng)域，僅舉幾個(gè)非限制性示例，例如在控制系統(tǒng)，電動(dòng)機(jī)驅(qū)動(dòng)器和測(cè)量系統(tǒng)中。類似地，這樣的設(shè)備還可以在醫(yī)療和家庭環(huán)境內(nèi)使用，以便在暴露于較高電壓的系統(tǒng)機(jī)器或設(shè)備內(nèi)的用戶界面或與用戶身體的接觸和其他組件之間提供增強(qiáng)的安全性。

本公開的各方面也可以在各種電子設(shè)備中實(shí)現(xiàn)。電子設(shè)備的示例可以包括但不限于消費(fèi)電子產(chǎn)品，電子產(chǎn)品的組件，例如封裝的開關(guān)組件，電子測(cè)試設(shè)備，蜂窩通信基礎(chǔ)設(shè)施等。電子設(shè)備的示例可以包括但不限于精密儀器，醫(yī)療設(shè)備，無線設(shè)備，諸如智能電話的移動(dòng)電話，電話，電視，計(jì)算機(jī)監(jiān)視器，計(jì)算機(jī)，調(diào)制解調(diào)器，手持式計(jì)算機(jī)，膝上型計(jì)算機(jī)，平板計(jì)算機(jī)，諸如智能手表，個(gè)人數(shù)字助理(PDA)，車載電子系統(tǒng)，微波，冰箱，諸如汽車電子系統(tǒng)的車載電子系統(tǒng)，立體聲系統(tǒng)，DVD播放器，CD播放器，諸如MP3播放器，收音機(jī)，攝像機(jī)，照相機(jī)，數(shù)字照相機(jī)，便攜式存儲(chǔ)器芯片，洗衣機(jī)，烘干機(jī)，洗衣機(jī)/干衣機(jī)，手表，鐘表等的數(shù)字音樂播放器。電子設(shè)備可以包括未完成的產(chǎn)品。

本文提出的權(quán)利要求是適于在美國專利商標(biāo)局提交的單一依賴格式。然而，應(yīng)當(dāng)理解，權(quán)利要求旨在多重依賴于任何前述權(quán)利要求，除非這樣的組合在技術(shù)上明顯不可行。

除非上下文明確要求，否則在整個(gè)說明書和權(quán)利要求書中，詞語“包括”，“包括”，“包括”，“包括”等應(yīng)以包括的意義來解釋，排他性或窮舉性；也就是說，在“包括但不限于”的意義上。如這里一般使用的詞語“耦合”是指兩個(gè)或更多個(gè)元件，其可以直接連接或通過一個(gè)或多個(gè)中間元件。同樣，如本文中通常使用的詞語“連接”是指可以直接連接或通過一個(gè)或多個(gè)中間元件連接的兩個(gè)或更多個(gè)元件。另外，當(dāng)在本申請(qǐng)中使用時(shí)，詞語“本文”，“上方”，“下方”和類似含義的詞語應(yīng)當(dāng)是指本申請(qǐng)的整體，而不是本申請(qǐng)的任何特定部分。在上下文允許的情況下，在上面的使用單數(shù)或復(fù)數(shù)的某些實(shí)施例的具體實(shí)施方式中的單詞也可以分別包括復(fù)數(shù)或單數(shù)。在上下文允許的情況下，涉及兩個(gè)或更多個(gè)項(xiàng)目的列表的詞語“或”旨在覆蓋該詞語的所有以下解釋：列表中的任何項(xiàng)目，列表中的所有項(xiàng)目，以及列表中的項(xiàng)目的任何組合。

此外，本文使用的條件語言，諸如“可以”，“可能”，“可能”，“可以”，“例如”“例如”，“諸如”等等之類的除其他之外，特定地另外說明或在所使用的上下文中以其它方式理解，通常旨在表達(dá)某些實(shí)施例包括某些特征，元件和/或狀態(tài)，而其它實(shí)施例不包括某些特征，元件和/或狀態(tài)。以任何方式需要一個(gè)或多個(gè)實(shí)施例的特征，元件和/或狀態(tài)，或者一個(gè)或多個(gè)實(shí)施例必然包括用于在有或沒有作者輸入或提示的情況下決定是否包括這些特征，元件和/或狀態(tài)的邏輯，將在任何特定實(shí)施例中執(zhí)行。

盡管已經(jīng)描述了某些實(shí)施例，但是這些實(shí)施例僅通過示例的方式給出，并且不旨在限制本公開的范圍。實(shí)際上，本文描述的新穎的設(shè)備，方法和系統(tǒng)可以以各種其它形式實(shí)施；此外，在不脫離本公開的精神的情況下，可以進(jìn)行在此描述的方法和系統(tǒng)的形式的各種省略，替換和改變。例如，盡管塊以給定的布置呈現(xiàn)，但是備選實(shí)施例可以利用不同的組件和/或電路拓?fù)鋪韴?zhí)行類似的功能，并且一些塊可以被刪除，移動(dòng)，添加，細(xì)分，組合和/或修改。這些框中的每一個(gè)可以以各種不同的方式來實(shí)現(xiàn)?？梢越M合上述各種實(shí)施例的元件和動(dòng)作的任何合適的組合以提供另外的實(shí)施例。所附權(quán)利要求及其等同物旨在覆蓋落入本公開的范圍和精神內(nèi)的這些形式或修改。