本發(fā)明的實(shí)施例涉及半導(dǎo)體領(lǐng)域，更具體地涉及半導(dǎo)體結(jié)構(gòu)及其形成方法。

背景技術(shù)：

半導(dǎo)體用于集成電路中以用于包括收音機(jī)、電視、手機(jī)和個(gè)人計(jì)算機(jī)器件的電子應(yīng)用。一種已知類(lèi)型的半導(dǎo)體器件為半導(dǎo)體儲(chǔ)存器件，諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dram)或閃速存儲(chǔ)器，兩者都使用電荷來(lái)儲(chǔ)存信息。

半導(dǎo)體存儲(chǔ)器件中較新的發(fā)展涉及自旋電子(spinelectronics)，其結(jié)合了半導(dǎo)體技術(shù)以及磁材料和器件。電子的自旋極化(spinpolarization)而不是電子的電荷用于指示狀態(tài)“1”或“0”。一種這樣的自旋電子器件為自旋扭矩傳遞(spintorquetransfer，sti)磁性隧道結(jié)(magnetictunnelingjunction，mtj)器件。

mtj器件包括自由層、隧道層和釘扎層(pinnedlayer)?？梢酝ㄟ^(guò)應(yīng)用穿過(guò)隧道層的電流來(lái)反轉(zhuǎn)自由層的磁化方向，這使得自由層內(nèi)注入的極化電子在自由層的磁化上施加所謂的自旋扭矩。釘扎層具有固定的磁化方向。當(dāng)電流在從自由層至釘扎層的方向上流動(dòng)時(shí)，電子在相反方向上流動(dòng)，即，從釘扎層至自由層。在穿過(guò)釘扎層之后，電子被極化為釘扎層的相同的磁化方向，穿過(guò)隧道層流動(dòng)、以及然后進(jìn)入并且在自由層中累積。最終，自由層的磁化與釘扎層的磁化平行，并且mtj器件將處于低電阻狀態(tài)。由電流導(dǎo)致的電子注入稱(chēng)為主注入(majorinjection)。

當(dāng)施加從釘扎層至自由層流動(dòng)的電流時(shí)，電子在從自由層至釘扎層的方向上流動(dòng)。具有與釘扎層的磁化方向相同的極化的電子能夠穿過(guò)隧道層流動(dòng)并且進(jìn)入釘扎層。相反地，具有與釘扎層的磁化不同的極化的電子將被釘扎層反射(阻擋)并且將累積在自由層中。最終，自由層的磁化變得與釘扎層的磁化反向平行，并且mtj器件將處于高電阻狀態(tài)。由電流導(dǎo)致的相應(yīng)的電子注入稱(chēng)為副注入(minorinjection)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施例提供了一種半導(dǎo)體結(jié)構(gòu)，包括：邏輯區(qū)域；存儲(chǔ)區(qū)域，鄰近所述邏輯區(qū)域，所述存儲(chǔ)區(qū)域包括：第n金屬層的第一第n金屬線；磁性隧道結(jié)，位于第一第n金屬線上方；以及第(n+1)金屬層的第一第(n+1)金屬通孔，所述第一第(n+1)金屬通孔設(shè)置在所述磁性隧道結(jié)上方，其中，n為大于或等于1的整數(shù)。

本發(fā)明的實(shí)施例還提供了一種半導(dǎo)體結(jié)構(gòu)，包括：磁性隨機(jī)存取存儲(chǔ)器單元，包括：第n金屬層的第一第n金屬線；磁性隧道結(jié)，位于所述第一第n金屬線上方；以及第(n+m)金屬層的第一第(n+m)金屬通孔，所述第一第(n+m)金屬通孔設(shè)置在所述磁性隧道結(jié)上方，其中，n為大于或等于1的整數(shù)，并且m為大于或等于1的整數(shù)。

本發(fā)明的實(shí)施例還提供了一種制造半導(dǎo)體結(jié)構(gòu)的方法，所述方法包括：在存儲(chǔ)區(qū)域中形成第一第n金屬線，并且在邏輯區(qū)域中形成第二第n金屬線；在所述存儲(chǔ)區(qū)域中形成磁性隧道結(jié)；以及在所述磁性隧道結(jié)上直接形成第一第(n+m)金屬通孔，其中，n為大于或等于1的整數(shù)，并且m為大于或等于1的整數(shù)。

附圖說(shuō)明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以最佳地理解本發(fā)明的各個(gè)方面。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒(méi)有被按比例繪制。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1是根據(jù)本發(fā)明的一些實(shí)施例的半導(dǎo)體結(jié)構(gòu)的截面圖。

圖2是根據(jù)本發(fā)明的一些實(shí)施例的半導(dǎo)體結(jié)構(gòu)的截面圖。

圖3至圖22是根據(jù)本發(fā)明的一些實(shí)施例的在各個(gè)階段中制造的半導(dǎo)體結(jié)構(gòu)的截面圖。

具體實(shí)施方式

以下公開(kāi)內(nèi)容提供了許多不同實(shí)施例或?qū)嵗糜趯?shí)現(xiàn)所提供主題的不同特征。以下將描述組件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅是實(shí)例并且不意欲限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實(shí)施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實(shí)施例。而且，本發(fā)明在各個(gè)實(shí)例中可以重復(fù)參考數(shù)字和/或字母。這種重復(fù)僅是為了簡(jiǎn)明和清楚，其自身并不表示所論述的各個(gè)實(shí)施例和/或配置之間的關(guān)系。

此外，為了便于描述，本文中可以使用諸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空間關(guān)系術(shù)語(yǔ)，以描述如圖中所示的一個(gè)元件或部件與另一元件或部件的關(guān)系。除了圖中所示的方位外，空間關(guān)系術(shù)語(yǔ)旨在包括器件在使用或操作過(guò)程中的不同方位。裝置可以以其他方式定位(旋轉(zhuǎn)90度或在其他方位)，并且在本文中使用的空間關(guān)系描述符可以同樣地作相應(yīng)地解釋。

盡管提出本發(fā)明寬泛范圍的數(shù)值范圍和參數(shù)設(shè)定是近似值，在特定實(shí)例中的數(shù)值設(shè)定被盡可能精確地報(bào)告。任何數(shù)值，然而，固有地包含某些必然誤差，該誤差由各自的測(cè)試測(cè)量結(jié)果中發(fā)現(xiàn)的標(biāo)準(zhǔn)偏差產(chǎn)生。同樣，正如此處使用的術(shù)語(yǔ)“約”一般指在給定值或范圍的10％、5％、1％或0.5％內(nèi)。或者，術(shù)語(yǔ)“約”意思是在本領(lǐng)域普通的技術(shù)人員可以考慮到的可接受的平均標(biāo)準(zhǔn)誤差內(nèi)。除了在操作/工作的實(shí)例中，或除非另有明確規(guī)定，所有的數(shù)值范圍、總額、值和百分比，例如用于材料數(shù)量、持續(xù)時(shí)間、溫度、操作條件、數(shù)額以及本發(fā)明此處公開(kāi)的其他型似物，應(yīng)該被理解為在所有情況下被術(shù)語(yǔ)“約”修改。因此，除非有相反規(guī)定，本發(fā)明和所附權(quán)利要求所記載的數(shù)值參數(shù)設(shè)定是可以根據(jù)要求改變的近似值。至少，每個(gè)數(shù)值參數(shù)應(yīng)該至少被解釋為根據(jù)被報(bào)告的有效數(shù)字的數(shù)目，并應(yīng)用普通的四舍五入技術(shù)。此處范圍可以表示為從一個(gè)端點(diǎn)到另一個(gè)端點(diǎn)或在兩個(gè)端點(diǎn)之間。此處公開(kāi)的所有范圍包括端點(diǎn)，除非另有說(shuō)明。

不斷發(fā)展cmos結(jié)構(gòu)中的嵌入式mram單元。具有嵌入式mram單元的半導(dǎo)體電路包括mram單元區(qū)域和與mram單元區(qū)域分離的邏輯區(qū)域。例如，mram單元區(qū)域可以位于前述半導(dǎo)體電路的中心處，而邏輯區(qū)域可以位于半導(dǎo)體電路的外圍處。請(qǐng)注意，先前所述不意欲限制。關(guān)于mram單元區(qū)域和邏輯區(qū)域的其他布置包括在本發(fā)明所涉及的范圍內(nèi)。

在mram單元區(qū)域中，晶體管結(jié)構(gòu)可以設(shè)置在mram結(jié)構(gòu)下方。在一些實(shí)施例中，mram單元嵌入在金屬化層中，其中在后段制程(beol)操作中準(zhǔn)備該金屬化層。例如，mram單元區(qū)域和邏輯區(qū)域中的晶體管結(jié)構(gòu)設(shè)置在共用的半導(dǎo)體襯底中，其中，在前段制程操作中準(zhǔn)備該半導(dǎo)體襯底，并且在一些實(shí)施例中，前述兩個(gè)區(qū)域中的晶體管基本相同。通常，mram單元嵌入在鄰近的金屬線層之間，并且與半導(dǎo)體襯底的表面水平平行地分布該金屬線層。例如，嵌入式mram可以位于mram單元區(qū)域中的第四金屬層和第五金屬線層之間。水平偏移至邏輯區(qū)域，第四金屬線層通過(guò)第四金屬通孔連接至第五金屬線層。換句話說(shuō)，考慮mram單元區(qū)域和邏輯區(qū)域，嵌入式mram占據(jù)至少第四金屬通孔的厚度。本文對(duì)于金屬線層所提供的數(shù)量是非限制性的。通常，本領(lǐng)域普通技術(shù)人員可以理解，mram位于第n金屬線層和第(n+1)金屬線層之間，其中，n為大于或等于1的整數(shù)。

嵌入式mram包括由鐵磁材料組成的磁性隧道結(jié)(mtj)。底部電極和頂部電極電耦合至mtj以用于信號(hào)/偏壓(bias)傳輸。以下為先前提供的實(shí)例，底部電極還連接至第n金屬線層，而頂部電極還連接至第(n+1)金屬線層。

隨著cmos技術(shù)節(jié)點(diǎn)向下發(fā)展，在技術(shù)節(jié)點(diǎn)n16和以上中，后段制程(beol)中的金屬間電介質(zhì)(imd)的厚度不斷縮小并且顯著變薄。然而，由于處理障礙，所以mtj的厚度不可能相應(yīng)地減少，使得嵌入式mram不在適合于傳統(tǒng)的嵌入式方案。例如，mtj堆疊件(包括上部電極、下部電極和夾置在兩者之間的mtj層)的平均厚度為大約在技術(shù)節(jié)點(diǎn)n40中，介于兩個(gè)鄰近的金屬線層之間的imd厚度為以上(這里的imd厚度稱(chēng)為第四金屬線層和第五金屬線層之間的間隔高度)，mtj堆疊件可以嵌入在嵌入式mram電路的n40的存儲(chǔ)區(qū)域中。當(dāng)技術(shù)節(jié)點(diǎn)發(fā)展至n16時(shí)，imd厚度變得太薄(即，)而不能適當(dāng)?shù)厝菁{mtj堆疊件(即，)。更不用說(shuō)n10技術(shù)節(jié)點(diǎn)，其中，在imd的間隔(即，比還薄)中布置mtj堆疊件幾乎是不可能的。

本發(fā)明提供集成mtj與cmos技術(shù)節(jié)點(diǎn)n16及以上的嵌入式mram。mtj可以集成在第n金屬線和第(n+m)金屬通孔之間，其中，n為大于或等于1的整數(shù)，并且m為大于或等于1的整數(shù)。例如，具有嵌入式mram的cmos的存儲(chǔ)區(qū)域中的mtj可以橫向?qū)?yīng)于邏輯區(qū)域中的第三金屬線和第四金屬通孔。又例如，具有嵌入式mram的cmos的存儲(chǔ)區(qū)域中的mtj可以橫向?qū)?yīng)于邏輯區(qū)域中的第一金屬線和第三金屬通孔。

參考圖1，圖1是根據(jù)本發(fā)明一些實(shí)施例的半導(dǎo)體結(jié)構(gòu)10的截面圖。半導(dǎo)體結(jié)構(gòu)10可以是包括mram單元區(qū)域100a和邏輯區(qū)域100b的半導(dǎo)體電路。mram單元區(qū)域100a和邏輯區(qū)域100b中的每一個(gè)都具有位于半導(dǎo)體襯底100中的晶體管結(jié)構(gòu)101。在一些實(shí)施例中，mram單元區(qū)域100a和邏輯區(qū)域100b中的晶體管結(jié)構(gòu)101基本相同。在一些實(shí)施例中，例如，半導(dǎo)體襯底100可以是但不限于硅襯底。在實(shí)施例中，襯底100是半導(dǎo)體襯底，諸如硅襯底，但是它可以包括其他半導(dǎo)體材料，諸如硅鍺、碳化硅、砷化鎵等。在本實(shí)施例中，半導(dǎo)體襯底100是包括硅的p型半導(dǎo)體襯底(p-襯底)或n型半導(dǎo)體襯底(n-襯底)?？蛇x地，襯底100包括：另一元素半導(dǎo)體，諸如鍺；化合物半導(dǎo)體，包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦、和/或銻化銦；合金半導(dǎo)體，包括sige、gaasp、alinas、algaas、gainas、gainp、和/或gainasp；或其組合。在又一可選實(shí)施例中，半導(dǎo)體襯底100是絕緣體上半導(dǎo)體(soi)。在其他可選實(shí)施例中，半導(dǎo)體襯底100可以包括摻雜的外延層、梯度半導(dǎo)體層、和/或位于另一不同類(lèi)型的半導(dǎo)體層上面的半導(dǎo)體層，如硅鍺層上的硅層。半導(dǎo)體襯底100可以或者可以不包括摻雜區(qū)，諸如p阱、n阱、或它們的組合。

半導(dǎo)體襯底100還包括諸如至少部分地位于半導(dǎo)體襯底100中的源極103和漏極105的重?fù)诫s區(qū)域。柵極107位于半導(dǎo)體襯底100的頂面上方并且介于源極103和漏極107之間。接觸插塞108形成在層間電介質(zhì)(ild)109中，并可電以電耦合至晶體管結(jié)構(gòu)101。在一些實(shí)施例中，ild109形成在半導(dǎo)體襯底100上。可以通過(guò)用于形成這樣的層的各種技術(shù)來(lái)形成ild109，如，化學(xué)汽相沉積(cvd)、低壓cvd(lpcvd)、等離子體增強(qiáng)的cvd(pecvd)、濺射或物理汽相沉積(pvd)、熱生長(zhǎng)等。半導(dǎo)體襯底100上面的ild109可以由各種介電材料形成，并且例如，可以為氧化物(如，ge氧化物)、氮氧化物(如，gap氮氧化物)、二氧化硅(sio2)、含氮氧化物(如，含氮sio2)、摻雜氮的氧化物(如，注入n2的sio2)、氮氧化硅(sixoynz)等。

圖1示出了半導(dǎo)體襯底100中的具有摻雜區(qū)域的平面晶體管。然而，本發(fā)明不局限于此。注入finfet結(jié)構(gòu)的任何非平面晶體管都可以具有突起的摻雜區(qū)域。

在一些實(shí)施例中，提供淺溝槽隔離(sti)111以限定并且電隔離鄰近的晶體管。多個(gè)sti111形成在半導(dǎo)體襯底100中?？梢蕴峁┯珊线m的介電材料形成的sti111以使晶體管與諸如其他晶體管的相鄰的半導(dǎo)體器件電隔離。例如，sti111可以包括氧化物(如，ge氧化物)、氮氧化物(如，gap氮氧化物)、二氧化硅(sio2)、含氮氧化物(如，含氮sio2)、摻雜氮的氧化物(如，注入n2的sio2)、氮氧化硅(sixoynz)等。sti111還可以由諸如氧化鈦(tixoy，如tio2)、氧化鉭(taxoy，如ta2o5)、鈦酸鍶鋇(bst，batio3/srtio3)等的任何合適的“高介電常數(shù)”或“高k”材料形成，其中，k約大于或等于8。可選地，sti111還可以由任何合適的“低介電常數(shù)”或“低k”介電材料形成，其中，k約小于或等于4。

參考圖1，金屬化結(jié)構(gòu)101'設(shè)置在晶體管結(jié)構(gòu)101上面。因?yàn)?，第n金屬層121的第n金屬線121a'不是位于晶體管結(jié)構(gòu)101上方的第一金屬層，所以以點(diǎn)表示省略的部分金屬化結(jié)構(gòu)101'。在mram單元區(qū)域100a中，mtj結(jié)構(gòu)130設(shè)置在第n金屬層121的第n金屬線121a'與第(n+1)金屬層123的第(n+1)金屬通孔124a之間，而在邏輯區(qū)域100b中，第n金屬線層121b'通過(guò)第n金屬層121的第n金屬通孔122和第(n+1)金屬層123的第(n+1)金屬線123'連接至第(n+1)金屬通孔124b。在一些實(shí)施例中，利用諸如銅、金或其他合適的金屬或合金的導(dǎo)電材料填充金屬線和金屬通孔，以形成多個(gè)導(dǎo)電通孔。不同金屬層中的金屬線和金屬通孔形成由基本為純銅(例如，銅的重量百分比大于約90％，或大于約95％)或銅合金組成的互連結(jié)構(gòu)，并且可以使用單和/或雙鑲嵌工藝形成。金屬線和金屬通孔可以，或者可以不，基本上不含鋁?；ミB結(jié)構(gòu)包括多個(gè)金屬層，即m1、m2、...mn。在整個(gè)說(shuō)明書(shū)中，術(shù)語(yǔ)“金屬層”是指在同一層中金屬線的集合。金屬層m1至mn形成在金屬間電介質(zhì)(imd)127中，其可以由諸如未摻雜的硅酸鹽玻璃(usg)、氟化硅酸鹽玻璃(fsg)、低k介電材料等的氧化物形成。低k介電材料的k值可以低于3.8，但是imd127的介電材料也可接近3.8。在一些實(shí)施例中，低k介電材料的k值低于約3.0，并可以低于約2.5。第n金屬通孔122和第(n+1)金屬線123'可以通過(guò)各種技術(shù)來(lái)形成，如，電鍍、無(wú)電鍍、高密度離子化金屬等離子體(imp)沉積、高密度電感耦合等離子體(icp)沉積、濺射、物理汽相沉積(pvd)、化學(xué)汽相沉積(cvd)、低壓化學(xué)汽相沉積(lpcvd)、等離子體增強(qiáng)的化學(xué)汽相沉積(pecvd)等。

參考半導(dǎo)體結(jié)構(gòu)10的mram單元區(qū)域100a，mtj結(jié)構(gòu)130至少包括底部電極131、頂部電極133和mtj135。在一些實(shí)施例中，底部電極131具有位于包括sic141和正硅酸乙酯(teos)142的復(fù)合層中的梯形凹槽?？蛇x地，可以用富含硅的氧化物(sro)來(lái)替換teos142或與該teos組合。在一些實(shí)施例中，底部電極131可以包括金屬氮化物。在一些實(shí)施例中，頂部電極133可以包括金屬氮化物。構(gòu)成底部電極131和頂部電極133的材料可以相同或可以不同。在一些實(shí)施例中，底部電極可以包括一種以上材料并且形成材料堆疊件。在一些實(shí)施例中，底部電極包括tin、tan、w、al、ni、co、cu或它們的組合。如圖1所示，底部電極131電耦合至第一第n金屬線121a'。

與mram單元區(qū)域100a和邏輯區(qū)域100b相比，mtj結(jié)構(gòu)130的厚度基本等于第n金屬通孔122的厚度t2和第(n+1)金屬線123'的厚度t1的和。在一些實(shí)施例中，t1和t2的和基本在從大約至大約的范圍內(nèi)。

在一些實(shí)施例中，如圖1的mram單元區(qū)域100a中所示，第(n+1)金屬通孔124a和124b除了被imd127圍繞外還被sic141部分地圍繞，而邏輯區(qū)域100b中的第(n+1)金屬線123'僅被imd127圍繞。如圖1所示，mtj135的側(cè)壁被諸如氮化物層的保護(hù)層128保護(hù)。在一些實(shí)施例中，保護(hù)層128包括氮化硅。在一些實(shí)施例中，介電層129可以設(shè)置在保護(hù)層128上方。在一些實(shí)施例中，teos層143可以設(shè)置在sic141上方，圍繞第(n+1)金屬通孔124a和124b。

在一些實(shí)施例中，mtj結(jié)構(gòu)130的底部電極131與摻雜區(qū)域電耦合。在一些實(shí)施例中，摻雜區(qū)域?yàn)槁O105或源極103。在其他的實(shí)施例中，mtj結(jié)構(gòu)130的底部電極131與柵極107電耦合。在一些實(shí)施例中，半導(dǎo)體結(jié)構(gòu)10的柵極107可以為多晶硅柵極或金屬柵極。

參考圖2，圖2是根據(jù)本發(fā)明一些實(shí)施例的半導(dǎo)體結(jié)構(gòu)20的截面圖。圖2中的相同的參考標(biāo)號(hào)是指與圖1中示出的相同的元件或其等同物，并且為了簡(jiǎn)明不在重復(fù)。半導(dǎo)體結(jié)構(gòu)20與半導(dǎo)體結(jié)構(gòu)10之間的不同之處在于，mtj結(jié)構(gòu)130嵌入在第n金屬線121a'與第(n+m)金屬通孔126a之間，其中，n為大于或等于1的整數(shù)，m等于2。與mram單元區(qū)域100a和邏輯區(qū)域100b相比，mtj結(jié)構(gòu)130的厚度基本等于第n金屬通孔122的厚度t6、第(n+1)金屬線123'的厚度t5、第(n+1)金屬通孔124的厚度t4和第(n+2)金屬線125'的厚度t3的和。在一些實(shí)施例中，t3、t4、t5和t6的和基本在從大約至大約的范圍內(nèi)。

圖3至圖22是根據(jù)本發(fā)明的一些實(shí)施例的在各個(gè)階段中制造的cmos-mems結(jié)構(gòu)的截面圖。在圖3中，提供了具有預(yù)定的mram單元區(qū)域100a和邏輯區(qū)域100b的半導(dǎo)體結(jié)構(gòu)。在一些實(shí)施例中，晶體管結(jié)構(gòu)預(yù)先形成在半導(dǎo)體襯底(未在圖3中示出)中。集成電路器件可以經(jīng)受進(jìn)一步的cmos或mos技術(shù)加工以形成本領(lǐng)域已知的各種部件。例如，也可以形成諸如硅化物區(qū)域的一個(gè)或多個(gè)接觸插塞。接觸部件可以耦合至源極和漏極。接觸部件包括硅化物材料，諸如硅化鎳(nisi)、硅化鎳鉑(niptsi)、硅化鎳鉑鍺(niptgesi)、硅化鎳鍺(nigesi)、硅化鐿(ybsi)、硅化鉑(ptsi)、硅化銥(irsi)、硅化鉺(ersi)、硅化鈷(cosi)、其他合適的導(dǎo)電材料、和/或它們的組合。在一個(gè)實(shí)例中，通過(guò)自對(duì)準(zhǔn)多晶硅化物(salicide)(自對(duì)準(zhǔn)硅化物)工藝形成接觸部件。

在mram單元區(qū)域100a中的晶體管結(jié)構(gòu)上方的介電層127中圖案化第一第n金屬線121a'。在邏輯區(qū)域100b中的晶體管結(jié)構(gòu)上方的介電層127中圖案化第二第n金屬線121b'。通過(guò)單圖案化操作同時(shí)形成第一和第二第n金屬線121a'和121b'(統(tǒng)稱(chēng)為“第n金屬線”)。在一些實(shí)施例中，可以由電鍍操作利用沉積在圖案化的介電層127上方的銅晶種層來(lái)形成第n金屬線。在其他的實(shí)施例中，第n金屬線可以通過(guò)各種技術(shù)來(lái)形成，如，無(wú)電鍍、高密度離子化金屬等離子體(imp)沉積、高密度電感耦合等離子體(icp)沉積、濺射、物理汽相沉積(pvd)、化學(xué)汽相沉積(cvd)、低壓化學(xué)汽相沉積(lpcvd)、等離子體增強(qiáng)的化學(xué)汽相沉積(pecvd)等。執(zhí)行平坦化操作以暴露第n金屬線的頂面和介電層127的頂面。

在圖4中，在mram單元區(qū)域100a和邏輯區(qū)域100b兩者中，阻擋層140以包括sic層141和teos/sro層142的堆疊層的形式毯式沉積在第n金屬線的頂面和介電層127的頂面上方。可以通過(guò)各種技術(shù)來(lái)形成阻擋層140，如，化學(xué)汽相沉積(cvd)、低壓cvd(lpcvd)、等離子體增強(qiáng)的cvd(pecvd)、濺射或物理汽相沉積(pvd)、熱生長(zhǎng)等。在圖5中，在堆疊層上方圖案化光刻膠層(未示出)以暴露mtj結(jié)構(gòu)的底部電極區(qū)域。如圖5所示，底部電極導(dǎo)通孔(viahole)131'通過(guò)合適的干蝕刻操作形成在阻擋層140中。在一些實(shí)施例中，本操作中的干蝕刻包括采用含氟氣體的反應(yīng)離子蝕刻(rie)。在一些實(shí)施例中，本干蝕刻操作可以是任何合適的電介質(zhì)蝕刻，以在傳統(tǒng)cmos技術(shù)的金屬化結(jié)構(gòu)中的形成通孔溝槽。參考圖5中示出的邏輯區(qū)域100b，阻擋層140被光刻膠層(未示出)保護(hù)，從而與mram單元區(qū)域100a中的相同部分相反，未暴露第二第n金屬線121b'的頂面。

在圖6中，擴(kuò)散阻擋層161毯式加襯于mram單元區(qū)域100a中的底部電極導(dǎo)通孔131'上方和邏輯區(qū)域100b中的阻擋層140上方。隨后，進(jìn)行底部電極材料131a的第一沉積以設(shè)置在擴(kuò)散阻擋層161和阻擋層140上方。第一沉積的底部電極材料131a可以通過(guò)各種技術(shù)來(lái)形成，如，高密度離子化金屬等離子體(imp)沉積、高密度電感耦合等離子體(icp)沉積、濺射、物理汽相沉積(pvd)、化學(xué)汽相沉積(cvd)、低壓化學(xué)汽相沉積(lpcvd)、等離子體增強(qiáng)的化學(xué)汽相沉積(pecvd)等。然后，如圖7所示，回蝕刻第一沉積的底部電極材料131a以與阻擋層140的頂面齊平。在圖8中，底部電極材料131b的第二沉積毯式形成在第一沉積的底部電極材料131a和阻擋層140上方。第二沉積的底部電極材料131b可以通過(guò)各種技術(shù)來(lái)形成，如，高密度離子化金屬等離子體(imp)沉積、高密度電感耦合等離子體(icp)沉積、濺射、物理汽相沉積(pvd)、化學(xué)汽相沉積(cvd)、低壓化學(xué)汽相沉積(lpcvd)、等離子體增強(qiáng)的化學(xué)汽相沉積(pecvd)等。然后，如圖9所示，減薄第二沉積的底部電極材料131b至預(yù)定的厚度。在一些實(shí)施例中，回蝕刻操作包括光刻操作。在一些實(shí)施例中，擴(kuò)散阻擋層161可以由例如tan的氮化物材料組成。第一沉積的底部電極材料131a和第二沉積的底部電極材料131b可以由諸如tan、tin或它們的組合的金屬氮化物組成。

圖10示出了mtj結(jié)構(gòu)的頂部電極形成。在圖10中，mtj135以多材料堆疊件的形式沉積在底部電極131b上方。在一些實(shí)施例中，mtj135具有從大約至大約的厚度。mtj135可以通過(guò)各種技術(shù)來(lái)形成，如，高密度離子化金屬等離子體(imp)沉積、高密度電感耦合等離子體(icp)沉積、濺射、物理汽相沉積(pvd)、化學(xué)汽相沉積(cvd)、低壓化學(xué)汽相沉積(lpcvd)、等離子體增強(qiáng)的化學(xué)汽相沉積(pecvd)等。在一些實(shí)施例中，mtj135可以包括鐵磁層、間隔件和覆蓋層(cappinglayer)。覆蓋層形成在鐵磁層上。鐵磁層中的每一層都可以包括鐵磁材料，該材料可以為金屬或金屬合金，例如，fe、co、ni、cofeb、feb、cofe、fept、fepd、copt、copd、coni、tbfeco、crni等。間隔件可以包括非鐵磁金屬，例如，ag、au、cu、ta、w、mn、pt、pd、v、cr、nb、mo、tc、ru等。另一間隔件也可以包括絕緣體，例如，al2o3、mgo、tao、ruo等。覆蓋層可以包括非鐵磁材料，該材料可以為金屬或絕緣體，例如，ag、au、cu、ta、w、mn、pt、pd、v、cr、nb、mo、tc、ru、ir、re、os、al2o3、mgo、tao、ruo等。覆蓋層可以降低其相關(guān)的mram單元的寫(xiě)入電流。鐵磁層可以用作自由層，在自由層相關(guān)的mram單元的寫(xiě)入操作期間，自由層的磁極性或磁定向可以改變。鐵磁層和間隔件可以用作固定或釘扎層，在固定或釘扎層相關(guān)的mram單元的操作期間，固定或釘扎層的磁定向可以不改變?？梢灶A(yù)期的是，根據(jù)其他的實(shí)施例，mtj135可以包括反鐵磁層。以下是mtj135的形成，頂部電極層133沉積在mtj135上方。頂部電極層133可以通過(guò)各種技術(shù)來(lái)形成，如，高密度離子化金屬等離子體(imp)沉積、高密度電感耦合等離子體(icp)沉積、濺射、物理汽相沉積(pvd)、化學(xué)汽相沉積(cvd)、低壓化學(xué)汽相沉積(lpcvd)、等離子體增強(qiáng)的化學(xué)汽相沉積(pecvd)等。

參考圖11，暴露期望的mtj圖案的掩模層(未示出)形成在頂部電極133上方，以用于接下來(lái)的mtj結(jié)構(gòu)的形成。在mram單元區(qū)域中加工期望的mtj圖案的掩模層可以具有多層結(jié)構(gòu)，例如，包括氧化物層、先進(jìn)的圖案化膜(advancedpatterningfilm，apf)層和氧化物層。氧化物層、apf層和氧化物層中的每一個(gè)都可以通過(guò)各種技術(shù)來(lái)形成，如，高密度離子化金屬等離子體(imp)沉積、高密度電感耦合等離子體(icp)沉積、濺射、物理汽相沉積(pvd)、化學(xué)汽相沉積(cvd)、低壓化學(xué)汽相沉積(lpcvd)、等離子體增強(qiáng)的化學(xué)汽相沉積(pecvd)等。在一些實(shí)施例中，掩模層配置為圖案化mtj135、頂部電極133和第二沉積的底部電極131b。例如，根據(jù)期望的mtj直徑來(lái)確定掩蔽區(qū)域的寬度。在一些實(shí)施例中，通過(guò)rie來(lái)形成mtj135和頂部電極133以從截面圖中看具有梯形形狀。

在圖12中，保護(hù)層128共形形成在mtj135和頂部電極133上方。在一些實(shí)施例中，保護(hù)層128具有從大約至大約的厚度。請(qǐng)注意，mtj135的側(cè)壁和第二沉積的底部電極131b的側(cè)壁被保護(hù)層128圍繞，以防止氧化或其他污染。隨后，諸如teos層的介電層129共形沉積在保護(hù)層128上方。在一些實(shí)施例中，根據(jù)介電層129的頂面相對(duì)于頂部電極133的頂面的高度來(lái)確定該介電層的厚度。例如，邏輯區(qū)域100b處的介電層129的頂面高于或約等于mtj結(jié)構(gòu)130的頂部電極133的頂面。在圖13中，在介電層129上執(zhí)行回蝕刻操作，從而使得介電層129的頂面在mram單元區(qū)域100a和邏輯區(qū)域100b上基本平坦。如圖13所示，在回蝕刻操作之后，從介電層129暴露頂部電極133的頂面。

在圖14至圖16中，如圖14所示，通過(guò)回蝕刻操作，從邏輯區(qū)域100b去除阻擋層140的上部、保護(hù)層128和介電層129。因此，mram單元區(qū)域100a比邏輯區(qū)域100b高。在圖15中，形成介電層-低k介電層組合180以共形覆蓋mram單元區(qū)域100a和邏輯區(qū)域100b。在圖15中可以觀察到階梯差(stepdifference)181，因此，執(zhí)行圖16中所示的回蝕刻操作，以獲得基本平坦的頂面，從而用于隨后在邏輯區(qū)域100b中形成溝槽。通常，在mram單元區(qū)域100a和邏輯區(qū)域100b兩者中進(jìn)行金屬溝槽形成，從而使得，例如第n金屬通孔溝槽形成在邏輯區(qū)域100b的介電層127中，并且第(n+1)金屬線溝槽形成在邏輯區(qū)域100b和mram單元區(qū)域100a的介電層127中。然而，在本發(fā)明中，如在圖17中所討論的，第n金屬通孔溝槽和第(n+1)金屬線溝槽兩者僅形成在邏輯區(qū)域100b中。請(qǐng)注意，在前述回蝕刻操作之后，介電層-低k介電層組合180的介電層183實(shí)際上仍在邏輯區(qū)域100b中。故意保持介電層183以作為對(duì)于隨后溝槽形成的保護(hù)層。介電層183可以在光刻膠剝離操作期間防止酸性溶液損壞低k介電層127。

在圖17中，在平坦化的電介質(zhì)表面上方圖案化光刻膠(未示出)以形成用于金屬線和金屬通孔的溝槽。例如，在mram單元區(qū)域100a中，沒(méi)有金屬溝槽形成在mtj結(jié)構(gòu)130上方，并且因此，未暴露mtj結(jié)構(gòu)130的頂部電極133的頂面。在邏輯區(qū)域100b中，第n金屬通孔溝槽和第(n+1)金屬線溝槽(組合為123b)形成在第二第n金屬線121b'上方，暴露第二第n金屬線121b'的頂面。盡管未在圖17中示出，但是本發(fā)明的其他實(shí)施例可以包括在邏輯區(qū)域100b中形成第n金屬通孔溝槽、第(n+1)金屬線溝槽、第(n+1)金屬通孔溝槽和第(n+2)金屬線溝槽。前述金屬溝槽形成可以涉及兩個(gè)連續(xù)的鑲嵌工藝，由于cmos制造領(lǐng)域已知鑲嵌工藝，所以本文不再描述。取決于技術(shù)節(jié)點(diǎn)，鄰近的金屬線層之間的間隔高度不同。例如，在技術(shù)節(jié)點(diǎn)n16中，第三金屬線層和第四金屬線層之間的間隔高度約為根據(jù)當(dāng)前制造技術(shù)，mtj結(jié)構(gòu)130的堆疊高度在以上。因此，在技術(shù)節(jié)點(diǎn)n16中，mtj結(jié)構(gòu)130不能垂直布置在第三金屬線層與第四金屬線層之間。在這種連接方式下，第n金屬線和第(n+1)金屬通孔之間的間隔高度可以適合于容納具有本文描述的堆疊高度的mtj結(jié)構(gòu)130。

利用更先進(jìn)的技術(shù)節(jié)點(diǎn)，例如，n10或以上，第n金屬線和第(n+1)金屬通孔之間的間隔高度不足以容納具有本文先前描述的堆疊高度的mtj結(jié)構(gòu)130。作為本發(fā)明所涉及的范圍，mtj結(jié)構(gòu)130可以嵌入在第n金屬線與第(n+m)金屬通孔之間，其中，n為等于或大于1的整數(shù)，m為等于或大于2的整數(shù)。該結(jié)構(gòu)相關(guān)的實(shí)施例可以參考本發(fā)明的圖2。在圖2中，mtj結(jié)構(gòu)130嵌入在第n金屬線與第(n+2)金屬通孔之間。

在圖18和圖19中，例如，通過(guò)傳統(tǒng)的雙鑲嵌操作，導(dǎo)電金屬填充金屬線溝槽/金屬通孔溝槽(之后為“通孔”)。通過(guò)電鍍操作，利用導(dǎo)電材料填充圖案化的溝槽，并且使用化學(xué)機(jī)械拋光(cmp)操作、蝕刻操作或它們的組合從表面去除導(dǎo)電材料的多余部分。下文提供電鍍溝槽的細(xì)節(jié)。第n金屬通孔122和第(n+m)金屬線123'可以由w形成，并且更優(yōu)選地由銅(cu)形成，包括alcu(統(tǒng)稱(chēng)為cu)。在一個(gè)實(shí)施例中，使用本領(lǐng)域技術(shù)人員熟悉的鑲嵌操作形成第(n+m)金屬線123'。首先，穿過(guò)低k介電層蝕刻溝槽?？梢酝ㄟ^(guò)諸如電感耦合等離子體(icp)蝕刻的等離子體蝕刻操作來(lái)執(zhí)行該工藝。然后，介電襯里(未示出)可以沉積在溝槽側(cè)壁上。在實(shí)施例中，襯里材料可以包括氧化硅(siox)或氮化硅(sinx)，并且可以通過(guò)諸如物理汽相沉積(pvd)或包括等離子體增強(qiáng)的化學(xué)汽相沉積(pecvd)的化學(xué)汽相沉積(cvd)的等離子體沉積工藝來(lái)形成。接下來(lái)，將cu晶種層鍍敷在溝槽中。請(qǐng)注意，cu晶種層可以鍍敷在頂部電極133的頂面上方。然后，將銅層沉積在溝槽中，之后平坦化銅層，諸如通過(guò)化學(xué)機(jī)械拋光(cmp)，向下至低k介電層的頂面。暴露的銅表面與介電層可以共面。

如圖19所示，在去除導(dǎo)電金屬的過(guò)多部分的平坦化操作之后，形成邏輯區(qū)域100b中的第(n+m)金屬線123'以及邏輯區(qū)域100b中的第n金屬通孔122。請(qǐng)注意，在本操作中，由于mtj結(jié)構(gòu)130至少占據(jù)邏輯區(qū)域100b中的第n金屬通孔122和第(n+m)金屬線123'的垂直空間，所以沒(méi)有金屬線形成在mtj結(jié)構(gòu)130的頂部電極133上方。在圖20中，隨后，阻擋層141形成在mram單元區(qū)域100a和邏輯區(qū)域100b上方。請(qǐng)注意，在mram單元區(qū)域100a中，在當(dāng)前操作下，阻擋層141與mtj結(jié)構(gòu)130的頂部電極133的頂面接觸。另一方面，在邏輯區(qū)域中，阻擋層141形成在第(n+m)金屬線123'的頂面上方。從圖20中可以看出，頂部電極133的頂面與第(n+m)金屬線123'的頂面共面。

在圖21中，在mram單元區(qū)域100a和邏輯區(qū)域100b兩者中，在低k介電層127中形成第(n+m)金屬導(dǎo)通孔以及第(n+m+1)金屬線溝槽(在mram單元區(qū)域100a中組合為125a并且在邏輯區(qū)域100b中組合為100b)。請(qǐng)注意，第(n+m)金屬導(dǎo)通孔穿過(guò)低k介電層127和其下方的阻擋層141、142，暴露頂部電極133的頂面和第(n+m)金屬線123'的頂面。在圖22中，如先前所述，第(n+m)金屬導(dǎo)通孔以及第(n+m+1)金屬線溝槽填充有導(dǎo)電材料。在一些實(shí)施例中，在形成第(n+m)金屬線123'之后，mram單元區(qū)域100a和邏輯區(qū)域100b兩者中的制造操作基本相同。

后續(xù)處理可進(jìn)一步包括在襯底上方形成各種接觸件/通孔/線和多層互連部件(例如，金屬層和層間電介質(zhì))，各種接觸件/通孔/線和多層互連部件配置為連接集成電路器件的各個(gè)部件或結(jié)構(gòu)。附加的部件可以提供至包括形成的金屬柵極結(jié)構(gòu)的器件的電互連。例如，多層互連件包括諸如傳統(tǒng)的通孔或接觸件的垂直互連件，和諸如金屬線的水平互連件。各個(gè)互連部件可以實(shí)施為各種導(dǎo)電材料，包括銅，鎢，和/或硅化物。在一個(gè)實(shí)例中，鑲嵌和/或雙鑲嵌工藝用于形成銅相關(guān)的多層互連結(jié)構(gòu)。

本發(fā)明的一些實(shí)施例提供了一種半導(dǎo)體結(jié)構(gòu)，包括邏輯區(qū)域和鄰近邏輯區(qū)域的存儲(chǔ)區(qū)域。存儲(chǔ)區(qū)域包括第n金屬層的第一第n金屬線、位于第一第n金屬線上方的磁性隧道結(jié)(mtj)和第(n+1)金屬層的第一第(n+1)金屬通孔，第一第(n+1)金屬通孔設(shè)置在mtj層上方。n為大于或等于1的整數(shù)。

本發(fā)明的一些實(shí)施例提供了一種半導(dǎo)體結(jié)構(gòu)，包括磁性隨機(jī)存取存儲(chǔ)器(mram)單元。mram單元包括第n金屬層的第一第n金屬線、位于第一第n金屬線上方的磁性隧道結(jié)(mtj)和第(n+m)金屬層的第一第(n+m)金屬通孔，第一第(n+m)金屬通孔設(shè)置在mtj層上方。n為大于或等于1的整數(shù)，并且m為大于或等于1的整數(shù)。

本發(fā)明的一些實(shí)施例提供了一種用于制造半導(dǎo)體結(jié)構(gòu)的方法。方法包括：(1)在存儲(chǔ)區(qū)域中形成第一第n金屬線并且在邏輯區(qū)域中形成第二第n金屬線，(2)在存儲(chǔ)區(qū)域中形成磁性隧道結(jié)(mtj)，以及(3)在mtj上直接形成第一(n+m)金屬通孔。n為大于或等于1的整數(shù)，并且m為大于或等于1的整數(shù)。

以上論述了若干實(shí)施例的部件，使得本領(lǐng)域的技術(shù)人員可以更好地理解本發(fā)明的各個(gè)實(shí)施例。本領(lǐng)域技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來(lái)設(shè)計(jì)或更改其他的處理和結(jié)構(gòu)以用于達(dá)到與本發(fā)明所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)。本領(lǐng)域技術(shù)人員也應(yīng)該意識(shí)到，這些等效結(jié)構(gòu)并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。

本發(fā)明的實(shí)施例提供了一種半導(dǎo)體結(jié)構(gòu)，包括：邏輯區(qū)域；存儲(chǔ)區(qū)域，鄰近所述邏輯區(qū)域，所述存儲(chǔ)區(qū)域包括：第n金屬層的第一第n金屬線；磁性隧道結(jié)，位于第一第n金屬線上方；以及第(n+1)金屬層的第一第(n+1)金屬通孔，所述第一第(n+1)金屬通孔設(shè)置在所述磁性隧道結(jié)上方，其中，n為大于或等于1的整數(shù)。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述邏輯區(qū)域包括：所述第n金屬層的第二第n金屬線；所述第n金屬層的第一第n金屬通孔，所述第一第n金屬通孔設(shè)置在所述第二第n金屬線上方；所述第(n+1)金屬層的第一第(n+1)金屬線，所述第一第(n+1)金屬線設(shè)置在所述第一第n金屬通孔上方；以及所述第(n+1)金屬層的第二第(n+1)金屬通孔，所述第二第(n+1)金屬通孔設(shè)置在所述第一第(n+1)金屬線上方。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述邏輯區(qū)域中的所述第一第n金屬通孔的厚度和所述第一第(n+1)金屬線的厚度的和與所述存儲(chǔ)區(qū)域中的所述磁性隧道結(jié)的厚度相同。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述邏輯區(qū)域中的所述第一第n金屬通孔的厚度和所述第一第(n+1)金屬線的厚度的和小于

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述磁性隧道結(jié)包括電耦合至所述第一第(n+1)金屬通孔的頂部電極。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述磁性隧道結(jié)包括電耦合至所述第一第n金屬線的底部電極。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述磁性隧道結(jié)包括介于所述磁性隧道結(jié)的頂部電極與底部電極之間的磁性隧道結(jié)層，所述磁性隧道結(jié)層具有的厚度。

本發(fā)明的實(shí)施例還提供了一種半導(dǎo)體結(jié)構(gòu)，包括：磁性隨機(jī)存取存儲(chǔ)器單元，包括：第n金屬層的第一第n金屬線；磁性隧道結(jié)，位于所述第一第n金屬線上方；以及第(n+m)金屬層的第一第(n+m)金屬通孔，所述第一第(n+m)金屬通孔設(shè)置在所述磁性隧道結(jié)上方，其中，n為大于或等于1的整數(shù)，并且m為大于或等于1的整數(shù)。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，半導(dǎo)體結(jié)構(gòu)還包括：邏輯外圍，鄰近所述磁性隨機(jī)存取存儲(chǔ)器單元，包括：第n金屬層的第二第n金屬線；所述第n金屬層的第一第n金屬通孔，所述第一第n金屬通孔設(shè)置在所述第二第n金屬線上方；所述第(n+m)金屬層的第一第(n+m)金屬線，所述第一第(n+m)金屬線設(shè)置在所述第一第n金屬通孔上方；以及所述第(n+m)金屬層的第二第(n+m)金屬通孔，所述第二第(n+m)金屬通孔設(shè)置在所述第一第(n+m)金屬線上方。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，從所述第一第n金屬通孔的底部至所述第一第(n+m)金屬線的頂部測(cè)量的厚度相當(dāng)于所述磁性隧道結(jié)的厚度。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述磁性隧道結(jié)包括電耦合至所述第一第(n+m)金屬通孔的頂部電極。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述磁性隧道結(jié)包括電耦合至所述第一第n金屬線的底部電極。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述邏輯外圍中的所述第一第n金屬通孔和所述第一第(n+m)金屬線被低k電介質(zhì)圍繞。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述磁性隧道結(jié)被氮化物層圍繞。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述第一第(n+m)金屬通孔和所述第二第(n+m)金屬通孔被sic部分地圍繞。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述頂部電極的頂面與所述第一第(n+m)金屬線的頂面共面。

本發(fā)明的實(shí)施例還提供了一種制造半導(dǎo)體結(jié)構(gòu)的方法，所述方法包括：在存儲(chǔ)區(qū)域中形成第一第n金屬線，并且在邏輯區(qū)域中形成第二第n金屬線；在所述存儲(chǔ)區(qū)域中形成磁性隧道結(jié)；以及在所述磁性隧道結(jié)上直接形成第一第(n+m)金屬通孔，其中，n為大于或等于1的整數(shù)，并且m為大于或等于1的整數(shù)。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，方法還包括：在所述邏輯區(qū)域中形成第一第n金屬通孔和第一第(n+m)金屬線。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，方法還包括：在所述第一第(n+m)金屬線上形成第二第(n+m)金屬通孔。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述形成所述第一第n金屬通孔和所述第一第(n+m)金屬線包括鑲嵌操作。

此外，本申請(qǐng)的范圍不旨在限制于說(shuō)明書(shū)中所述的工藝、機(jī)器、制造、物質(zhì)組成、工具、方法和步驟的特定實(shí)施例。作為本領(lǐng)域普通技術(shù)人員根據(jù)本發(fā)明應(yīng)很容易理解，根據(jù)本發(fā)明可以利用現(xiàn)有的或今后開(kāi)發(fā)的用于執(zhí)行與本文所述相應(yīng)實(shí)施例基本上相同的功能或者獲得基本上相同的結(jié)果的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟。因此，所附權(quán)利要求旨在將這些工藝、機(jī)器、制造、物質(zhì)組成、工具、方法或步驟包括在它們的范圍內(nèi)。