本發(fā)明實(shí)施例是關(guān)于一種半導(dǎo)體器件的制造方法。

背景技術(shù)：

由于半導(dǎo)體器件的尺寸不斷縮小，三維多柵極結(jié)構(gòu)，例如鰭式場效晶體管(finfet)已被開發(fā)，以取代平面互補(bǔ)金屬氧化物半導(dǎo)體(cmos)器件。鰭式場效晶體管的結(jié)構(gòu)特征為硅基鰭片(siliconbasedfin)從襯底的表面垂直延伸，并且柵極會圍繞由鰭片所形成的導(dǎo)電溝道，以對溝道進(jìn)一步提供更好的電氣控制。

關(guān)于鰭式場效晶體管的柵極置換工藝(gatereplacementprocess)，擬柵極條由接續(xù)形成的金屬柵極所置換。在執(zhí)行柵極置換工藝之前，執(zhí)行濕式清洗工藝，而起因于前述濕式清洗工藝的擬柵極條剝離的問題可能導(dǎo)致良率低。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供一種半導(dǎo)體的制造方法，其包括以下步驟。圖案化襯底，以在襯底內(nèi)形成多個溝槽并在多個溝槽之間形成半導(dǎo)體鰭片。在多個溝槽內(nèi)形成多個絕緣體。形成介電層，以覆蓋半導(dǎo)體鰭片以及多個絕緣體。在介電層上形成第一擬柵極條(dummygatestrip)及第二擬柵極條，第一擬柵極條及第二擬柵極條的長度方向與半導(dǎo)體鰭片的長度方向不同，其中半導(dǎo)體鰭片穿過第一擬柵極條，半導(dǎo)體鰭片未穿透第二擬柵極條，以及第二擬柵極條的底部寬度大于第二擬柵極條的頂部寬度。在第一擬柵極條的側(cè)壁上形成一對第一間隙物(spacer)，并且在第二擬柵極條的側(cè)壁上形成一對第二間隙物。移除第一擬柵極條及第二擬柵極條。在第一間隙物之間形成第一柵極，并且在第二間隙物之間形成第二柵極。

附圖說明

圖1繪示為根據(jù)一些實(shí)施例的半導(dǎo)體器件的制造方法的流程圖；

圖2a至圖2k是根據(jù)一些實(shí)施例的用于制造半導(dǎo)體器件的方法的透視圖。

具體實(shí)施方式

以下發(fā)明內(nèi)容提供用于實(shí)施所提供的目標(biāo)之不同特征的許多不同實(shí)施例或?qū)嵗?。以下所描述的?gòu)件及配置的具體實(shí)例是為了以簡化的方式傳達(dá)本發(fā)明為目的。當(dāng)然，這些僅僅為實(shí)例而非用以限制。舉例來說，在以下描述中，在第一特征上方或在第一特征上形成第二特征可包括第二特征與第一特征形成為直接接觸的實(shí)施例，且亦可包括第二特征與第一特征之間可形成有額外特征使得第二特征與第一特征可不直接接觸的實(shí)施例。此外，本發(fā)明在各種實(shí)例中可使用相同的元件符號以及/或字母來指代相同或類似的部件。元件符號的重復(fù)使用是為了簡單以及清楚起見，且并不表示所討論的各個實(shí)施例以及/或配置本身之間的關(guān)系。

另外，為了便于描述附圖中所繪示的一個構(gòu)件或特征與另一組件或特征的關(guān)系，本文中可使用例如「在...下」、「在...下方」、「下部」、「在…上」、「上部」以及類似術(shù)語的空間相對術(shù)語。除了附圖中所繪示的定向之外，所述空間相對術(shù)語意欲涵蓋器件在使用或操作時的不同定向。設(shè)備可被另外定向(旋轉(zhuǎn)90度或在其他定向)，而本文所用的空間相對術(shù)語相應(yīng)地作出解釋。

本發(fā)明的實(shí)施例描述了半導(dǎo)體器件的示例性制造工藝，其中所述半導(dǎo)體器件包括具有不同柵極輪廓的多個鰭式場效晶體管。在本發(fā)明的某些實(shí)施例中，半導(dǎo)體器件可形成在塊狀硅襯底(bulksiliconsubstrate)上。此外，半導(dǎo)體器件亦可以選擇地形成在絕緣體上硅(silicon-on-insulator，soi)襯底上或者絕緣體上鍺(germanium-on-insulator，goi)襯底上。此外，根據(jù)實(shí)施例，硅襯底可包括其他導(dǎo)電層或其他半導(dǎo)體組件，例如晶體管、二極管或類似物。上述的實(shí)施例并不限于此。

參照圖1，其依據(jù)本發(fā)明的一些實(shí)施例繪示出半導(dǎo)體器件的制造方法的流程圖。所述的制造方法至少包括步驟s10、步驟s12、步驟s14、步驟s16、步驟s18、步驟s20以及步驟s22。首先，在步驟s10中，提供襯底，且接著圖案化襯底以形成多個溝槽以及在多個溝槽之間的半導(dǎo)體鰭片。在步驟s12中，在多個溝槽內(nèi)形成多個絕緣體。前述的絕緣體例如是用以絕緣半導(dǎo)體鰭片的淺溝槽隔離(shallowtrenchisolation，sti)結(jié)構(gòu)。在步驟s14中，形成介電層以覆蓋半導(dǎo)體鰭片以及多個絕緣體。在步驟s16中，在介電層上形成第一擬柵極條以及第二擬柵極條，其中第一擬柵極條以及第二擬柵極條的長度方向與半導(dǎo)體鰭片的長度方向不同，半導(dǎo)體鰭片穿過第一擬柵極條，半導(dǎo)體鰭片未穿透第二擬柵極條，以及第二擬柵極條的底部寬度大于第二擬柵極條的頂部寬度。第一擬柵極條以及第二擬柵極條為導(dǎo)體條，諸如多晶硅條。在步驟s18中，在第一擬柵極條的側(cè)壁上以及第二擬柵極條的側(cè)壁上分別形成一對第一間隙物以及一對第二間隙物。在步驟s20中，移除第一擬柵極條以及第二擬柵極條。在步驟s22中，在該對第一間隙物之間以及該對第二間隙物之間分別形成第一柵極以及第二柵極。

如圖1中的步驟s20所述，第一擬柵極條以及第二擬柵極條可通過同一沉積以及化學(xué)機(jī)械研磨(chemicalmechanicalpolish，cmp)工藝來形成，以及第一擬柵極條以及第二擬柵極條可通過同一蝕刻工藝來移除。同樣地，如圖1中的步驟s22所述，第一柵極以及第二柵極可通過同一沉積以及cmp工藝來形成。

圖2a是半導(dǎo)體器件在制造方法的不同階段中的一個階段的透視圖。在圖1中的步驟s10中，且如圖2a所示，提供襯底200。在一實(shí)施例中，襯底200包括結(jié)晶硅襯底(例如，晶圓)。襯底200可依據(jù)設(shè)計需求而包括多種摻雜區(qū)(例如，p型襯底或n型襯底)。在一些實(shí)施例中，摻雜區(qū)可摻雜有p型摻質(zhì)以及/或n型摻質(zhì)。舉例來說，摻雜區(qū)可摻雜有p型摻質(zhì)，諸如硼或二氟化硼(bf2)；而n型摻質(zhì)，諸如磷或砷；以及/或上述的組合。摻雜區(qū)可以被配置為n型鰭式場效晶體管、p型鰭式場效晶體管或其組合。在其他實(shí)施例中，襯底200可由一些其他適合的元素半導(dǎo)體，諸如鉆石或鍺；適合的化合物半導(dǎo)體，諸如砷化鎵、碳化硅、砷化銦、或磷化銦；或者適合的合金半導(dǎo)體，諸如硅鍺碳(silicongermaniumcarbide，sigec)、磷化砷鎵(galliumarsenicphosphide)或磷化銦鎵(galliumindiumphosphide)所組成。

在一實(shí)施例中，在襯底200上依序形成接墊層(padlayer)202a和掩模層202b。接墊層202a可以是(例如)通過熱氧化工藝所形成的氧化硅薄膜。接墊層202a可用作襯底200與掩模層202b之間的黏著層。接墊層202a也可用作蝕刻掩模層202b的蝕刻終止層。在至少一個實(shí)施例中，掩模層202b為氮化硅層，其例如是通過低壓化學(xué)氣相沉積(low-pressurechemicalvapordeposition，lpcvd)或等離子增強(qiáng)化學(xué)氣相沉積(plasmaenhancedchemicalvapordeposition，pecvd)所形成。在后續(xù)的光刻工藝期間，掩模層202b用作硬掩模。接著，在掩模層202b上形成具有預(yù)定圖案的圖案化光刻膠層(patternedphotoresistlayer)204。

圖2b是半導(dǎo)體器件在制造方法的不同階段中的一個階段的透視圖。在圖1中的步驟s10中，且如圖2a以及圖2b所示，掩模層202b以及接墊層202a未被圖案化光刻膠層204覆蓋的地方依序被蝕刻，以形成圖案化掩模層202b’以及圖案化接墊層202a’，藉以暴露出位于下方的襯底200。以圖案化掩模層202b’、圖案化接墊層202a’和圖案化光刻膠層204作為掩模，襯底200的部分被暴露出且被蝕刻以形成溝槽206以及半導(dǎo)體鰭片208。在襯底200被圖案化之后，圖案化掩模層202b’、圖案化接墊層202a’和圖案化光刻膠層204覆蓋住半導(dǎo)體鰭片208。在一些實(shí)施例中，不限制半導(dǎo)體鰭片208的數(shù)量，襯底200a上可形成兩個或多個半導(dǎo)體鰭片208。半導(dǎo)體鰭片208的高度以及溝槽206的寬度例如是介于約5nm至約500nm之間。半導(dǎo)體鰭片208的寬度w例如可以是小于約30nm。

在形成溝槽206以及半導(dǎo)體鰭片208之后，接著移除圖案化光刻膠層204。在一實(shí)施例中，可執(zhí)行清洗工藝以移除襯底200a以及半導(dǎo)體鰭片208的原生氧化物(nativeoxide)。清洗工藝可通過使用稀釋的氫氟酸(dhf)或其他適合的清洗溶液來執(zhí)行。

圖2c是半導(dǎo)體器件在制造方法的不同階段中的一個階段的透視圖。在圖1中的步驟s12中，且如圖2b以及圖2c所示，在襯底200a上方形成絕緣材料210，以覆蓋半導(dǎo)體鰭片208并填滿溝槽206。除了半導(dǎo)體鰭片208之外，絕緣材料210更覆蓋了圖案化接墊層202a’以及圖案化掩模層202b’。絕緣材料210可包括氧化硅、氮化硅、氮氧化硅、旋涂介電材料(spin-ondielectricmaterial)或低k介電材料(low-kdielectricmaterial)。絕緣材料210可通過高密度等離子化學(xué)氣相沉積(high-density-plasmachemicalvapordeposition，hdp-cvd)、亞大氣壓化學(xué)氣相沉積(sub-atmosphericcvd，sacvd)或旋涂來形成。

圖2d是半導(dǎo)體器件在制造方法的不同階段中的一個階段的透視圖。在圖1中的步驟s12中，且如圖2c以及圖2d所示，例如執(zhí)行cmp工藝，以移除部分的絕緣材料210、圖案化掩模層202b’以及圖案化接墊層202a’直到暴露出半導(dǎo)體鰭片208。如圖2d所示，在對絕緣材料210進(jìn)行研磨之后，研磨后的絕緣材料210的頂表面與半導(dǎo)體鰭片208的頂表面t2實(shí)質(zhì)上共平面。

圖2e是半導(dǎo)體器件在制造方法的不同階段中的一個階段的透視圖。在圖1中的步驟s12中，且如圖2d以及圖2e所示，通過蝕刻工藝以部分地移除填充在溝槽206內(nèi)已被研磨的絕緣材料210，使得絕緣體210a形成在襯底200a上。在一實(shí)施例中，蝕刻工藝可以是采用氫氟酸(hf)的濕式蝕刻工藝或者是干式蝕刻工藝。絕緣體210a的頂表面t1低于半導(dǎo)體鰭片208的頂表面t2。也就是說，半導(dǎo)體鰭片208突出在絕緣體210a的頂表面t1，且半導(dǎo)體鰭片208的側(cè)壁sw因而暴露出。半導(dǎo)體鰭片208的頂表面t2與絕緣體210a的頂表面t1之間的具有一高度差h，而高度差h介于約15nm至約50nm之間。

圖2f是半導(dǎo)體器件在制造方法的不同階段中的一個階段的透視圖。在圖1中的步驟s14中，且如圖2e以及圖2f所示，在形成絕緣體210a之后，形成介電層212以共形地(conformally)覆蓋絕緣體210a的頂表面t1、半導(dǎo)體鰭片208的頂表面t2以及半導(dǎo)體鰭片208的側(cè)壁sw。在一實(shí)施例中，介電層212可包括氧化硅、氮化硅、氮氧化硅或高k介電材料。高k介電材料包括金屬氧化物。用于高k介電材料的金屬氧化物的實(shí)例包括以下金屬的氧化物：li、be、mg、ca、sr、sc、y、zr、hf、al、la、ce、pr、nd、sm、eu、gd、tb、dy、ho、er、tm、yb、lu以及/或其混合物。介電層212可通過適合的工藝來形成，諸如原子層沉積(atomiclayerdeposition，ald)、化學(xué)氣相沉積(chemicalvapordeposition，cvd)、物理氣相沉積(physicalvapordeposition，pvd)、熱氧化或uv-臭氧氧化。介電層212可具有適當(dāng)厚度以及良好質(zhì)量，藉以作為鰭式場效晶體管中的柵極介電層。在一些實(shí)施例中，對短溝道鰭式場效晶體管(例如溝道長度介于5nm至50nm之間)而言，介電層212可為厚度介于約0.2nm至5nm之間的高k介電層。在其他實(shí)施例中，對長溝道鰭式場效晶體管(例如溝道長度大于50nm)而言，介電層212可為厚度大于5nm的高k介電層。

圖2g是半導(dǎo)體器件在制造方法的不同階段中的一個階段的透視圖。在圖1中的步驟s16中，且如圖2f以及圖2g所示，在介電層212上形成一個第一擬柵極條214a以及兩個第二擬柵極條214b、214c，其中第一擬柵極條214a、第二擬柵極條214b以及第二擬柵極條214c的長度方向d1與半導(dǎo)體鰭片208的長度方向d2不同。第一擬柵極條214a、第二擬柵極條214b以及第二擬柵極條214c的長度方向d1例如是正交于半導(dǎo)體鰭片208的長度方向d2。圖2g所示的擬柵極條(即第一擬柵極條214a、第二擬柵極條214b、第二擬柵極條214c)的數(shù)量僅用于說明。如圖2g所示，半導(dǎo)體鰭片208穿過第一擬柵極條214a，而半導(dǎo)體鰭片208未穿透第二擬柵極條214a、214c。詳細(xì)而言，半導(dǎo)體鰭片208從第一擬柵極條214a的一側(cè)至另一側(cè)穿過第一擬柵極條214a；半導(dǎo)體鰭片208的一端嵌入第二擬柵極條214b中且未穿透第二擬柵極條214b；以及半導(dǎo)體鰭片208未與第二擬柵極條214c接觸。在其他實(shí)施例中，根據(jù)實(shí)際的設(shè)計需求，在介電層212上可形成多個第一擬柵極條214a；以及根據(jù)實(shí)際的設(shè)計需求，在介電層212上可形成一個或多于三個第二擬柵極條214a、214c。

值得注意的是，根據(jù)實(shí)際的需求，可省略形成第二擬柵極條214b或者可省略形成第二擬柵極條214c。也就是說，在介電層212上同時形成第二擬柵極條214b以及第二擬柵極條214c是非必要的。在一些實(shí)施例中，在介電層212上僅形成第一擬柵極條214a以及第二擬柵極條214b。在一些實(shí)施例中，在介電層212上僅形成第一擬柵極條214a以及第二擬柵極條214c。

第一擬柵極條214a以及第二擬柵極條214a、214c可通過以下步驟來形成：在介電層212上形成導(dǎo)體層，以及圖案化導(dǎo)體層以形成第一擬柵極條214a以及第二擬柵極條214a、214c。在一些實(shí)施例中，導(dǎo)體層的圖案化工藝包括蝕刻工藝?？赏ㄟ^n2、he、ar、o2、sf6、nf3、cxfy(x以及y>0)、cf4、hbr、cl2、chf3、ch2f2、so2、ch3f或其他適合的蝕刻氣體來圖案化導(dǎo)體層。前述蝕刻工藝的溫度介于約10℃至約120℃之間，前述蝕刻工藝的壓力介于約1mtorr至約100mtorr之間，前述蝕刻工藝的功率介于約10w至約1500w之間，以及前述蝕刻工藝的偏壓介于約10w至約1000w之間。第一擬柵極條214a以及第二擬柵極條214a、214c包括含硅材料，諸如多晶硅、非晶硅或其組合。在一些實(shí)施例中，對短溝道鰭式場效晶體管而言，第一擬柵極條214a以及第二擬柵極條214a、214c的寬度可介于5nm至50nm之間，而對長溝道鰭式場效晶體管而言，第一擬柵極條214a以及第二擬柵極條214a、214c的寬度則可大于50nm。

如圖2g所示，半導(dǎo)體鰭片208穿過第一擬柵極條214a，且第一擬柵極條214a的寬度cd在厚度方向d3上保持不變。半導(dǎo)體鰭片208的一端嵌入第二擬柵極條214b中，且第二擬柵極條214b包括配置在介電層212上的加寬部分214b1及配置在加寬部分214b1上的頂部214b2，其中加寬部分214b1的底部寬度bcd1大于頂部214b2的寬度tcd1。頂部214b2的寬度tcd1在厚度方向d3上保持不變，而加寬部分214b1的頂部寬度實(shí)質(zhì)上等于頂部214b2的寬度tcd1。第二擬柵極條214b的加寬部分214b1的高度實(shí)質(zhì)上等于半導(dǎo)體鰭片208的高度。加寬部分214b1具有第一側(cè)壁sw1以及與第一側(cè)壁sw1相對的第二側(cè)壁sw2，加寬部分214b1具有位在第一側(cè)壁sw1的凹部(recess)r，其用以容納半導(dǎo)體鰭片208的所述端，以及加寬部分214b1的第二側(cè)壁sw2為傾斜側(cè)壁(taperedsidewall)。換言之，第二擬柵極條214b的加寬部分214b1具有不對襯的幾何形狀。

半導(dǎo)體鰭片208未與第二擬柵極條214c接觸，且第二擬柵極條214c包括配置在介電層212上的加寬部分214c1及配置在加寬部分214c1上的頂部214c2，其中加寬部分214c1的底部寬度bcd2大于頂部214c2的寬度tcd2。頂部214c2的寬度tcd2在厚度方向d3上保持不變，而加寬部分214c1的頂部寬度實(shí)質(zhì)上等于頂部214c2的寬度tcd2。第二擬柵極條214c的加寬部分214c1的高度實(shí)質(zhì)上等于半導(dǎo)體鰭片208的高度。加寬部分214c1具有第一側(cè)壁sw3以及與第一側(cè)壁sw3相對的第二側(cè)壁sw4，且加寬部分214c1的第一側(cè)壁sw3及第二側(cè)壁sw4皆為傾斜側(cè)壁。換言之，第二擬柵極條214c的加寬部分214c1具有對襯的幾何形狀。

形成第二擬柵極條214b及/或第二擬柵極條214c有助于降低負(fù)載效應(yīng)(loadingeffect)及增大制造第一擬柵極條214a期間的工藝窗口(processwindow)。

在圖1中的步驟s18中，且如圖2h所示，在形成第一擬柵極條214a以及第二擬柵極條214a、214c之后，在第一擬柵極條214a、第二擬柵極條214a以及第二擬柵極條214c的側(cè)壁上分別形成一對第一間隙物216a、一對第二間隙物216b以及一對第二間隙物216c。如圖2h所示，第一間隙物216a形成在介電層212上且沿著第一擬柵極條214a的側(cè)壁延伸，第二間隙物216b形成在介電層212上且沿著第二擬柵極條214b的側(cè)壁延伸，以及第二間隙物216c形成在介電層212上且沿著第二擬柵極條214c的側(cè)壁延伸。第一間隙物216a以及第二間隙物216b、216c由介電材料所形成，諸如氮化硅或sicon。第一間隙物216a以及第二間隙物216b可包括單層或多層結(jié)構(gòu)。

圖2i是半導(dǎo)體器件在制造方法的不同階段中的一個階段的透視圖。如圖2i所示，形成層間介電層(interlayerdielectriclayer)218以覆蓋未被第一擬柵極條214a、第二擬柵極條214b、第二擬柵極條214c以及第一間隙物216a、第二間隙物216b、第二間隙物216c所覆蓋的介電層212。層間介電層218的頂表面與第一擬柵極條214a以及第二擬柵極條214a、214c的頂表面實(shí)質(zhì)上共平面。在一些實(shí)施例中，在形成層間介電層218之前，可預(yù)先執(zhí)行一些工藝，例如介電層212的圖案化工藝、鰭片凹槽工藝(finrecessingprocess)、半導(dǎo)體鰭片280上的應(yīng)變源極/汲極外延(strainedsource/drainepitaxial)工藝、硅化(silicidation)工藝等等。前述工藝的細(xì)節(jié)被省略。

在一些實(shí)施例中，在執(zhí)行柵極置換工藝之前，執(zhí)行濕式清洗工藝。第一擬柵極條214a、第二擬柵極條214b、第二擬柵極條214c的幾何形狀降低了第一擬柵極條214a、第二擬柵極條214b、第二擬柵極條214c發(fā)生剝離的可能性。

圖2j是半導(dǎo)體器件在制造方法的不同階段中的一個階段的透視圖。在圖1中的步驟s20中，且如圖2i及圖2j所示，移除第一擬柵極條214a以及第二擬柵極條214a、214c。在一實(shí)施例中，第一擬柵極條214a以及第二擬柵極條214a、214c例如可通過蝕刻工藝來移除。透過選擇適當(dāng)?shù)奈g刻劑(etchant)，層間介電層218、介電層212、第一間隙物216a以及第二間隙物216b、216c在第一擬柵極條214a以及第二擬柵極條214a、214c的移除過程中便不會被顯著地?fù)p壞。在移除第一擬柵極條214a以及第二擬柵極條214a、214c之后，形成了在該對第一間隙物216a之間的第一凹槽(cavity)c1、在該對第二間隙物216b之間的第二凹槽c2以及在該對第二間隙物216c之間的第三凹槽c3。換言之，第一凹槽c1、第二凹槽c2以及第三凹槽c3暴露出部分的介電層212。

圖2k是半導(dǎo)體器件在制造方法的不同階段中的一個階段的透視圖。在圖1中的步驟s22中，且如圖2j及圖2k所示，在形成第一凹槽c1、第二凹槽c2以及第三凹槽c3之后，在第一凹槽c1內(nèi)形成第一柵極220a，以及在第二凹槽c2及第三凹槽c3內(nèi)分別形成第二柵極220b、220c。舉例來說，第一柵極220a以及第二柵極220b、220c可通過同一沉積及cmp工藝來形成。

如圖2k所示，半導(dǎo)體鰭片208穿過第一柵極220a，且第一柵極220a的寬度cd在厚度方向d3上保持不變。半導(dǎo)體鰭片208的一端嵌入第二柵極220b中，且第二柵極220b包括配置在介電層212上的加寬部分220b1及配置在加寬部分220b1上的頂部分220b2，其中加寬部分220b1的底部寬度bcd1大于頂部分220b2的寬度tcd1。頂部分220b2的寬度tcd1在厚度方向d3上保持不變，而加寬部分220b1的頂部寬度實(shí)質(zhì)上等于頂部分220b2的寬度tcd1。第二柵極220b的加寬部分220b1的高度實(shí)質(zhì)上等于半導(dǎo)體鰭片208的高度。加寬部分220b1具有第一側(cè)壁sw5以及與第一側(cè)壁sw5相對的第二側(cè)壁sw6，加寬部分220b1具有位在第一側(cè)壁sw5的凹部r，其用以容納半導(dǎo)體鰭片208的所述端，以及加寬部分220b1的第二側(cè)壁sw6為傾斜側(cè)壁。換言之，第二柵極220b的加寬部分220b1具有不對襯的幾何形狀。

半導(dǎo)體鰭片208未與第二柵極220c接觸，且第二柵極220c包括配置在介電層212上的加寬部分220c1及配置在加寬部分220c1上的頂部分220c2，其中加寬部分220c1的底部寬度bcd2大于頂部分220c2的寬度tcd2。頂部分220c2的寬度tcd2在厚度方向d3上保持不變，而加寬部分220c1的頂部寬度實(shí)質(zhì)上等于頂部分220c2的寬度tcd2。第二柵極220c的加寬部分220c1的高度實(shí)質(zhì)上等于半導(dǎo)體鰭片208的高度。加寬部分220c1具有第一側(cè)壁sw7以及與第一側(cè)壁sw7相對的第二側(cè)壁sw8，且加寬部分220c1的第一側(cè)壁sw7及第二側(cè)壁sw8皆為傾斜側(cè)壁。即，第二柵極220c的加寬部分220c1具有對襯的幾何形狀。

第一柵極220a作為鰭式場效晶體管的柵電極，而第二柵極220b、220c作用為虛設(shè)柵極。也就是說，半導(dǎo)體鰭片208的溝道區(qū)域被第一柵極220a所覆蓋，而半導(dǎo)體鰭片208被第二柵極220b、220c所覆蓋的部分則不作為鰭式場效晶體管的溝道區(qū)域。由于前述的第二擬柵極條214a、214c包括加寬部分214b1、214c1，使得柵極置換工藝的工藝窗口得以增大。因此，半導(dǎo)體器件的良率及信度得以增加。

根據(jù)本發(fā)明的一些實(shí)施例，半導(dǎo)體器件的制造方法包括至少以下步驟。圖案化襯底，以于襯底內(nèi)形成多個溝槽并在多個溝槽之間形成半導(dǎo)體鰭片。在多個溝槽內(nèi)形成多個絕緣體，且形成介電層以覆蓋半導(dǎo)體鰭片以及多個絕緣體。在介電層上形成第一擬柵極條及第二擬柵極條，其中第一擬柵極條及第二擬柵極條的長度方向與半導(dǎo)體鰭片的長度方向不同，其中半導(dǎo)體鰭片穿過第一擬柵極條，半導(dǎo)體鰭片未穿透第二擬柵極條，以及第二擬柵極條的底部寬度大于第二擬柵極條的頂部寬度。在第一擬柵極條的側(cè)壁上及第二擬柵極條的側(cè)壁上分別形成一對第一間隙物及一對第二間隙物。移除第一擬柵極條及第二擬柵極條。在該對第一間隙物之間及該對第二間隙物之間分別形成第一柵極及第二柵極。

在所述半導(dǎo)體器件的制造方法中，所述半導(dǎo)體鰭片的一端嵌入所述第二擬柵極條中。

在所述半導(dǎo)體器件的制造方法中，所述半導(dǎo)體鰭片未與所述第二擬柵極條接觸。

在所述半導(dǎo)體器件的制造方法中，所述第一擬柵極條及所述第二擬柵極條的制造方法包括以下步驟。在所述介電層上形成導(dǎo)體層。圖案化所述導(dǎo)體層，以形成所述第一擬柵極條及所述第二擬柵極條，其中使用蝕刻氣體圖案化所述導(dǎo)體層，所述蝕刻氣體包括n2、he、ar、o2、sf6、nf3、cxfy(x及y>0)、cf4、hbr、cl2、chf3、ch2f2、so2、或ch3f，在溫度介于約10℃至約120℃之間時圖案化所述導(dǎo)體層，在壓力介于約1mtorr至約100mtorr之間時圖案化所述導(dǎo)體層，在功率介于約10w至約1500w之間時圖案化所述導(dǎo)體層，以及在偏壓介于約10w至約1000w之間時圖案化所述導(dǎo)體層。

根據(jù)本發(fā)明的其他實(shí)施例，提供一種包括襯底、多個絕緣體、介電層、第一柵極以及第二柵極的半導(dǎo)體器件。襯底包括多個溝槽及在多個溝槽之間的半導(dǎo)體鰭片。多個絕緣體配置在多個溝槽內(nèi)。介電層覆蓋半導(dǎo)體鰭片以及多個絕緣體。第一柵極配置在介電層上，且半導(dǎo)體鰭片穿過第一柵極。第二柵極配置于介電層上，其中第一柵極及第二柵極的長度方向與半導(dǎo)體鰭片的長度方向不同，半導(dǎo)體鰭片未穿透第二柵極，以及第二柵極的底部寬度大于第二柵極的頂部寬度。

在所述半導(dǎo)體器件中，所述半導(dǎo)體鰭片的一端嵌入所述第二柵極中。

在所述半導(dǎo)體器件中，所述第二柵極包括：配置于所述介電層上的加寬部分，以及配置于所述加寬部分上的頂部分，其中所述加寬部分的底部寬度大于所述頂部分的寬度。

在所述半導(dǎo)體器件中，所述第二柵極的所述加寬部分的高度實(shí)質(zhì)上等于所述半導(dǎo)體鰭片的高度。

在所述半導(dǎo)體器件中，所述加寬部分具有第一側(cè)壁以及與所述第一側(cè)壁相對的第二側(cè)壁，所述加寬部分具有位在所述第一側(cè)壁的凹部，所述凹部用以容納所述半導(dǎo)體鰭片的所述端，以及所述加寬部分的所述第二側(cè)壁為傾斜側(cè)壁。

在所述半導(dǎo)體器件中，所述半導(dǎo)體鰭片未與所述第二柵極接觸。

在所述半導(dǎo)體器件中，所述第二柵極包括：配置于所述介電層上的加寬部分，以及配置于所述加寬部分上的頂部分，其中所述加寬部分的底部寬度大于所述頂部分的寬度。

在所述半導(dǎo)體器件中，所述第二柵極的所述加寬部分的高度實(shí)質(zhì)上等于所述半導(dǎo)體鰭片的高度。

在所述半導(dǎo)體器件中，所述加寬部分具有第一側(cè)壁以及與所述第一側(cè)壁相對的第二側(cè)壁，所述加寬部分的所述第一側(cè)壁及所述第二側(cè)壁為傾斜側(cè)壁。

根據(jù)本發(fā)明的其他實(shí)施例，提供一種包括襯底、多個絕緣體、介電層以及多個柵極的半導(dǎo)體器件。襯底包括多個溝槽及在多個溝槽之間的半導(dǎo)體鰭片。多個絕緣體配置在多個溝槽內(nèi)。介電層覆蓋半導(dǎo)體鰭片以及多個絕緣體。多個柵極的長度方向與半導(dǎo)體鰭片的長度方向不同。多個柵極包括至少一第一柵極以及至少一第二柵極，其中半導(dǎo)體鰭片穿過至少一第一柵極，以及半導(dǎo)體鰭片未穿透至少一第二柵極。第二柵極包括配置于介電層上的加寬部分以及配置于加寬部分上的頂部分，其中加寬部分的底部寬度大于頂部分的寬度。

在所述半導(dǎo)體器件中，所述半導(dǎo)體鰭片的一端嵌入所述第二柵極中。

在所述半導(dǎo)體器件中，所述第二柵極的所述加寬部分的高度實(shí)質(zhì)上等于所述半導(dǎo)體鰭片的高度。

在所述半導(dǎo)體器件中，所述加寬部分具有第一側(cè)壁以及與所述第一側(cè)壁相對的第二側(cè)壁，所述加寬部分具有位于所述第一側(cè)壁的凹部，所述凹部用以容納所述半導(dǎo)體鰭片的所述端，以及所述加寬部分的所述第二側(cè)壁為傾斜側(cè)壁。

在所述半導(dǎo)體器件中，所述半導(dǎo)體鰭片未與所述第二柵極接觸。

在所述半導(dǎo)體器件中，所述第二柵極的所述加寬部分的高度實(shí)質(zhì)上等于所述半導(dǎo)體鰭片的高度。

在所述半導(dǎo)體器件中，所述加寬部分具有第一側(cè)壁以及與所述第一側(cè)壁相對的第二側(cè)壁，所述加寬部分的所述第一側(cè)壁及所述第二側(cè)壁為傾斜側(cè)壁。

以上概述了數(shù)個實(shí)施例的特征，使本領(lǐng)域具有通常知識者可更佳了解本發(fā)明的態(tài)樣。本領(lǐng)域具有通常知識者應(yīng)理解，其可輕易地使用本發(fā)明作為設(shè)計或修改其他工藝與結(jié)構(gòu)的依據(jù)，以實(shí)行本文所介紹的實(shí)施例的相同目的及/或達(dá)到相同優(yōu)點(diǎn)。本領(lǐng)域具有通常知識者還應(yīng)理解，這種等效的配置并不悖離本發(fā)明的精神與范疇，且本領(lǐng)域具有通常知識者在不悖離本發(fā)明的精神與范疇的情況下可對本文做出各種改變、置換以及變更。