本揭露是關(guān)于一種半導(dǎo)體元件,特別是關(guān)于一種電阻。
背景技術(shù):
電阻可制造在與場效晶體管(fieldeffecttransistors;fets)相同的基板上,以作為相同集成電路的一部分。電阻一般而言具有兩個接觸點(diǎn),兩接觸點(diǎn)透過一個經(jīng)摻雜的半導(dǎo)體材料隔開。摻雜濃度及型態(tài),以及接觸點(diǎn)的形狀,包含接觸點(diǎn)之間的距離等,皆對電阻的電阻值扮演著重要的角色。由于制程上的一些限制,要達(dá)成極低電阻值是具有相當(dāng)難度的。
技術(shù)實(shí)現(xiàn)要素:
本揭露的一實(shí)施例為一種半導(dǎo)體元件,包含一鰭、多個磊晶生長區(qū),以及至少二接觸點(diǎn)。鰭自基板向外延伸,且包含半導(dǎo)體材料。磊晶生長區(qū)沿著鰭的上表面配置,其中在鰭的上表面,磊晶生長區(qū)與不具有磊晶材料的多個區(qū)域交替排列。接觸點(diǎn)配置于與鰭電接觸,其中接觸點(diǎn)之間的電阻值至少部分取決于磊晶生長區(qū)的排列。
附圖說明
閱讀以下詳細(xì)敘述并搭配對應(yīng)的附圖,可了解本揭露的多個態(tài)樣。應(yīng)注意,根據(jù)業(yè)界中的標(biāo)準(zhǔn)做法,多個特征并非按比例繪制。事實(shí)上,多個特征的尺寸可任意增加或減少以利于討論的清晰性。
圖1為本揭露的一實(shí)施例的鰭式電阻的立體視圖;
圖2為本揭露的一實(shí)施例的鰭式電阻的上視圖;
圖3為本揭露的一實(shí)施例的具有虛設(shè)結(jié)構(gòu)的鰭式電阻的上視圖;
圖4a至圖4g為本揭露的一實(shí)施例的鰭式電阻的制造流程圖;
圖5為不同電阻的量測數(shù)據(jù)的圖表;
圖6為本揭露的一實(shí)施例的方法的流程圖。
具體實(shí)施方式
以下揭露提供眾多不同的實(shí)施例或范例,用于實(shí)施本案提供的主要內(nèi)容的不同特征。下文描述一特定范例的組件及配置以簡化本揭露。當(dāng)然,此范例僅為示意性,且并不擬定限制。舉例而言,以下描述“第一特征形成在第二特征的上方或之上”,于實(shí)施例中可包括第一特征與第二特征直接接觸,且亦可包括在第一特征與第二特征之間形成額外特征使得第一特征及第二特征無直接接觸。此外,本揭露可在各范例中重復(fù)使用元件符號及/或字母。此重復(fù)的目的在于簡化及厘清,且其自身并不規(guī)定所討論的各實(shí)施例及/或配置之間的關(guān)系。
此外,空間相對術(shù)語,諸如“下方(beneath)”、“以下(below)”、“下部(lower)”、“上方(above)”、“上部(upper)”等等在本文中用于簡化描述,以描述如附圖中所圖示的一個元件或特征結(jié)構(gòu)與另一元件或特征結(jié)構(gòu)的關(guān)系。除了描繪圖示的方位外,空間相對術(shù)語也包含元件在使用中或操作下的不同方位。此設(shè)備可以其他方式定向(旋轉(zhuǎn)90度或處于其他方位上),而本案中使用的空間相對描述詞可相應(yīng)地進(jìn)行解釋。
一般而言,最常見的場效晶體管(fieldeffecttransistors;fet)為金屬氧化物半導(dǎo)體場效晶體管(metaloxidesemiconductorfieldeffecttransistor;mosfet)。就以往的狀況而言,金屬氧化物半導(dǎo)體場效晶體管為平面結(jié)構(gòu),且制造于基板(如:晶圓)的平坦表面上。然而近期半導(dǎo)體制造的發(fā)展已可使用垂直結(jié)構(gòu)。
詞匯“鰭式場效晶體管”(finfieldeffecttransistor;finfet)意味著場效晶體管是形成在鰭的上方,且鰭相對于晶圓的平坦的表面為垂直的配置。
詞匯“磊晶層”(epitaxiallayer)意味著單晶材料層或結(jié)構(gòu)。同樣地,詞匯“磊晶生長”(epitaxiallygrown)意味著單晶材料層或結(jié)構(gòu)。
詞匯“接觸點(diǎn)”(contact)意味著一種用于將導(dǎo)體電連接至其他內(nèi)連接層的結(jié)構(gòu)。上述的詞匯有時候用于描述絕緣體內(nèi)的一開口,以用于形成后續(xù)完成的結(jié)構(gòu)。亦可用于描述完成的結(jié)構(gòu)。本揭露的“接觸點(diǎn)”代表已完成的結(jié)構(gòu),而“接觸孔”(contacthole)則是用于描述在絕緣體內(nèi)形成結(jié)構(gòu)(如:接觸點(diǎn))的一個或多個開口。
本揭露的不同實(shí)施例提供一種在鰭結(jié)構(gòu)內(nèi)形成電阻的設(shè)計(jì)。鰭結(jié)構(gòu)可為半導(dǎo)體材料,且自基板的表面向外垂直延伸。接觸點(diǎn)的形成是用于電接觸鰭結(jié)構(gòu)且形成電阻的接觸點(diǎn)。
于部分實(shí)施例中,電阻包含將接觸點(diǎn)形成為磊晶生長材料的型態(tài)。這些電阻的電阻值取決于磊晶層的幾何形狀。由于控制磊晶材料的生長具有難度,故對于電阻值的控制將不容易。一種可能的方法為,將接觸點(diǎn)的磊晶生長材料局限在極小的區(qū)域,以限制生長的變異性,然而此方法亦限制了所能達(dá)到的電阻值。
為了影響結(jié)構(gòu)的整體的電阻率,本揭露的部分實(shí)施例中,鰭結(jié)構(gòu)的部分區(qū)域被蝕刻并填補(bǔ)磊晶生長材料。本揭露的實(shí)施例所描述的鰭式電阻對于最終的電阻值具有較好的控制性,而且可與標(biāo)準(zhǔn)的鰭式場效晶體管制程適當(dāng)?shù)亟Y(jié)合。因此,集成電路的基板上可同時具有鰭式場效晶體管以及電阻。
圖1為本揭露的一實(shí)施例的鰭式電阻100的立體視圖。鰭式電阻100形成于鰭102中,且往基板104外延伸?;?04可為硅基板?;蛘撸?04可包含其他元素半導(dǎo)體,如鍺(germanium);化合物半導(dǎo)體,如碳化硅(siliconcarbide)、砷化鎵(galliumarsenic)、磷化鎵(galliumphosphide)、磷化銦(indiumphosphide)、砷化銦(indiumarsenide),及/或銻化銦(indiumantimonide);合金半導(dǎo)體,如硅鍺(sige)、磷砷化鎵(gaasp)、砷化鋁銦(alinas)、砷化鋁鎵(algaas)、砷化銦鎵(ingaas)、磷化鎵銦(gainp),及/或磷砷化銦鎵(gainasp);或上述的組合。于一實(shí)施例中,基板104為絕緣體上半導(dǎo)體(semiconductoroninsulator;soi)。
鰭102與基板104可為相同材料,如經(jīng)摻雜的硅。鰭102與基板104可具有相同的摻雜型態(tài)(如:n型摻雜劑或p型摻雜劑)。于另一范例中,鰭102包含n型摻雜劑而基板104包含p型摻雜劑,反之亦然。n型摻雜劑可包含磷或砷。p型摻雜劑可為硼或銦。鰭102可透過蝕刻基板104形成,并使用已知的蝕刻技術(shù),例如反應(yīng)式離子蝕刻或濕硅蝕刻。于其他范例中,鰭102是透過在基板104上蝕刻磊晶層或氣相沉積半導(dǎo)體層。
鰭102的表面具有交替區(qū),分別為磊晶生長材料區(qū)106以及暴露的鰭區(qū)108。磊晶生長材料區(qū)106的數(shù)量不限定于附圖所描繪的數(shù)量。相同地,鰭區(qū)108的數(shù)量不限定于附圖所描繪的數(shù)量。交替區(qū)的詳細(xì)制造細(xì)節(jié)將于圖4a至圖4g中描述。
本揭露的部分實(shí)施例的鰭式電阻100亦包含兩接觸點(diǎn)110a及110b。于一實(shí)施例中,接觸點(diǎn)110a與靠近端點(diǎn)(沿著x方向)的鰭102電性接觸,而接觸點(diǎn)110b與靠近另一側(cè)的端點(diǎn)(沿著x方向)的鰭102電性接觸。兩接觸點(diǎn)之間的電阻值至少部分取決于磊晶生長材料區(qū)106的配置。一個材料的電阻值一般而言可以下列方程式表示:
其中ρ為材料的電阻率,l為兩接觸點(diǎn)間材料的長度,而a為兩接觸點(diǎn)間材料的截面積。因此。材料的特性以及磊晶生長材料區(qū)106的大小以及鰭區(qū)108至少部分決定了電阻整體的電阻值。本揭露的實(shí)施例所描述的電阻相較于以往的設(shè)計(jì)具有更低的電阻值。例如,本揭露所描述的鰭式電阻設(shè)計(jì)的電阻值可達(dá)到約100歐姆/單位面積(ohms/sq.)。此外,磊晶材料的限制生長亦使得電阻結(jié)構(gòu)之間的變異性降低。
磊晶生長材料區(qū)106可包含硅鍺(sige)。硅鍺可摻雜有硼(sigeb)。磊晶生長材料區(qū)106的其他范例為碳化硅(sic)、磷化硅(sip),或摻雜磷的碳化硅(sicp)。
雖然此處僅繪制二個接觸點(diǎn),然而鰭102的上表面或任何側(cè)表面可具有任意數(shù)量的接觸點(diǎn)。于一實(shí)施例中,各接觸點(diǎn)110a及110b與磊晶生長材料區(qū)106物理接觸。
圖2為一實(shí)施例的鰭102支由上而下的視圖。圖2亦為相同交替排列的磊晶生長材料區(qū)106及曝露的鰭區(qū)108。接觸點(diǎn)100a及110b與磊晶生長材料區(qū)106物理接觸。
如圖2所示,于一實(shí)施例中,鰭102包含圖案化的柱狀結(jié)構(gòu)202,配置于鰭102的相對兩側(cè)。柱狀結(jié)構(gòu)202可用于限定鰭102的交替區(qū)段,包含交替的磊晶生長材料區(qū)106及曝露的鰭區(qū)108。于一范例中,接觸點(diǎn)110a及110b與柱狀結(jié)構(gòu)202相連。柱狀結(jié)構(gòu)202可圖案化為任意數(shù)量。于一范例中,柱狀結(jié)構(gòu)202與其相鄰的接觸點(diǎn)形成端部結(jié)構(gòu)204。端部結(jié)構(gòu)204可于鰭102的一側(cè)或兩側(cè)重復(fù),使得多個接觸點(diǎn)以及多個柱狀結(jié)構(gòu)202圖案化于鰭102的端點(diǎn)。于一實(shí)施例中,柱狀結(jié)構(gòu)202為多晶硅(polysilicon)。于一實(shí)施例中,柱狀結(jié)構(gòu)202是由相同柵極材料所形成,柵極材料是用于形成同一基板上的鰭式場效晶體管的柵極。柱狀結(jié)構(gòu)202可包含側(cè)壁結(jié)構(gòu),側(cè)壁結(jié)構(gòu)類似于形成于鰭式場效晶體管的柵極的側(cè)壁的結(jié)構(gòu)。
鰭102的不同特征的尺寸于圖2中指示。鰭102的寬度w可為約5納米(nm)至約5000納米。曝露的鰭區(qū)108的沿著x方向的長度d1可為約10納米至約1000納米。磊晶生長材料區(qū)106的沿著x方向的長度d2可為約50納米至約500納米。這些尺寸僅為范例,亦可具有其他尺寸。
圖3為本揭露的實(shí)施例的鰭102的上視圖,并包含一列虛設(shè)結(jié)構(gòu)302。詞匯“虛設(shè)結(jié)構(gòu)”是指不與基板上任何結(jié)構(gòu)或任何接觸點(diǎn)電性連接的結(jié)構(gòu)。虛設(shè)結(jié)構(gòu)302與柱狀結(jié)構(gòu)202可為相同材料。于一實(shí)施例中,虛設(shè)結(jié)構(gòu)302與柱狀結(jié)構(gòu)202同時圖案化。虛設(shè)結(jié)構(gòu)302在基板上可排列與鰭102相鄰。虛設(shè)結(jié)構(gòu)302可為任意數(shù)量。虛設(shè)結(jié)構(gòu)302可在制造鰭式電阻時執(zhí)行的某些特定蝕刻或研磨步驟時降低有害的負(fù)載效應(yīng)(loadingeffect)。
圖4a至圖4g為本揭露的一實(shí)施例的鰭式電阻100的制造流程。應(yīng)了解部分未圖示的制造步驟亦可執(zhí)行。
于圖4a中,在基板404上形成鰭402。鰭402可通過在基板404上進(jìn)行非等向性(anisotropic)蝕刻形成。鰭402及基板404可為相同的半導(dǎo)體材料,且具有相同的摻雜劑(n型或p型)。于另一實(shí)施例中,鰭402及基板404具有不同摻雜型態(tài)。在鰭402及基板404具有相同摻雜型態(tài)的實(shí)施例中,可使用隔離結(jié)構(gòu)以將電阻與其他圖案化于基板404上的元件電性絕緣。這些隔離結(jié)構(gòu)可包含淺溝槽隔離(shallowtrenchisolation;sti),或基板404中相對的摻雜區(qū)以創(chuàng)造p-n接面。位于鰭402下方的基板404的一部分可為井區(qū)(wellregion),井區(qū)的摻雜型態(tài)可與基板404其余部分的摻雜型態(tài)不同。鰭402的高度h的范圍約25納米至約80納米。
于圖4b中,形成柱狀結(jié)構(gòu)406。柱狀結(jié)構(gòu)406可為多晶硅。于一實(shí)施例中,柱狀結(jié)構(gòu)406可自相同的柵極材料形成,其中柵極材料是用于在同一基板上形成晶體管的柵極。柱狀結(jié)構(gòu)406可于基板404上的晶體管的柵極進(jìn)行圖案化步驟時同時進(jìn)行圖案化。其他晶體管可包含鰭式場效晶體管元件,如美國專利編號u.s.patentno.8,877,592中所描述。亦應(yīng)了解柱狀結(jié)構(gòu)406是選擇性加入的。
柱狀結(jié)構(gòu)406可使用任何標(biāo)準(zhǔn)光微影技術(shù)圖案化形成。例如,多晶硅層的沉積可通過在對光阻圖案化以在光阻內(nèi)產(chǎn)生開口并曝露多晶硅層。暴露的多晶硅層的區(qū)域被蝕刻,以留下圖案化的多晶硅區(qū)域,如柱狀結(jié)構(gòu)406。柱狀結(jié)構(gòu)406可通過圖案化使得柱狀結(jié)構(gòu)對準(zhǔn)鰭402的蝕刻邊緣,或是小于200納米。于部分實(shí)施例中,鰭402與柱狀結(jié)構(gòu)406間具有介電層(未圖示)。介電層可為二氧化硅(silicondioxide),或高介電常數(shù)材料。
于圖4c中,對鰭402執(zhí)行第一摻雜操作。摻雜可為n型或p型,并降低鰭402的整體電阻率。于一實(shí)施例中,此步驟的摻雜可同時用于制造基板404上的輕摻雜漏極(lightlydopeddrain;ldd)。
圖4d為鰭402的上表面的圖案化步驟。首先,沉積遮罩層并圖案化,使得鰭402的上表面包含兩交替區(qū),分別為遮罩結(jié)構(gòu)408所覆蓋的區(qū)域,以及未被遮罩結(jié)構(gòu)408所覆蓋的區(qū)域410。遮罩結(jié)構(gòu)408可為任何已知的遮罩材料,如氮化硅??蓪?zhí)行標(biāo)準(zhǔn)光微影技術(shù)以圖案化遮罩層。
于一實(shí)施例中,在形成遮罩結(jié)構(gòu)408后,區(qū)域410被蝕刻。蝕刻可為等向性蝕刻或非等向性蝕刻。蝕刻的深度可調(diào)整,且會影響電阻的最終電阻值。于一實(shí)施例中,蝕刻的深度為約25納米至約100納米??墒褂梅磻?yīng)式離子蝕刻進(jìn)行蝕刻。亦可使用二氟化氙(xenondifluoride)氣體。于其他范例中,使用濕蝕刻化學(xué)材料以蝕刻鰭402。
于圖4e中,在區(qū)域410中生長磊晶結(jié)構(gòu)412。磊晶結(jié)構(gòu)412可通過區(qū)域410暴露的硅生長硅鍺。于一實(shí)施例中,在磊晶結(jié)構(gòu)412生長后,移除遮罩結(jié)構(gòu)408(圖4d),以在具有磊晶結(jié)構(gòu)412的區(qū)域之間形成曝露的鰭區(qū)413。磊晶結(jié)構(gòu)412的最終形狀可具有變化,且根據(jù)不同因素而有所改變,如材料組成、生長素率,以及區(qū)域410的幾何形狀。于一實(shí)施例中,磊晶結(jié)構(gòu)412形成與柱狀結(jié)構(gòu)406直接相鄰。
于一實(shí)施例中,磊晶結(jié)構(gòu)412與基板404上的其他鰭式場效晶體管元件的源/漏極為相同材料。磊晶結(jié)構(gòu)412可與其他鰭式場效晶體管元件的源/漏極的磊晶材料同時生長。
鰭402的上表面的磊晶結(jié)構(gòu)412的排列將會影響電阻結(jié)構(gòu)401的電阻值。電阻結(jié)構(gòu)401包含所有電阻的主動區(qū)(如:鰭402及磊晶結(jié)構(gòu)412)。磊晶結(jié)構(gòu)412的數(shù)量可取決于蝕刻區(qū)域之間的多個空間。于一實(shí)施例中,磊晶結(jié)構(gòu)412的數(shù)量與蝕刻區(qū)域間的空間的數(shù)量相同。
于圖4f中,在鰭402以及磊晶結(jié)構(gòu)412上方執(zhí)行第二摻雜操作。摻雜可為n型或p型,且可進(jìn)一步降低電阻結(jié)構(gòu)401的整體電阻率。于一實(shí)施例中,此步驟所執(zhí)行的摻雜與基板404上的其他晶體管的源/漏極的摻雜相同。
于圖4g中,形成接觸點(diǎn)416a及416b以電接觸電阻結(jié)構(gòu)401。接觸點(diǎn)416a及416b可形成于絕緣層414所蝕刻的孔洞中。更清楚而言,絕緣層414是預(yù)先形成于基板404及鰭402上,且厚度至少要大于柱狀結(jié)構(gòu)406自基板404的表面往外延伸的高度。絕緣層414可為任何絕緣材料。于一實(shí)施例中,絕緣層414為氮化硅。
絕緣層414可通過如化學(xué)機(jī)械研磨制程(chemicalmechanicalpolishing;cmp)平坦化以形成實(shí)質(zhì)上平坦的表面。絕緣層414接著進(jìn)行蝕刻以形成接觸孔,接觸孔向下連接至電阻結(jié)構(gòu)401。于接觸孔內(nèi)填補(bǔ)導(dǎo)電材料以形成接觸點(diǎn)416a及416b。于一實(shí)施例中,接觸點(diǎn)416a及416b的導(dǎo)電材料為鎢(tungsten)。
于一實(shí)施例中,接觸點(diǎn)416a及416b與磊晶結(jié)構(gòu)412的區(qū)域物理接觸。此區(qū)可與電阻結(jié)構(gòu)401的相對兩側(cè)的柱狀結(jié)構(gòu)406相鄰。在填補(bǔ)導(dǎo)電材料形成接觸點(diǎn)416a及416b之后,可再次對絕緣層414的上表面執(zhí)行研磨制程,以產(chǎn)生實(shí)質(zhì)平坦的表面??山又鴪D案化金屬線418a及418b以分別電性連接接觸點(diǎn)416a及416b。
圖5為不同鰭式電阻結(jié)構(gòu)所量測的電阻值。x軸列舉了不同的鰭式電阻及其測量方法。例如,pp_pw_4p代表使用四點(diǎn)探針測量(four-pointprobemeasurement)基板上的p井區(qū)(pw)的p型鰭(pp)。pp_pw_2p代表使用二點(diǎn)探針測量基板上的p井區(qū)的p型鰭。np_nw_4p代表使用四點(diǎn)探針測量基板上的n井區(qū)(nw)的n型鰭(np)。np_nw_2p代表使用二點(diǎn)探針測量基板上的n井區(qū)的n型鰭。np_pw_2p代表使用二點(diǎn)探針測量基板上的p井區(qū)的n型鰭。
如圖所示,在p井上使用p型摻雜劑與在n井上使用n型摻雜劑的電阻的電阻值變異量非常小。此外,測量到的電阻值中,p型電阻約為100歐姆/單位面積,而n型電阻約為500歐姆/單位面積。當(dāng)鰭與下方的基板使用不同摻雜劑時,如鰭為n型,基板為p型,則測量到的電阻值具有較高的電阻值且具有較大的變異量。
圖6為本揭露的一實(shí)施例的方法600的流程圖。方法600用于形成半導(dǎo)體元件,如鰭式電阻100。其余未提及的制造步驟可在方法600的各個操作之間進(jìn)行,然而為了簡化的目的,這些步驟在本文中省略。
方法600開始于操作602,蝕刻一基板以形成鰭。鰭與基板可為相同材料,且使用相同摻雜劑(n型或p型)。于另一實(shí)施例中,鰭與基板為不同材料層,因此具有不同摻雜型態(tài)。在又其他實(shí)施例中,基板為絕緣體上硅基板,其中鰭形成在絕緣層(如氧化硅)上的硅層內(nèi)。
方法600繼續(xù)進(jìn)行至操作604,對鰭進(jìn)行摻雜。操作604以虛線表示,意味著操作604可選擇性進(jìn)行,并非制造電阻的必要步驟。于一實(shí)施例中,此步驟執(zhí)行的摻雜與基板上晶體管的制造輕摻雜漏極的摻雜相同。
方法600繼續(xù)進(jìn)行至操作606,其中對鰭的上表面形成遮罩層并進(jìn)行圖案化,以形成遮罩結(jié)構(gòu)。遮罩層可經(jīng)由圖案化,使得鰭的上表面可包含兩交替區(qū),分別為遮罩結(jié)構(gòu)所覆蓋的區(qū)域,以及未被遮罩結(jié)構(gòu)所覆蓋的區(qū)域。遮罩結(jié)構(gòu)可為任何已知的遮罩材料,如氮化硅。可對執(zhí)行標(biāo)準(zhǔn)光微影技術(shù)以圖案化遮罩層。
方法600繼續(xù)進(jìn)行至操作608,鰭的上表面的未被被遮罩結(jié)構(gòu)所覆蓋的區(qū)域進(jìn)行蝕刻。蝕刻可為等向性蝕刻或非等向性蝕刻,蝕刻的深度會影響鰭式電阻的最終電阻值。
方法600繼續(xù)進(jìn)行至操作610,在鰭的上表面的曝露的蝕刻區(qū)磊晶生長材料。于一實(shí)施例中,磊晶生長材料可為硅鍺,且鰭的上表面的磊晶生長材料的排列將會影響鰭式電阻的整體電阻值。在磊晶材料生長后,移除遮罩結(jié)構(gòu)。在鰭上的磊晶生長材料的形成可與界定基板上的晶體管的源/漏極區(qū)的磊晶材料相同。
方法600繼續(xù)進(jìn)行至操作612,執(zhí)行第二摻雜步驟以摻雜鰭與磊晶材料層。操作612用虛線表示,意味著操作604可選擇性進(jìn)行,并非制造電阻的必要步驟。于一實(shí)施例中,此步驟執(zhí)行的摻雜與基板上晶體管的制造源/漏極的摻雜相同。
方法600繼續(xù)進(jìn)行至操作614,形成接觸點(diǎn)以電性連接鰭式電阻。接觸點(diǎn)包含導(dǎo)電材料,如鎢,并延伸穿越沉積在鰭式電阻上方的絕緣層。于一實(shí)施例中,接觸點(diǎn)與鰭的頂端的磊晶生長材料物理接觸。
本揭露的一實(shí)施例為一種半導(dǎo)體元件,包含一鰭、多個磊晶生長區(qū),以及至少二接觸點(diǎn)。鰭自基板向外延伸,且包含半導(dǎo)體材料。磊晶生長區(qū)沿著鰭的上表面配置,其中在鰭的上表面,磊晶生長區(qū)與不具有磊晶材料的多個區(qū)域交替排列。接觸點(diǎn)配置于與鰭電接觸,其中接觸點(diǎn)之間的電阻值至少部分取決于磊晶生長區(qū)的排列。
依據(jù)本揭露的部分實(shí)施例,半導(dǎo)體元件還包含兩柱狀結(jié)構(gòu),位于鰭的上表面,其中多個磊晶生長區(qū)排列在兩柱狀結(jié)構(gòu)之間。
依據(jù)本揭露的部分實(shí)施例,其中兩柱狀結(jié)構(gòu)包含多晶硅。
依據(jù)本揭露的部分實(shí)施例,其中鰭延伸出基板內(nèi)的井區(qū),且其中鰭包含n型摻雜劑而井區(qū)包含p型摻雜劑。
依據(jù)本揭露的部分實(shí)施例,其中鰭延伸出基板內(nèi)的井區(qū),且其中鰭包含p型摻雜劑而井區(qū)包含n型摻雜劑。
依據(jù)本揭露的部分實(shí)施例,其中鰭延伸出基板內(nèi)的井區(qū),且其中鰭與井區(qū)皆包含n型摻雜劑或p型摻雜劑。
依據(jù)本揭露的部分實(shí)施例,其中至少兩接觸點(diǎn)物理接觸多個磊晶生長區(qū)內(nèi)的磊晶生長材料。
依據(jù)本揭露的部分實(shí)施例,其中鰭包含硅,而多個磊晶生長區(qū)包含硅鍺。
依據(jù)本揭露的部分實(shí)施例,半導(dǎo)體元件還包含多個虛設(shè)結(jié)構(gòu),配置于基板表面上以及相鄰于鰭。
本揭露的另一實(shí)施例為一種制造半導(dǎo)體元件的方法,包含蝕刻基板以形成自基板突出的鰭。圖案化位于鰭的上表面的遮罩層,使得鰭的上表面的曝露區(qū)與被遮罩層覆蓋的區(qū)域交替排列。蝕刻鰭的上表面的曝露區(qū)。在鰭的上表面的曝露區(qū)內(nèi)磊晶生長一材料。形成接觸點(diǎn),以電接觸鰭,其中接觸點(diǎn)之間的電阻至少部分取決于鰭的上表面的曝露區(qū)內(nèi)的磊晶生長材料的排列。
依據(jù)本揭露的部分實(shí)施例,上述方法還包含在蝕刻曝露區(qū)域之后,移除遮罩層。
依據(jù)本揭露的部分實(shí)施例,上述方法還包含形成兩柱狀結(jié)構(gòu),柱狀結(jié)構(gòu)位于鰭的上表面,其中鰭的上表面的曝露區(qū)排列于兩柱狀結(jié)構(gòu)之間。
依據(jù)本揭露的部分實(shí)施例,上述方法還包含在圖案化遮罩層之前摻雜鰭。
依據(jù)本揭露的部分實(shí)施例,其中摻雜為用于基板上的一個或多個鰭式場效晶體管的輕摻雜漏極(lightlydopeddrain)制程。
依據(jù)本揭露的部分實(shí)施例,上述方法還包含摻雜鰭以及磊晶生長材料。
依據(jù)本揭露的部分實(shí)施例,其中摻雜亦摻雜了基板上的一個或多個鰭式場效晶體管的源極與漏極區(qū)。
依據(jù)本揭露的部分實(shí)施例,其中形成接觸點(diǎn)包含形成接觸點(diǎn)使得接觸點(diǎn)與磊晶生長材料物理接觸。
依據(jù)本揭露的部分實(shí)施例,上述方法還包含形成多個虛設(shè)結(jié)構(gòu),虛設(shè)結(jié)構(gòu)排列在基板上以及相鄰于鰭。
依據(jù)本揭露的部分實(shí)施例,其中鰭包含硅,而多個磊晶生長區(qū)包含硅鍺。
本揭露的又一實(shí)施例為一種集成電路,包含位于基板上的多個場效晶體管,以及位于基板上的電阻。其中電阻包含鰭、多個磊晶區(qū),以及至少兩個接觸點(diǎn)。鰭自基板突出且包含半導(dǎo)體材料。磊晶生長區(qū)沿著鰭的上表面配置,其中磊晶生長區(qū)與鰭的上表面的不具有磊晶材料的區(qū)域交替排列。接觸點(diǎn)提供鰭電接觸,其中兩接觸電之間的電阻至少部分取決于磊晶生長區(qū)的排列。
應(yīng)了解實(shí)施方式的部分僅用于解釋申請專利范圍。而摘要部分僅描述一個或多個實(shí)施例,且并非發(fā)明人所思忖的全部實(shí)施例,因此并不用于限制本揭露以及申請專利范圍。
上文概述了若干實(shí)施例的特征,以便本領(lǐng)域熟悉此項(xiàng)技藝者可更好地理解本揭示案的態(tài)樣。本領(lǐng)域熟悉此項(xiàng)技藝者應(yīng)當(dāng)了解到他們可容易地使用本揭示案作為基礎(chǔ)來設(shè)計(jì)或者修改其他制程及結(jié)構(gòu),以實(shí)行相同目的及/或?qū)崿F(xiàn)相同優(yōu)勢的。本領(lǐng)域熟悉此項(xiàng)技藝者亦應(yīng)當(dāng)了解到,此類等效構(gòu)造不脫離本揭示案的精神及范疇,以及在不脫離本揭示案的精神及范疇的情況下,其可對本文進(jìn)行各種改變、取代及變更。