本發(fā)明的實(shí)施例涉及半導(dǎo)體集成電路，以及更具體地涉及半導(dǎo)體器件及其制造工藝。

背景技術(shù)：

隨著半導(dǎo)體工業(yè)在追求更高的器件密度、更高的性能和更低的成本的過(guò)程中進(jìn)入納米技術(shù)工藝節(jié)點(diǎn)，來(lái)自制造和設(shè)計(jì)問(wèn)題的挑戰(zhàn)已經(jīng)引起了諸如鰭式場(chǎng)效應(yīng)晶體管(finfet)的三維設(shè)計(jì)的發(fā)展。finfet器件通常包括具有高高寬比的半導(dǎo)體鰭，并且在該半導(dǎo)體鰭中形成半導(dǎo)體晶體管器件的溝道和源極/漏極區(qū)域。在鰭結(jié)構(gòu)上方以及沿著鰭結(jié)構(gòu)的側(cè)面(例如，包裹)形成柵極，利用溝道和源極/漏極區(qū)域的增大的表面積的優(yōu)勢(shì)，以產(chǎn)生更快、更可靠和更易控制的半導(dǎo)體晶體管器件。在一些器件中，鍺或硅鍺(sige)可以用作溝道區(qū)域以增強(qiáng)載流子遷移率。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施例提供了一種用于制造半導(dǎo)體器件的方法，包括：在襯底上形成第一半導(dǎo)體層；在所述第一半導(dǎo)體層上形成第二半導(dǎo)體層；通過(guò)圖案化所述第一半導(dǎo)體層和所述第二半導(dǎo)體層形成鰭結(jié)構(gòu)，所述鰭結(jié)構(gòu)包括由所述第一半導(dǎo)體層構(gòu)成的底部和由所述第二半導(dǎo)體層構(gòu)成的上部；在所述鰭結(jié)構(gòu)的底部分上形成覆蓋層以覆蓋所述鰭結(jié)構(gòu)的所述底部的側(cè)壁和所述鰭結(jié)構(gòu)的所述上部的側(cè)壁的底部分；在具有所述覆蓋層的所述鰭結(jié)構(gòu)上方形成絕緣層，從而使得所述鰭結(jié)構(gòu)嵌入在所述絕緣層內(nèi)；去除所述鰭結(jié)構(gòu)的所述上部的部分，從而在所述絕緣層中形成開(kāi)口并且在所述開(kāi)口的底部中剩余所述第二半導(dǎo)體層的層；在所述開(kāi)口中的所述第二半導(dǎo)體層的剩余的層上形成第三半導(dǎo)體層；使所述絕緣層凹進(jìn)，從而使得從所述絕緣層暴露所述第三半導(dǎo)體層的至少部分；以及在暴露的第三半導(dǎo)體層上方形成柵極結(jié)構(gòu)。

本發(fā)明的另一實(shí)施例提供了一種用于制造半導(dǎo)體器件的方法，包括：在襯底上形成第一半導(dǎo)體層；在所述第一半導(dǎo)體層上形成第二半導(dǎo)體層；通過(guò)圖案化所述第一半導(dǎo)體層和所述第二半導(dǎo)體層形成第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)，所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)分別包括由所述第一半導(dǎo)體層構(gòu)成的底部和由所述第二半導(dǎo)體層構(gòu)成的上部；在所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的底部分上形成覆蓋層，以覆蓋所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的所述底部的側(cè)壁以及所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的所述上部的側(cè)壁的底部分；在具有所述覆蓋層的所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)上方形成絕緣層，從而使得所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)嵌入在所述絕緣層內(nèi)；去除所述第一鰭結(jié)構(gòu)的所述上部的部分，從而在所述絕緣層中形成開(kāi)口并且在所述開(kāi)口的底部中剩余所述第二半導(dǎo)體層的層，同時(shí)保護(hù)所述第二鰭結(jié)構(gòu)的所述上部以免被蝕刻；在所述開(kāi)口中的所述第二半導(dǎo)體層的剩余的層上形成第三半導(dǎo)體層；使所述絕緣層凹進(jìn)，從而使得從所述絕緣層暴露所述第三半導(dǎo)體層的至少部分和所述第二鰭結(jié)構(gòu)的所述上部的部分；以及在暴露的第三半導(dǎo)體層上方形成第一柵極結(jié)構(gòu)并且在所述第二鰭結(jié)構(gòu)的暴露的部分上方形成第二柵極結(jié)構(gòu)。

本發(fā)明的又一實(shí)施例提供了一種包括第一鰭式場(chǎng)效應(yīng)晶體管(finfet)的半導(dǎo)體器件，所述第一鰭式場(chǎng)效應(yīng)晶體管(finfet)包括：第一鰭結(jié)構(gòu)，延伸在第一方向上并且突出于隔離絕緣層，所述第一鰭結(jié)構(gòu)和所述隔離絕緣層設(shè)置在襯底上方，所述第一鰭結(jié)構(gòu)包括由第一半導(dǎo)體材料制成的第一層、設(shè)置在所述第一層上方的由第二半導(dǎo)體材料制成的第二層和設(shè)置在所述第二層上方的由第三半導(dǎo)體材料制成的第三層；第一覆蓋層，設(shè)置在所述第一鰭結(jié)構(gòu)的底部分上，以覆蓋所述第一鰭結(jié)構(gòu)的底部的側(cè)壁和所述第一鰭結(jié)構(gòu)的上部的側(cè)壁的底部分；第一柵極堆疊件，包括柵電極層和柵極介電層，覆蓋部分所述第一鰭結(jié)構(gòu)并且延伸在垂直于所述第一方向的第二方向上，其中：所述第三層用作所述第一鰭式場(chǎng)效應(yīng)晶體管(finfet)的溝道區(qū)域，所述第一半導(dǎo)體材料包括si(1-x)gex，所述第二半導(dǎo)體材料包括si(1-y)gey，所述第三半導(dǎo)體材料包括ge或si(1-z)gez，以及y小于x，并且z大于y。

附圖說(shuō)明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從以下詳細(xì)描述可最佳理解本發(fā)明的各個(gè)方面。應(yīng)該強(qiáng)調(diào)，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制并且僅用于說(shuō)明的目的。實(shí)際上，為了清楚的討論，各個(gè)部件的尺寸可以任意地增大或減小。

圖1至圖12是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出用于制造半導(dǎo)體fet器件的順序工藝的示例性截面圖。

圖13是對(duì)應(yīng)于圖12的示例性立體圖。

圖14a和圖14b是源極/漏極結(jié)構(gòu)的示例性截面圖。

圖15和圖16是根據(jù)本發(fā)明的改進(jìn)實(shí)施例的示出用于制造半導(dǎo)體fet器件的順序工藝的截面圖。

圖17至圖24是根據(jù)本發(fā)明的另一實(shí)施例的示出用于制造半導(dǎo)體fet器件的順序工藝的示例性截面圖。

具體實(shí)施方式

應(yīng)該理解，以下公開(kāi)內(nèi)容提供了許多用于實(shí)現(xiàn)本發(fā)明的不同特征的不同實(shí)施例或?qū)嵗?。下面描述了組件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā)明。例如，元件的尺寸不限于公開(kāi)的范圍或值，但可能依賴(lài)于工藝條件和/或器件的期望的性質(zhì)。此外，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實(shí)施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實(shí)例。為了簡(jiǎn)單和清楚的目的，各個(gè)部件可以以不同比例任意地繪制。

此外，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空間相對(duì)術(shù)語(yǔ)，以描述如圖所示的一個(gè)元件或部件與另一個(gè)(或另一些)原件或部件的關(guān)系。除了圖中所示的方位外，空間相對(duì)術(shù)語(yǔ)旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，并且本文使用的空間相對(duì)描述符可以同樣地作出相應(yīng)的解釋。此外，術(shù)語(yǔ)“由…制成”可以意味著“包括”或“由…組成”。

圖1至圖10是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出用于制造半導(dǎo)體fet器件的順序工藝的示例性截面圖。應(yīng)該明白，可以在圖1至圖10示出的操作之前、期間和之后提供額外的操作，并且對(duì)于方法的額外實(shí)施例，可以替換或消除以下描述的一些操作。可以互換操作的順序。

在圖1中，提供襯底100并且在襯底100上方形成第一半導(dǎo)體層110。此外，在第一半導(dǎo)體層上方形成第二半導(dǎo)體層120。

例如，襯底100是雜質(zhì)濃度在約1×10¹⁵cm^-3和約1×10¹⁶cm^-3范圍內(nèi)的p-型硅襯底。在其它實(shí)施例中，襯底100是雜質(zhì)濃度在約1×10¹⁵cm^-3和約1×10¹⁶cm^-3范圍內(nèi)的n-型硅襯底。可選地，襯底100可以包括諸如鍺的另一元素半導(dǎo)體；包括iv-iv化合物半導(dǎo)體(諸如sic和sige)、iii-v化合物半導(dǎo)體(諸如gaas、gap、gan、inp、inas、insb、gaasp、algan、alinas、algaas、gainas、gainp和/或gainasp)的化合物半導(dǎo)體；或它們的組合。在一個(gè)實(shí)施例中，襯底100是soi(絕緣體上硅)的硅層。當(dāng)使用soi襯底時(shí)，鰭結(jié)構(gòu)可以突出于soi襯底的硅層或可以突出于soi襯底的絕緣層。在后一種情況下，soi襯底的硅層用于形成鰭結(jié)構(gòu)。襯底100可以包括已經(jīng)合適地?fù)诫s有雜質(zhì)(例如，p-型或n-型導(dǎo)電性)的各個(gè)區(qū)域。例如，摻雜劑是二氟化硼(bf2)、磷和/或砷。在這個(gè)實(shí)施例中，該襯底是硅襯底(晶圓)。

如圖1所示，第一半導(dǎo)體層110外延生長(zhǎng)在襯底100的表面上方，并且第二半導(dǎo)體層120外延生長(zhǎng)在第一半導(dǎo)體層110上方。此外，在第二半導(dǎo)體層120上方形成包括第一層130和第二層140的掩模層。

例如，第一半導(dǎo)體層110是si(1-x)gex，其中，x在約0.1至約0.5的范圍內(nèi)。在一些實(shí)施例中，si(1-x)gex中的x可以在約0.2至約0.4的范圍內(nèi)。在本發(fā)明中，si(1-x)gex可以簡(jiǎn)稱(chēng)為sige。在一些實(shí)施例中，sige第一半導(dǎo)體層110的厚度在約0.5μm至約2μm的范圍內(nèi)。通過(guò)在si襯底100上方生長(zhǎng)相對(duì)較厚的sige層110，可以減小和松弛sige層110中引入的應(yīng)力。在一些實(shí)施例中，sige第一半導(dǎo)體層110的厚度在約1μm至約1.5μm的范圍內(nèi)。在某些實(shí)施例中，ge層或si(1-x)gex(其中，x小于約0.1)可以用作第一半導(dǎo)體層110。在其它實(shí)施例中，iii-v化合物半導(dǎo)體(諸如gaas、gap、gan、inp、inas、insb、gaasp、algan、alinas、algaas、gainas、gainp和/或gainasp)可以用作第一半導(dǎo)體層110。

第一半導(dǎo)體層110可以是摻雜的或可以是未摻雜的。該摻雜可以在第一半導(dǎo)體層110的外延生長(zhǎng)期間實(shí)施或可以通過(guò)離子注入實(shí)施。

例如，第二半導(dǎo)體層120是si或si(1-y)gey，其中，y小于約0.1。在這個(gè)實(shí)施例中，第二半導(dǎo)體層是外延生長(zhǎng)的si。在一些實(shí)施例中，第二半導(dǎo)體層120的厚度在約30nm至約200nm的范圍內(nèi)。在某些實(shí)施例中，第二半導(dǎo)體層120的厚度在約50nm至約150nm的范圍內(nèi)。

例如，在一些實(shí)施例中，掩模層可以包括墊氧化物(例如，氧化硅)層130和氮化硅(sin)掩模層140。在一些實(shí)施例中，墊氧化物層的厚度在約2nm至約15nm的范圍內(nèi)并且氮化硅掩模層的厚度在約10nm至約50nm的范圍內(nèi)。

如圖2所示，將第一半導(dǎo)體層和第二半導(dǎo)體層的堆疊層圖案化成鰭結(jié)構(gòu)。

通過(guò)使用包括光刻和蝕刻的圖案化操作，將掩模層圖案化成掩模圖案150。在一些實(shí)施例中，每個(gè)圖案150的寬度在約5nm至約40nm的范圍內(nèi)，或在其它實(shí)施例中，可以在約10nm至約30nm的范圍內(nèi)。通過(guò)使用掩模圖案150作為蝕刻掩模，通過(guò)使用干蝕刻方法和/或濕蝕刻方法的溝槽蝕刻將第一半導(dǎo)體層和第二半導(dǎo)體層圖案化成鰭結(jié)構(gòu)10和20。如圖2所示，穿過(guò)第二半導(dǎo)體層120并且至第一半導(dǎo)體層的中部實(shí)施溝槽蝕刻。鰭結(jié)構(gòu)110a的底部由第一半導(dǎo)體層制成，并且鰭結(jié)構(gòu)120的上部由第二半導(dǎo)體層制成。

在這個(gè)實(shí)施例中，鰭結(jié)構(gòu)10用于p-型finfet并且鰭結(jié)構(gòu)20用于n-型finfet。雖然在圖2中，鰭結(jié)構(gòu)10和20設(shè)置為彼此鄰近，但是用于p-型finfet的鰭結(jié)構(gòu)10可以設(shè)置為遠(yuǎn)離用于n-型finfet的鰭結(jié)構(gòu)20。此外，鰭結(jié)構(gòu)的數(shù)量不限于一個(gè)(或兩個(gè))。該數(shù)量可以是兩個(gè)或更多。此外，一個(gè)或多個(gè)偽鰭結(jié)構(gòu)可以設(shè)置為鄰近于鰭結(jié)構(gòu)10和/或鰭結(jié)構(gòu)20的兩側(cè)以在圖案化工藝中改進(jìn)圖案保真度。鰭結(jié)構(gòu)10和20延伸在y方向上并且布置在與y方向相交的x方向上。

在一些實(shí)施例中，鰭結(jié)構(gòu)10和鰭結(jié)構(gòu)20的寬度在約5nm至約40nm的范圍內(nèi)，并且在某些實(shí)施例中，可以在約7nm至約15nm的范圍內(nèi)。在一些實(shí)施例中，鰭結(jié)構(gòu)10和20的高度h1在約50nm至約300nm的范圍內(nèi)，并且在其它實(shí)施例中，可以在約100nm至約200nm的范圍內(nèi)。在一些實(shí)施例中，鄰近的鰭結(jié)構(gòu)之間的間隔在約5nm至約80nm的范圍內(nèi)，并且在其它實(shí)施例中，可以在約7nm至約15nm的范圍內(nèi)。第一半導(dǎo)體層110的剩余的厚度h2在約500μm至約800μm的范圍內(nèi)。當(dāng)鰭結(jié)構(gòu)的高度不均勻時(shí)，從鰭結(jié)構(gòu)的底面的高度h1可以從對(duì)應(yīng)于鰭結(jié)構(gòu)的底面的平均水平的平面測(cè)量。類(lèi)似地，h2可以從襯底100的上表面至平面測(cè)量。

此外，雖然在圖2中，鰭結(jié)構(gòu)10和20具有基本垂直的側(cè)壁，在一些實(shí)施例中，鰭結(jié)構(gòu)10和20可以具有錐形形狀，其中，頂部寬度小于底部寬度。如果從頂面至底面的鰭結(jié)構(gòu)10和20的寬度是不均勻的，該寬度可以定義為平均寬度、垂直中點(diǎn)處的寬度或第一半導(dǎo)體層和第二半導(dǎo)體層之間的界面處的寬度。然而，本領(lǐng)域中的技術(shù)人員將意識(shí)到，貫穿描述列舉的尺寸和值僅僅是實(shí)例，并且可以改變以適合不同規(guī)模的集成電路。

如圖3所示，在形成鰭結(jié)構(gòu)之后，形成保護(hù)(覆蓋)層160以覆蓋鰭結(jié)構(gòu)10和20。保護(hù)層160由防止下面的層(第一半導(dǎo)體層)受到氧化的材料制成。在一些實(shí)施例中，保護(hù)層160由氮化硅(sin)、sic、siocn和sicn的一層或多層制成。在一些實(shí)施例中，保護(hù)層160的厚度在約1nm至約10nm的范圍內(nèi)。在某些實(shí)施例中，在一些實(shí)施例中，保護(hù)層160的厚度在約2nm至約5nm的范圍內(nèi)。在這個(gè)實(shí)施例中，sin用作保護(hù)層160。

通過(guò)化學(xué)汽相沉積cvd、等離子體增強(qiáng)化學(xué)汽相沉積(pecvd)、大氣壓化學(xué)汽相沉積(apcvd)、低壓cvd(lpcvd)、高密度等離子體cvd(hdpcvd)和/或原子層沉積(ald)和/或其它合適的工藝形成保護(hù)層160。

在膜形成工藝期間，該襯底溫度在約300℃至500℃的范圍內(nèi)。在一些實(shí)施例中，該襯底溫度可以在350℃至450℃的范圍內(nèi)。通過(guò)在膜形成工藝期間保持相對(duì)低于通常的cvd工藝的襯底溫度，抑制第一半導(dǎo)體層中的鍺擴(kuò)散至第二半導(dǎo)體層是可能的。在一些實(shí)施例中，利用pecvd。

如圖4所示，在形成保護(hù)層160之后，形成犧牲層170，從而使得鰭結(jié)構(gòu)10和20嵌入在犧牲層170內(nèi)。鰭結(jié)構(gòu)10和20可以完全地或部分地嵌入在犧牲層170內(nèi)。在一些實(shí)施例中，犧牲層170由諸如光刻膠層的有機(jī)材料或用于底部抗反射涂層(barc)的材料制成。

之后，如圖5所示，例如，通過(guò)回蝕刻工藝減小犧牲層170的厚度以暴露部分鰭結(jié)構(gòu)。在某些實(shí)施例中，可以在從約0℃至約300℃的范圍內(nèi)的溫度下并且在約1托至約10托的壓力下，通過(guò)使用包括o2以及cf4和chf3的至少一種的等離子體實(shí)施回蝕刻工藝。通過(guò)調(diào)整蝕刻時(shí)間，可以獲得剩余的犧牲層的期望的厚度。在本發(fā)明中，調(diào)整厚度h3至大于第一半導(dǎo)體層110a和第二半導(dǎo)體層120之間的界面的高度的量為d1。在一些實(shí)施例中，距離d1在約5nm至約60nm的范圍內(nèi)，或在其它實(shí)施例中，可以在約20nm至約50nm的范圍內(nèi)。

例如，通過(guò)調(diào)整膜形成條件，而不是回蝕刻厚犧牲層，直接形成具有目標(biāo)厚度的薄犧牲層是可能的。

下一步，如圖6所示，例如，通過(guò)干蝕刻和/或濕蝕刻去除從犧牲層170暴露的保護(hù)層160的上部。在某些實(shí)施例中，也可以在這個(gè)工藝中去除硬掩模圖案150。例如，通過(guò)灰化工藝和/或濕清洗工藝去除剩余的犧牲層170。

之后，如圖7所示，形成隔離絕緣層180。例如，隔離絕緣層180由二氧化硅、sio、sion、siocn或氟摻雜的硅酸鹽玻璃(fsg)或任何合適的介電材料的一層或多層制成。當(dāng)隔離絕緣層180由氧化硅制成時(shí)，例如，氧化硅可以摻雜有硼和/或磷。

在本發(fā)明的一些實(shí)施例中，可以通過(guò)可流動(dòng)cvd(fcvd)形成隔離絕緣層180。在fcvd中，沉積可流動(dòng)介電材料，而不是氧化硅。顧名思義，可流動(dòng)介電材料在沉積期間可以“流動(dòng)”以填充具有高高寬比的間隙或間隔。通常，各種化學(xué)物質(zhì)添加至含硅前體以允許沉積的膜流動(dòng)。在一些實(shí)施例中，添加氮?dú)滏I?？闪鲃?dòng)介電前體(特別地，可流動(dòng)氧化硅前體)的實(shí)例包括硅酸鹽、硅氧烷、甲基倍半硅氧烷(msq)、氫倍半硅氧烷(hsq)、msq/hsq、全氫硅氮烷(tcps)、全氫-聚硅氮烷(psz)、正硅酸乙酯(teos)或甲硅烷基胺(諸如三甲硅烷基胺(tsa))。這些可流動(dòng)氧化硅材料在多個(gè)操作工藝中形成。

在沉積可流動(dòng)膜之后，將可流動(dòng)膜固化并且之后使可流動(dòng)膜退火以去除不期望的元素以形成氧化硅。當(dāng)去除不期望的元素時(shí)，可流動(dòng)膜致密和收縮。在一些實(shí)施例中，實(shí)施多個(gè)退火工藝。使可流動(dòng)膜固化和退火多于一次。

在本發(fā)明中，也將退火溫度調(diào)整至相對(duì)較低的溫度(諸如在約500℃至約800℃的范圍內(nèi))。通過(guò)使用低溫cvd，抑制第一半導(dǎo)體層110(110a)和第二半導(dǎo)體層120之間的ge擴(kuò)散是可能的。

由于鰭結(jié)構(gòu)10和20的底部110a的側(cè)壁由保護(hù)層160覆蓋，因此在用于形成隔離絕緣層180的熱工藝期間，沒(méi)有氧化鰭結(jié)構(gòu)10和20的底部110a。

如圖8所示，例如，通過(guò)化學(xué)機(jī)械拋光(cmp)方法或其它平坦化方法(諸如回蝕刻工藝)去除隔離絕緣層180的上部和掩模圖案150?？梢暂p微地蝕刻鰭結(jié)構(gòu)的上層120的頂部。

下一步，如圖9所示，在n-型finfet區(qū)域的鰭結(jié)構(gòu)20之上的隔離絕緣層180上方形成保護(hù)掩模層200(例如，氮化硅(在一些實(shí)施例中，在約10nm至約50nm范圍內(nèi))的單層或氮化硅(在一些實(shí)施例中，在約10nm至約50nm范圍內(nèi))和氧化硅(在一些實(shí)施例中，在約5nm至約50nm范圍內(nèi))的雙層)。保護(hù)硬掩模層200保護(hù)鰭結(jié)構(gòu)20免受對(duì)p-型finfet的鰭結(jié)構(gòu)10實(shí)施的隨后工藝的損壞。

通過(guò)干蝕刻和/或濕蝕刻，部分地去除由鰭結(jié)構(gòu)10的第二半導(dǎo)體層120制成的上部，從而形成開(kāi)口190并且剩余的第二半導(dǎo)體層125?？梢酝ㄟ^(guò)干蝕刻和/或濕蝕刻實(shí)施第二半導(dǎo)體層120的蝕刻。

在一些實(shí)施例中，剩余的第二半導(dǎo)體層125的厚度d2在約5nm至約50nm的范圍內(nèi)，或在其它實(shí)施例中，可以在約5nm至約25nm的范圍內(nèi)。通過(guò)調(diào)整蝕刻時(shí)間和/或條件，可以獲得剩余的第二半導(dǎo)體層125的期望的厚度。在一些實(shí)施例中，保護(hù)層160的上端和剩余的第二半導(dǎo)體層125的上表面之間的距離d3在約5nm至約20nm的范圍內(nèi)，或在其它實(shí)施例中，在約5nm至約10nm的范圍內(nèi)。

之后，如圖10所示，在剩余的第二半導(dǎo)體層125的上表面上外延生長(zhǎng)第三半導(dǎo)體層210以填充開(kāi)口190。第三半導(dǎo)體層可以是ge或si(1-z)gez，其中，z大于第一半導(dǎo)體層110(si(1-x)gex)的x。在一些實(shí)施例中，z等于或大于約0.5，并且在其它實(shí)施例中，可以在約0.5至約0.75的范圍內(nèi)。如圖10所示，也在隔離絕緣層180的上表面之上形成第三半導(dǎo)體層210。

在形成第三半導(dǎo)體層210之后，通過(guò)諸如cmp的平坦化操作去除隔離絕緣層180的上表面之上形成的保護(hù)硬掩模層200和部分第三半導(dǎo)體層210。

之后，如圖11所示，例如，通過(guò)回蝕刻工藝去除(凹進(jìn))隔離絕緣層180的上部，從而使得從隔離絕緣層180暴露第二半導(dǎo)體層120的上部和第三半導(dǎo)體210的上部。使隔離絕緣層180凹進(jìn)程度為使隔離絕緣層180的上表面變成與保護(hù)層160的上端基本相同的高度?？梢允褂酶晌g刻或濕蝕刻實(shí)施回蝕刻工藝。通過(guò)調(diào)整蝕刻時(shí)間，可以獲得剩余的隔離絕緣層180的期望的厚度。在一些實(shí)施例中，隔離絕緣層180的上表面可以位于保護(hù)層160的上端之下，或保護(hù)層160的上端之上。

第二半導(dǎo)體層120的暴露的上部變成用于n-型finfet的溝道區(qū)域120a并且第三半導(dǎo)體鰭210的暴露的上部變成用于p-型finfet的溝道區(qū)域210a。在一些實(shí)施例中，暴露的上部的高度d4在約20nm至約80nm的范圍內(nèi)，并且在其它實(shí)施例中，可以在約30nm至約60nm的范圍內(nèi)。

在圖11中，剩余的第二半導(dǎo)體層125沒(méi)有從隔離絕緣層180暴露，并且溝道區(qū)域的底部嵌入在隔離絕緣層180內(nèi)。

下一步，在圖12中，在部分溝道區(qū)域120a和210a上方形成柵極結(jié)構(gòu)。在隔離絕緣層180和溝道區(qū)域120a和210a上方形成柵極介電材料和柵電極材料，并且之后實(shí)施圖案化操作以獲得包括柵電極層230和柵極介電層220的柵極結(jié)構(gòu)。柵電極層230由一種或多種導(dǎo)電材料(諸如多晶硅、al、cu、w、ti、ta、tin、tial、tialn、tan、nisi、cosi、其它導(dǎo)電材料)制成?？梢允褂弥T如ald、cvd、pvd、鍍或它們的組合的合適的工藝形成用于柵電極層230的電極層。

柵極介電層220包括氧化硅、氮化硅、氮氧化硅或高k電介質(zhì)的一層或多層。高k電介質(zhì)可以包括金屬氧化物。用于高k電介質(zhì)的金屬氧化物的實(shí)例包括li、be、mg、ca、sr、sc、y、zr、hf、al、la、ce、pr、nd、sm、eu、gd、tb、dy、ho、er、tm、yb、lu的氧化物和/或它們的混合物。高k介電材料的實(shí)例包括hfo2、hfsio、hfsion、hftao、hftio、hfzro、氧化鋯、氧化鋁、氧化鈦、二氧化鉿-氧化鋁(hfo2-al2o3)合金、其它合適的高k介電材料和/或它們的組合。可以使用諸如原子層沉積(ald)、化學(xué)汽相沉積(cvd)、物理汽相沉積(pvd)、熱氧化、uv臭氧氧化或它們的組合的合適的操作形成柵極介電層220。柵極介電層220還可以包括界面層(未示出)以減小柵極介電層220和溝道區(qū)域之間的損壞。該界面層可以包括氧化硅。

在一些實(shí)施例中，一個(gè)或多個(gè)功函調(diào)整層(未示出)可以插入在柵極介電層220和柵電極層230之間。功函調(diào)整層可以包括單層或可選地多層結(jié)構(gòu)，諸如具有選擇的功函數(shù)以增強(qiáng)器件性能的金屬層(功函金屬層)、襯墊層、潤(rùn)濕層、粘合層、金屬合金或金屬硅化物的各個(gè)組合。對(duì)于n-溝道finfet，tan、taalc、tin、tic、co、tial、hfti、tisi和tasi的一層或多層可以用作功函調(diào)整層，并且對(duì)于p-溝道finfet，tialc、al、tial、tan、taalc、tin、tic和co的一層或多層可以用作功函調(diào)整層。在一些實(shí)施例中，功函調(diào)整層可以可選地包括多晶硅層?？梢酝ㄟ^(guò)ald、pvd、cvd、電子束蒸發(fā)或其它合適的操作形成功函調(diào)整層。此外，可以使用不同的金屬層分別形成用于n-溝道finfet和p-溝道finfet的功函調(diào)整層。

在圖12中，對(duì)于n-型finfet和p-型finfet，設(shè)置一個(gè)柵極結(jié)構(gòu)。然而，對(duì)于n-型finfet和p-型finfet，可以分別單獨(dú)設(shè)置柵極結(jié)構(gòu)。

圖13是對(duì)應(yīng)于圖12的示例性立體圖，示出圖12的一個(gè)finfet。

在形成柵極結(jié)構(gòu)之后，形成源極和漏極240。在一些實(shí)施例中，可以通過(guò)在未由柵極結(jié)構(gòu)覆蓋的鰭結(jié)構(gòu)的上部上形成硅化物層來(lái)形成源極和漏極240。在其它實(shí)施例中，使未由柵極結(jié)構(gòu)覆蓋的鰭結(jié)構(gòu)的上部凹進(jìn)至隔離絕緣層180的上表面之下，并且在凹進(jìn)的鰭結(jié)構(gòu)上方重新生長(zhǎng)應(yīng)變材料。該應(yīng)變材料可以包括si、sic、sicp、sip、sicp、sige或ge的一層或多層。

圖14a和圖14b是源極/漏極結(jié)構(gòu)的示例性截面圖。在本實(shí)施例中，在p-型finfet中，剩余的第二半導(dǎo)體層125(例如，由si制成)設(shè)置在第一半導(dǎo)體層110和溝道區(qū)域210a之間。如圖14a所示，由于這種結(jié)構(gòu)，即使耗盡區(qū)245在源極/漏極240之下擴(kuò)展，從源極/漏極至第一半導(dǎo)體層110和/或源極和漏極之間也沒(méi)有電流泄漏路徑。相反地，如圖14b所示，在第一半導(dǎo)體層110和溝道區(qū)域210a之間如果沒(méi)有這樣剩余的第二半導(dǎo)體層125(例如，由si制成)，從源極/漏極至第一半導(dǎo)體層110和/或源極和漏極之間將有電流泄漏路徑。

此外，通過(guò)將插入的剩余的第二半導(dǎo)體層125(例如，由si制成)設(shè)置在第一半導(dǎo)體層110(例如，由例如si(1-x)gex制成，其中，x在約0.1至約0.5的范圍內(nèi))和溝道區(qū)域210a(例如，由例如ge或si(1-z)gez制成，其中，z大于第一半導(dǎo)體層110(si(1-x)gex)的x)之間，抑制第一半導(dǎo)體層110和溝道區(qū)域210a之間的ge擴(kuò)散是可能的。此外，通過(guò)減小用于隔離絕緣層80的退火溫度，可以進(jìn)一步抑制ge擴(kuò)散。

在一些實(shí)施例中，在形成第三半導(dǎo)體層210之后的熱操作期間，第一和/或第三半導(dǎo)體層中的ge可以擴(kuò)散至剩余的第二半導(dǎo)體層125。相應(yīng)地，剩余的第二半導(dǎo)體層125可以包含在約10atm％或更少的量的ge。在其它實(shí)施例中，在剩余的第二半導(dǎo)體層125中的ge量可以少于約5atm％。

應(yīng)該明白，finfet器件可以進(jìn)一步經(jīng)受cmos工藝以形成諸如接觸件/通孔、互連金屬層、介電層、鈍化層等的各個(gè)部件。

圖15和圖16是根據(jù)本發(fā)明的改進(jìn)實(shí)施例的示出用于制造半導(dǎo)體fet器件的順序工藝的截面圖。

在上述實(shí)施例的圖9中，部分地蝕刻用于p-型finfet的第二半導(dǎo)體層120并且在開(kāi)口190中剩余第二半導(dǎo)體層120的底部分?？梢酝ㄟ^(guò)干蝕刻和/或濕蝕刻實(shí)施第二半導(dǎo)體層120的蝕刻。

在改進(jìn)的實(shí)施例中，如圖15所示，基本完全地蝕刻用于p-型finfet的第二半導(dǎo)體層120以暴露第一半導(dǎo)體層110a的上表面。之后，如圖16所示，在開(kāi)口190中的第一半導(dǎo)體層110a的暴露的上表面上方形成具有期望厚度d2的第四半導(dǎo)體層125’。例如，第四半導(dǎo)體層125’由si或si(1-y)gey制成，其中，y小于約0.1。在這個(gè)改進(jìn)的實(shí)施例中，用于第四半導(dǎo)體層的材料可以單獨(dú)地從用于n-型finfet中的溝道區(qū)域120a(第二半導(dǎo)體層)的材料中選擇。此外，與部分地蝕刻第二半導(dǎo)體層相比，通過(guò)對(duì)第四半導(dǎo)體層125’使用相對(duì)慢的外延生長(zhǎng)，可以更精確地控制厚度d2。此外，通過(guò)改變?cè)礆怏w在第四半導(dǎo)體層125’上方連續(xù)地形成第三半導(dǎo)體層210是可能的。

圖17至圖24是根據(jù)本發(fā)明的另一實(shí)施例的示出用于制造半導(dǎo)體fet器件的順序工藝的示例性截面圖。應(yīng)該明白，可以在圖17至圖24示出的操作之前、期間和之后提供額外的操作，并且對(duì)于方法的額外實(shí)施例，可以替換或消除以下描述的一些操作?？梢曰Q操作的順序。此外，這個(gè)實(shí)施例的一些部件、材料、結(jié)構(gòu)、工藝和/或操作的可以與關(guān)于圖1至圖16的上述實(shí)施例中的那些基本相同或類(lèi)似，并且可以省略它們?cè)敿?xì)的說(shuō)明。

如圖17所示，在襯底100的表面上方外延生長(zhǎng)第一半導(dǎo)體層110。此外，在第一半導(dǎo)體層110上方形成包括第一層130和第二層140的掩模層。

例如，第一半導(dǎo)體層110是si(1-x)gex，其中，x在約0.1至約0.5的范圍內(nèi)。在一些實(shí)施例中，si(1-x)gex中的x可以在約0.2至約0.4的范圍內(nèi)。在一些實(shí)施例中，sige第一半導(dǎo)體層110的厚度在約0.5μm至約2μm的范圍內(nèi)。通過(guò)在si襯底100上方生長(zhǎng)相對(duì)較厚的sige層110，可以減小和松弛sige層110中引入的應(yīng)力。在一些實(shí)施例中，sige第一半導(dǎo)體層110的厚度在約1μm至約1.5μm的范圍內(nèi)。在某些實(shí)施例中，ge層或si(1-x)gex(其中，x小于約0.1)可以用作第一半導(dǎo)體層110。在其它實(shí)施例中，iii-v化合物半導(dǎo)體(諸如gaas、gap、gan、inp、inas、insb、gaasp、algan、alinas、algaas、gainas、gainp和/或gainasp)可以用作第一半導(dǎo)體層110。

第一半導(dǎo)體層110可以是摻雜的或可以是未摻雜的。該摻雜可以在第一半導(dǎo)體層110的外延生長(zhǎng)期間實(shí)施或可以通過(guò)離子注入實(shí)施。

例如，在一些實(shí)施例中，掩模層可以包括墊氧化物(例如，氧化硅)層130和氮化硅(sin)掩模層140。在一些實(shí)施例中，墊氧化物層的厚度在約2nm至約15nm的范圍內(nèi)并且氮化硅掩模層的厚度在約10nm至約50nm的范圍內(nèi)。

如圖18所示，將第一半導(dǎo)體層110圖案化成鰭結(jié)構(gòu)。類(lèi)似于圖2，通過(guò)使用掩模圖案150作為蝕刻掩模，通過(guò)使用干蝕刻方法和/或濕蝕刻方法的溝槽蝕刻將第一半導(dǎo)體層110圖案化成鰭結(jié)構(gòu)110b(10’和20’)。如圖18所示，實(shí)施溝槽蝕刻至第一半導(dǎo)體層110的中部。鰭結(jié)構(gòu)10’用于p-型finfet的并且鰭結(jié)構(gòu)20’用于n-型finfet。

在一些實(shí)施例中，鰭結(jié)構(gòu)110b的寬度在約5nm至約40nm的范圍內(nèi)，并且在某些實(shí)施例中，可以在約7nm至約15nm的范圍內(nèi)。在一些實(shí)施例中，鰭結(jié)構(gòu)110b的高度h1在約50nm至約300nm的范圍內(nèi)，并且在其它實(shí)施例中，可以在約100nm至約200nm的范圍內(nèi)。在一些實(shí)施例中，鄰近的鰭結(jié)構(gòu)之間的間隔在約5nm至約80nm的范圍內(nèi)，并且在其它實(shí)施例中，可以在約7nm至約15nm的范圍內(nèi)。第一半導(dǎo)體層110的剩余的厚度h2在約500μm至約800μm的范圍內(nèi)。

在形成鰭結(jié)構(gòu)之后，類(lèi)似于圖3，如圖19所示，形成保護(hù)層160以覆蓋鰭結(jié)構(gòu)110b。保護(hù)層160由防止第一半導(dǎo)體層受到氧化的材料制成。在一些實(shí)施例中，保護(hù)層160由氮化硅(sin)、sic、siocn和sicn的一層或多層制成。在一些實(shí)施例中，保護(hù)層160的厚度在約1nm至約10nm的范圍內(nèi)。在某些實(shí)施例中，在一些實(shí)施例中，保護(hù)層160的厚度在約2nm至約5nm的范圍內(nèi)。在這個(gè)實(shí)施例中，sin用作保護(hù)層160。通過(guò)化學(xué)汽相沉積cvd、等離子體增強(qiáng)化學(xué)汽相沉積(pecvd)、大氣壓化學(xué)汽相沉積(apcvd)、低壓cvd(lpcvd)、高密度等離子體cvd(hdpcvd)和/或原子層沉積(ald)和/或其它合適的工藝形成保護(hù)層160。

在膜形成工藝期間，該襯底溫度在約300℃至500℃的范圍內(nèi)。在一些實(shí)施例中，該襯底溫度可以在350℃至450℃的范圍內(nèi)。通過(guò)在膜形成工藝期間保持相對(duì)低于通常的cvd工藝的襯底溫度，抑制第一半導(dǎo)體層中的鍺擴(kuò)散至第二半導(dǎo)體層是可能的。在一些實(shí)施例中，利用pecvd。

在形成保護(hù)層160之后，類(lèi)似于圖4，形成犧牲層170，從而使得鰭結(jié)構(gòu)110b嵌入在犧牲層170內(nèi)。鰭結(jié)構(gòu)110b可以完全地或部分地嵌入在犧牲層170內(nèi)。在一些實(shí)施例中，犧牲層170由諸如光刻膠層的有機(jī)材料或用于底部抗反射涂層(barc)的材料制成。

之后，類(lèi)似于圖5，如圖20所示，例如，通過(guò)回蝕刻工藝減小犧牲層170的厚度以暴露部分鰭結(jié)構(gòu)。在某些實(shí)施例中，可以在從約0℃至約300℃的范圍內(nèi)的溫度下并且在約1托至約10托的壓力下，通過(guò)使用包括o2以及cf4和chf3的至少一種的等離子體實(shí)施回蝕刻工藝。通過(guò)調(diào)整蝕刻時(shí)間，可以獲得剩余的犧牲層的期望的厚度。在本發(fā)明中，在一些實(shí)施例中，厚度h3在約20nm至約80nm的范圍內(nèi)，并且在其它實(shí)施例中，可以在約30nm至約60nm的范圍內(nèi)。

例如，通過(guò)調(diào)整膜形成條件，而不是回蝕刻厚犧牲層，直接形成具有目標(biāo)厚度的薄犧牲層是可能的。

下一步，類(lèi)似于圖6，如圖21所示，例如，通過(guò)干蝕刻和/或濕蝕刻去除從犧牲層170暴露的保護(hù)層160的上部。

之后，類(lèi)似于圖7，形成隔離絕緣層180。例如，隔離絕緣層180由二氧化硅、sio、sion、siocn或氟摻雜的硅酸鹽玻璃(fsg)或任何合適的介電材料的一層或多層制成。當(dāng)隔離絕緣層180由氧化硅制成時(shí)，例如，氧化硅可以摻雜有硼和/或磷。在本發(fā)明的一些實(shí)施例中，可以通過(guò)可流動(dòng)cvd(fcvd)形成隔離絕緣層180。

在沉積可流動(dòng)膜之后，將可流動(dòng)膜固化并且之后使可流動(dòng)膜退火以去除不期望的元素以形成氧化硅。當(dāng)去除不期望的元素時(shí)，可流動(dòng)膜致密和收縮。在一些實(shí)施例中，實(shí)施多個(gè)退火工藝。使可流動(dòng)膜固化和退火多于一次。在本實(shí)施例中，也將退火溫度調(diào)整至相對(duì)較低的溫度(諸如在約500℃至約800℃的范圍內(nèi))。由于鰭結(jié)構(gòu)110b的底部的側(cè)壁由保護(hù)層160覆蓋，因此在用于形成隔離絕緣層180的熱工藝期間，沒(méi)有氧化鰭結(jié)構(gòu)110b的底部。

類(lèi)似于圖8所示，如圖22所示，例如，通過(guò)化學(xué)機(jī)械拋光(cmp)方法或其它平坦化方法(諸如回蝕刻工藝)去除隔離絕緣層180的上部和掩模圖案150。

之后，如圖23所示，使鰭結(jié)構(gòu)110b的上部部分地凹進(jìn)，從而形成開(kāi)口190’?？梢酝ㄟ^(guò)濕蝕刻和/或干蝕刻實(shí)施鰭結(jié)構(gòu)110b的上部的蝕刻。在這個(gè)實(shí)施例中，鰭結(jié)構(gòu)110b的上部蝕刻至深度d1(從保護(hù)層160的上端測(cè)量)。在一些實(shí)施例中，距離d1在約10nm至約60nm的范圍內(nèi)，或在其它實(shí)施例中，可以在約20nm至約50nm的范圍內(nèi).

如圖24所示，在形成開(kāi)口190’之后，在開(kāi)口190’中外延形成第五半導(dǎo)體層120’。例如，第五半導(dǎo)體層120’是si或si(1-y)gey，其中，y小于約0.1。在這個(gè)實(shí)施例中，第二半導(dǎo)體層是si。在一些實(shí)施例中，第五半導(dǎo)體層120’的厚度在約30nm至約200nm的范圍內(nèi)。在某些實(shí)施例中，第五半導(dǎo)體層120’的厚度在約50nm至約150nm的范圍內(nèi)。圖24中所示的產(chǎn)生的結(jié)構(gòu)與圖8中所示的基本相同。

在形成圖24的結(jié)構(gòu)之后，實(shí)施圖9至圖12或圖15至圖16的類(lèi)似的操作以獲得圖12和圖13的結(jié)構(gòu)。應(yīng)該明白，finfet器件可以進(jìn)一步經(jīng)受cmos工藝以形成諸如接觸件/通孔、互連金屬層、介電層、鈍化層等的各個(gè)部件。

此處描述的各個(gè)實(shí)施例或?qū)嵗峁┝顺浆F(xiàn)有技術(shù)的若干優(yōu)勢(shì)。在本發(fā)明的一些實(shí)施例中，在p-型fet中，通過(guò)將插入的剩余的第二半導(dǎo)體層(例如，由si制成)設(shè)置在第一半導(dǎo)體層(例如，由例如si(1-x)gex制成，其中，x在約0.1至約0.5的范圍內(nèi))和溝道區(qū)域(例如，由例如ge或si(1-z)gez制成，其中，z大于第一半導(dǎo)體層(si(1-x)gex)的x)之間，抑制第一半導(dǎo)體層和溝道區(qū)域之間的ge擴(kuò)散是可能的。此外，通過(guò)減小用于隔離絕緣層的退火溫度，可以進(jìn)一步抑制ge擴(kuò)散。此外，抑制源極漏極區(qū)域處的泄漏是可能的。

應(yīng)該明白，不是所有的優(yōu)勢(shì)都有必要已經(jīng)在此處討論，沒(méi)有特定的優(yōu)勢(shì)對(duì)所有實(shí)施例或?qū)嵗际切枰?，并且其它是?shí)施例或?qū)嵗梢蕴峁┎煌膬?yōu)勢(shì)。

根據(jù)本發(fā)明的一個(gè)方面，在用于制造半導(dǎo)體器件的方法中，在襯底上形成第一半導(dǎo)體層。在第一半導(dǎo)體層上形成第二半導(dǎo)體層。通過(guò)圖案化第一半導(dǎo)體層和第二半導(dǎo)體層形成鰭結(jié)構(gòu)。該鰭結(jié)構(gòu)包括由第一半導(dǎo)體層構(gòu)成的底部和由第二半導(dǎo)體層構(gòu)成的上部。在鰭結(jié)構(gòu)的底部分上形成覆蓋層以覆蓋鰭結(jié)構(gòu)的底部的側(cè)壁和鰭結(jié)構(gòu)的上部的側(cè)壁的底部分。在具有覆蓋層的鰭結(jié)構(gòu)上方形成絕緣層，從而使得鰭結(jié)構(gòu)嵌入在絕緣層內(nèi)。去除鰭結(jié)構(gòu)的上部的部分，從而在絕緣層中形成開(kāi)口并且在開(kāi)口的底部中剩余第二半導(dǎo)體層的層。在開(kāi)口中的第二半導(dǎo)體層的剩余的層上形成第三半導(dǎo)體層。使絕緣層凹進(jìn)，從而使得從絕緣層暴露第三半導(dǎo)體層的至少部分。在暴露的第三半導(dǎo)體層上方形成柵極結(jié)構(gòu)。

在上述方法中，其中：所述第一半導(dǎo)體層包括si(1-x)gex，所述第二半導(dǎo)體層包括si(1-y)gey，所述第三半導(dǎo)體層包括ge或si(1-z)gez，以及y小于x，并且z大于y。

在上述方法中，其中：所述第一半導(dǎo)體層包括si(1-x)gex，所述第二半導(dǎo)體層包括si(1-y)gey，所述第三半導(dǎo)體層包括ge或si(1-z)gez，以及y小于x，并且z大于y，x在0.1至0.5的范圍內(nèi)。

在上述方法中，其中：所述第一半導(dǎo)體層包括si(1-x)gex，所述第二半導(dǎo)體層包括si(1-y)gey，所述第三半導(dǎo)體層包括ge或si(1-z)gez，以及y小于x，并且z大于y，y等于零或小于0.1。

在上述方法中，其中：所述第一半導(dǎo)體層包括si(1-x)gex，所述第二半導(dǎo)體層包括si(1-y)gey，所述第三半導(dǎo)體層包括ge或si(1-z)gez，以及y小于x，并且z大于y，y等于零或小于0.1，其中：在所述第一半導(dǎo)體層上形成所述第二半導(dǎo)體層中，si形成為所述第二半導(dǎo)體層，以及在形成所述柵極結(jié)構(gòu)之后，所述第二半導(dǎo)體層的所述剩余的層包含少于10atm％的量的ge。

在上述方法中，其中：所述第一半導(dǎo)體層包括si(1-x)gex，所述第二半導(dǎo)體層包括si(1-y)gey，所述第三半導(dǎo)體層包括ge或si(1-z)gez，以及y小于x，并且z大于y，z等于或大于0.5。

在上述方法中，其中，形成所述覆蓋層包括：在所述鰭結(jié)構(gòu)上方形成覆蓋層材料的毯狀層；形成犧牲層以覆蓋具有所述毯狀層的所述鰭結(jié)構(gòu)的所述底部，從而使得從所述犧牲層暴露具有所述毯狀層的所述鰭結(jié)構(gòu)的所述上部；以及去除從所述犧牲層暴露的所述鰭結(jié)構(gòu)的所述上部上的所述毯狀層。

在上述方法中，其中，所述覆蓋層的上端高于所述第一半導(dǎo)體層和所述第二半導(dǎo)體層之間的界面10nm至60nm。

在上述方法中，其中，所述覆蓋層包括氮化硅。

在上述方法中，其中，通過(guò)化學(xué)汽相沉積和隨后在小于800℃的溫度下退火形成所述絕緣層。

根據(jù)本發(fā)明的另一方面，在用于制造半導(dǎo)體器件的方法中，在襯底上形成第一半導(dǎo)體層。在第一半導(dǎo)體層上形成第二半導(dǎo)體層。通過(guò)圖案化第一半導(dǎo)體層和第二半導(dǎo)體層形成第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)。第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)分別包括由第一半導(dǎo)體層構(gòu)成的底部和由第二半導(dǎo)體層構(gòu)成的上部。在第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)的底部分上形成覆蓋層以覆蓋第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)的底部的側(cè)壁以及第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)的上部的側(cè)壁的底部分。在具有覆蓋層的第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)上方形成絕緣層，從而使得第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)嵌入在絕緣層內(nèi)。去除第一鰭結(jié)構(gòu)的上部的部分，從而在絕緣層中形成開(kāi)口并且在開(kāi)口的底部中剩余第二半導(dǎo)體層的層，同時(shí)保護(hù)第二鰭結(jié)構(gòu)的上部以免被蝕刻。在開(kāi)口中的第二半導(dǎo)體層的剩余的層上形成第三半導(dǎo)體層。使絕緣層凹進(jìn)，從而使得從絕緣層暴露第三半導(dǎo)體層的至少部分以及第二鰭結(jié)構(gòu)的上部的部分。在暴露的第三半導(dǎo)體層上方形成第一柵極結(jié)構(gòu)并且在第二鰭結(jié)構(gòu)的暴露的部分上方形成第二柵極結(jié)構(gòu)。

在上述方法中，其中：所述第一半導(dǎo)體層包括si(1-x)gex，所述第二半導(dǎo)體層包括si(1-y)gey，所述第三半導(dǎo)體層包括ge或si(1-z)gez，以及y小于x，并且z大于y。

在上述方法中，其中：所述第一半導(dǎo)體層包括si(1-x)gex，所述第二半導(dǎo)體層包括si(1-y)gey，所述第三半導(dǎo)體層包括ge或si(1-z)gez，以及y小于x，并且z大于y，其中：x在0.1至0.5的范圍內(nèi)，以及y等于零或小于0.1。

在上述方法中，其中：所述第一半導(dǎo)體層包括si(1-x)gex，所述第二半導(dǎo)體層包括si(1-y)gey，所述第三半導(dǎo)體層包括ge或si(1-z)gez，以及y小于x，并且z大于y，其中：x在0.1至0.5的范圍內(nèi)，以及y等于零或小于0.1，在所述第一半導(dǎo)體層上形成所述第二半導(dǎo)體層中，si形成為所述第二半導(dǎo)體層，以及在形成所述柵極結(jié)構(gòu)之后，所述第二半導(dǎo)體層的所述剩余的層包含少于10atm％的量的ge。

在上述方法中，其中，形成所述覆蓋層包括：在所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)上方形成覆蓋層材料的毯狀層；形成犧牲層以覆蓋具有所述毯狀層的所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的所述底部，從而使得從所述犧牲層暴露具有所述毯狀層的所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的所述上部；以及去除從所述犧牲層暴露的所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的所述上部上的所述毯狀層。

在上述方法中，其中，所述覆蓋層的上端高于所述第一半導(dǎo)體層和所述第二半導(dǎo)體層之間的界面10nm至60nm。

在上述方法中，其中，所述覆蓋層包括氮化硅。

在上述方法中，其中，通過(guò)化學(xué)汽相沉積和隨后在小于800℃的溫度下退火形成所述絕緣層。

根據(jù)本發(fā)明的另一方面，半導(dǎo)體器件包括第一finfet器件。第一finfet器件包括第一鰭結(jié)構(gòu)(延伸在第一方向上并且突出于隔離絕緣層)。第一鰭結(jié)構(gòu)和隔離絕緣層設(shè)置在襯底上方。第一鰭結(jié)構(gòu)包括第一層(由第一半導(dǎo)體材料制成)、設(shè)置在第一層上方的第二層(由第二半導(dǎo)體材料制成)和設(shè)置在第二層上方的第三層(由第三半導(dǎo)體材料制成)。第一finfet還包括設(shè)置在第一鰭結(jié)構(gòu)的底部分上的第一覆蓋層以覆蓋第一鰭結(jié)構(gòu)的底部的側(cè)壁和第一鰭結(jié)構(gòu)的上部的側(cè)壁的底部分。第一finfet還包括包括柵電極層和柵極介電層的第一柵極堆疊件(覆蓋第一鰭結(jié)構(gòu)的部分并且延伸在垂直于第一方向的第二方向上)。第三層用作第一finfet的溝道區(qū)域。第一半導(dǎo)體材料包括si(1-x)gex，第二半導(dǎo)體材料包括si(1-y)gey并且第三半導(dǎo)體材料包括ge或si(1-z)gez，其中，y小于x，并且z大于y。

在上述半導(dǎo)體器件中，還包括第二鰭式場(chǎng)效應(yīng)晶體管(finfet)，所述第二鰭式場(chǎng)效應(yīng)晶體管(finfet)包括：第二鰭結(jié)構(gòu)，延伸在所述第一方向上并且突出于所述隔離絕緣層，所述第二鰭結(jié)構(gòu)設(shè)置在所述襯底上方，所述第二鰭結(jié)構(gòu)包括由所述第一半導(dǎo)體材料制成的第一層和設(shè)置在所述第一層上方的由所述第二半導(dǎo)體材料制成的第二層；第二覆蓋層，設(shè)置在所述第二鰭結(jié)構(gòu)的底部分上，以覆蓋所述第二鰭結(jié)構(gòu)的底部的側(cè)壁和所述第二鰭結(jié)構(gòu)的上部的側(cè)壁的底部分；第二柵極堆疊件，包括柵電極層和柵極介電層，覆蓋所述第二鰭結(jié)構(gòu)的部分并且延伸在垂直于所述第一方向的所述第二方向上，其中，所述第二層用作所述第二鰭式場(chǎng)效應(yīng)晶體管(finfet)的溝道區(qū)域。

上面概述了若干實(shí)施例的特征，使得本領(lǐng)域人員可以更好地理解本發(fā)明的方面。本領(lǐng)域人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來(lái)設(shè)計(jì)或修改用于實(shí)施與本人所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢(shì)的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識(shí)到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，本文中他們可以做出多種變化、替換以及改變。