本發(fā)明涉及半導(dǎo)體集成電路領(lǐng)域，特別是涉及一種帶ESD的溝槽型MOSFET器件，本發(fā)明還涉及該器件的制造方法。

背景技術(shù)：

功率MOSFET是將微電子技術(shù)和電力電子技術(shù)融合起來(lái)的新一代功率半導(dǎo)體器件。因其具有輸入阻抗高、開關(guān)速度快、輸出電流大和熱穩(wěn)定性好、安全工作區(qū)寬等優(yōu)點(diǎn)，在電子設(shè)備中得到廣泛應(yīng)用。低壓溝槽MOSFET器件的工作方式不同于一般電路的工作情況，器件既要防止靜電造成柵氧化層105的擊穿，同時(shí)還要防止應(yīng)用系統(tǒng)產(chǎn)生的過(guò)電壓施加到功率MOSFET的柵極上，帶來(lái)功率器件的損壞。因此，功率MOSFET的器件還需努力提高功率MOSFET的抗靜電能力和抗過(guò)電壓能力。和普通MOSFET相比，帶ESD的溝槽型MOSFET由于植入了ESD保護(hù)結(jié)構(gòu)，使其抗ESD能力相比普通MOSFET顯著提高。

隨著對(duì)ESD失效機(jī)理不斷的深入研究，各種ESD保護(hù)結(jié)構(gòu)也跟著出現(xiàn)，圖1示出了現(xiàn)有技術(shù)的帶ESD的溝槽型MOSFET器件結(jié)構(gòu)圖。該器件為PMOS，ESD保護(hù)二極管為PNP結(jié)構(gòu)的齊納二極管。該結(jié)構(gòu)存在一個(gè)寄生PMOS管，其中N body為柵極；ESD兩段P型摻雜區(qū)分別為源極和漏極；當(dāng)A加正壓、B加付壓時(shí)，寄生管截止，這時(shí)可以正常測(cè)量IGSS(Gate正向漏電)；當(dāng)A加付壓、B加正壓，且A和B兩段壓降大于寄生管VTH時(shí)，寄生PMOS管道通，表現(xiàn)為IGSSR(Gate反向漏電)失效。

如圖2示出了該器件的I-V特性分析圖。如圖所示，部分帶ESD的溝槽型MOSFET lot會(huì)有IGSSR(Gate反向漏電)失效，而IGSS(Gate正向漏電)是好的。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明要解決的技術(shù)問(wèn)題在于，要設(shè)計(jì)一種帶ESD的溝槽型MOSFET，減少IGSSR(Gate反向漏電)失效率。

為了解決上述技術(shù)問(wèn)題，本發(fā)明的提供了一種帶ESD的溝槽型MOSFET器件包括ESD多晶硅以及位于ESD多晶硅下方的氧化膜層，所述氧化膜層的厚度加厚至避免寄生PMOS管開啟。

優(yōu)選地，通過(guò)LOCOS工藝使ESD多晶硅下方氧化膜層加厚。

優(yōu)選地，所述LOCOS的寬度要大于ESD多晶硅的寬度。

優(yōu)選地，所述器件為PMOS管。

優(yōu)選地，所述器件為NMOS管。

優(yōu)選地，所述ESD結(jié)構(gòu)為PNP或PNPNP或PNPNPNP結(jié)構(gòu)，其中串聯(lián)PN結(jié)個(gè)數(shù)取決于ESD擊穿電壓需求。

優(yōu)選地，所述氧化膜層厚度為

一種制造如權(quán)利要求1至7中之一所述的帶ESD的溝槽型MOSFET器件的方法，其特征在于，包括如下步驟：

步驟一，在硅襯底上淀積一層氧化硅，再淀積一層氮化硅；

步驟二，在硅襯底上利用LOCOS光刻工藝進(jìn)行光刻，再進(jìn)行氮化硅刻蝕，然后進(jìn)行光刻膠剝離；

步驟三，對(duì)場(chǎng)區(qū)氧化，再進(jìn)行氮化硅剝離；

步驟四，在硅襯底上形成溝槽；

步驟五，生長(zhǎng)柵氧，淀積多晶硅并回刻到柵氧層；

步驟六，ESD多晶硅淀積ESD離子注入；

步驟七，ESD多晶硅光刻和刻蝕；

步驟八，去膠，離子注入；

步驟九，body光刻，注入，去膠，離子注入；

步驟十，Source光刻，注入，去膠，離子注入。

優(yōu)選地,其特征在于，在步驟二中，在硅襯底上利用LOCOS光刻工藝使ESD多晶硅下方氧化膜加厚至避免寄生PMOS管開啟。

附圖說(shuō)明

圖1是現(xiàn)有技術(shù)的帶ESD的溝槽型MOSFET器件結(jié)構(gòu)圖。

圖2是現(xiàn)有技術(shù)的帶ESD的溝槽型MOSFET器件I-V特性分析圖。

圖3是本發(fā)明的帶ESD的溝槽型MOSFET器件一較佳實(shí)施例的結(jié)構(gòu)圖。

圖4-9是本發(fā)明的帶ESD的溝槽型MOSFET器件工藝步驟示意圖。

圖10是本發(fā)明的帶ESD的溝槽型MOSFET器件工藝流程圖。

附圖標(biāo)記說(shuō)明

100 硅襯底 101 ESD多晶硅

102 P+區(qū)源極 103 N型體區(qū)

105 柵氧化層 106 柵極多晶硅

107 場(chǎng)區(qū)氧化 108 氧化層

109 氮化硅層

具體實(shí)施方式

為對(duì)本發(fā)明的技術(shù)內(nèi)容、特點(diǎn)與功效有更具體的了解，現(xiàn)結(jié)合附圖，詳述如下：

如圖3示出了本發(fā)明的帶ESD的溝槽型MOSFET器件的一較佳實(shí)施例。圖中的帶ESD的溝槽型MOSFET器件為一PMOS管。

如圖所示，該P(yáng)MOS管在P型硅襯底100上形成有氧化膜。較佳地，所述氧化膜厚度的范圍是最佳為由于氧化膜上形成有ESD多晶硅101,該ESD保護(hù)二極管為PNP結(jié)構(gòu)的齊納二極管，該結(jié)構(gòu)存在一個(gè)寄生PMOS管，而本發(fā)明中使氧化膜層的厚度加厚，因此可以避免寄生PMOS管開啟。

較佳地，本發(fā)明的氧化膜加厚是通過(guò)LOCOS工藝來(lái)完成的，在本實(shí)施例中，所述LOCOS的寬度要大于ESD多晶硅101的寬度。上述實(shí)施例是本發(fā)明用于PMOS管，同樣的，本發(fā)明也適用于NMOS管，其和PMOS在結(jié)構(gòu)上完全相像，所不同的是襯底和源漏的摻雜類型。NMOS的工作原理與PMOS的工作原理相類似。

本發(fā)明還公開一種制造帶ESD的溝槽型MOSFET器件的方法，如圖10所示，包含如下的工藝步驟：

步驟一，如圖4所示，在硅襯底100上淀積一層氧化硅，再淀積一層氮化硅109；

步驟二，如圖5所示，在硅襯底100上利用LOCOS光刻工藝進(jìn)行光刻，再進(jìn)行氮化硅刻蝕，然后進(jìn)行光刻膠剝離；較佳地，在硅襯底100上利用LOCOS光刻工藝使ESD多晶硅101下方氧化膜加厚至避免寄生PMOS管開啟。

步驟三，如圖6所示，對(duì)場(chǎng)區(qū)氧化，再進(jìn)行氮化硅剝離；

步驟四，如圖7所示，在硅襯底100上形成溝槽；

步驟五，如圖7所示，生長(zhǎng)柵氧，淀積多晶硅并回刻到柵氧層；

步驟六，如圖8所示，ESD多晶硅淀積ESD離子注入；具體地，可以將雜質(zhì)元素離化為離子，使其在強(qiáng)電場(chǎng)下加速，獲得較高的能量后直接轟擊到ESD多晶硅中，再經(jīng)過(guò)退火，使雜質(zhì)激活，在ESD多晶硅中形成PNP結(jié)構(gòu)的齊納二極管。

步驟七，如圖8所示，ESD多晶硅光刻和刻蝕；具體地，在ESD多晶硅薄膜的表面涂上一層粘附良好，厚度適當(dāng)、均勻的光刻膠，在一定的溫度下，使膠膜里面的溶劑緩慢的、充分地溢出來(lái)。然后對(duì)涂有光刻膠且進(jìn)行了前烘之后的基片進(jìn)行選擇性的光照，受到光照的膠在顯影液中的溶解性將會(huì)改變。再把曝光后的基片放在顯影液中，將應(yīng)涂去的光刻膠膜溶除干凈。然后用適當(dāng)?shù)母g劑對(duì)未被抗蝕膠膜覆蓋的ESD多晶硅薄膜進(jìn)行刻蝕。

步驟八，如圖8所示，用傳統(tǒng)的方法將經(jīng)過(guò)刻蝕之后還留在表面的膠膜去掉，然后離子注入。

步驟九，如圖9所示，body光刻，注入，去膠，drive in,離子注入；具體地，在body(體區(qū))的表面涂上一層粘附良好，厚度適當(dāng)、均勻的光刻膠，在一定的溫度下，使膠膜里面的溶劑緩慢的、充分地溢出來(lái)。然后對(duì)涂有光刻膠且進(jìn)行了前烘之后的基片進(jìn)行選擇性的光照，受到光照的膠在顯影液中的溶解性將會(huì)改變。再把曝光后的基片放在顯影液中，將應(yīng)涂去的光刻膠膜溶除干凈。然后可以將雜質(zhì)元素離化為離子，使其在強(qiáng)電場(chǎng)下加速，獲得較高的能量后直接轟擊到body(體區(qū))中，再經(jīng)過(guò)退火，使雜質(zhì)激活。然后，可以利用低壓放電產(chǎn)生的等離子體中的離子或游離基與基片發(fā)生化學(xué)反應(yīng)，然后用傳統(tǒng)的方法將經(jīng)過(guò)刻蝕之后還留在表面的膠膜去掉，最后離子注入。

步驟十，如圖9所示，Source光刻，注入，去膠，drive in,離子注入。具體地，在Source(源區(qū))的表面涂上一層粘附良好，厚度適當(dāng)、均勻的光刻膠，在一定的溫度下，使膠膜里面的溶劑緩慢的、充分地溢出來(lái)。然后對(duì)涂有光刻膠且進(jìn)行了前烘之后的基片進(jìn)行選擇性的光照，受到光照的膠在顯影液中的溶解性將會(huì)改變。再把曝光后的基片放在顯影液中，將應(yīng)涂去的光刻膠膜溶除干凈。然后可以將雜質(zhì)元素離化為離子，使其在強(qiáng)電場(chǎng)下加速，獲得較高的能量后直接轟擊到Source(源區(qū))中，再經(jīng)過(guò)退火，使雜質(zhì)激活。然后，可以利用低壓放電產(chǎn)生的等離子體中的離子或游離基與基片發(fā)生化學(xué)反應(yīng)，然后用傳統(tǒng)的方法將經(jīng)過(guò)刻蝕之后還留在表面的膠膜去掉，最后離子注入。

使用本發(fā)明帶ESD的溝槽型MOSFET器件及其制造方法，可以減少IGSSR(Gate反向漏電)失效率，提高產(chǎn)品的良率。

以上已針對(duì)較佳實(shí)施例來(lái)說(shuō)明本發(fā)明，但以上所述僅為使本領(lǐng)域技術(shù)人員易于了解本發(fā)明的內(nèi)容，并非用來(lái)限定本發(fā)明的權(quán)利范圍。在本發(fā)明的相同精神下，本領(lǐng)域技術(shù)人員可以思及各種等效變化。