本發(fā)明的實施例涉及半導體結構及其形成方法。

背景技術：

半導體器件用在諸如計算機、通信、消費類電子產(chǎn)品、汽車和其它的大量電子器件中。半導體器件包括通過在半導體晶圓上方沉積多種類型的薄膜材料以及圖案化薄膜材料以形成集成電路而在半導體晶圓上形成的集成電路(ic)。在ic中最常見的有源元件是包括諸如金屬氧化物半導體(mos)晶體管的平面場效應晶體管(fet)和3d鰭式場效應晶體管(finfet)的晶體管。

在集成電路中，溝槽隔離結構常用于分離和隔離半導體器件中的兩個有源區(qū)。通常通過凹陷襯底、在其中過填充介電材料以及對其實施平坦化工藝形成溝槽隔離結構。然而，精確地控制平坦化深度并且充分地保持溝槽隔離結構和相鄰結構之間的結構穩(wěn)定性依然是個挑戰(zhàn)。

技術實現(xiàn)要素：

本發(fā)明的實施例提供了一種半導體結構，包括：襯底，包括具有第一熱膨脹系數(shù)(cte)的有源區(qū)；溝槽，位于所述有源區(qū)之間；介電層，位于所述溝槽中并且具有第二熱膨脹系數(shù)；以及停止層，與所述介電層相鄰并且具有第三熱膨脹系數(shù)，其中所述第一熱膨脹系數(shù)、第二熱膨脹系數(shù)、和第三熱膨脹系數(shù)是不同的。

本發(fā)明的另一實施例提供了一種半導體結構，包括：襯底，具有位于由所述襯底支撐的鰭之間的溝槽；以及絕緣層，位于所述溝槽中，其中用元素摻雜部分所述絕緣層，其中，在摻雜有所述元素的部分所述絕緣層和所述鰭之間產(chǎn)生結構應力。

本發(fā)明的又一實施例提供了一種用于形成半導體結構的方法，所述方法包括：在由襯底支撐的鰭之間形成溝槽；在所述溝槽中沉積隔離層；用元素摻雜部分所述隔離層以形成摻雜的隔離區(qū)；退火所述摻雜的隔離區(qū)；以及平坦化退火的和摻雜的隔離區(qū)并且根據(jù)沿著所述退火的和摻雜的隔離區(qū)的平坦化深度的所述元素的預定的濃度分布測量所述退火的和摻雜的隔離區(qū)的平坦化深度。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳地理解本發(fā)明的各個方面。應該注意，根據(jù)工業(yè)中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。

圖1示出根據(jù)一些實施例的用于制造finfet半導體結構的實例方法的流程圖。

圖2a至圖2g示出根據(jù)一些實施例的finfet半導體結構在不同制造階段處的各個結構。

圖3示出根據(jù)一些實施例的用于制造平面fet半導體結構的示例性方法的流程圖。

圖4a至圖4e示出根據(jù)一些實施例的平面fet半導體結構在制造的不同階段處的各個結構。

圖5a示出根據(jù)一些實施例的沿著圖2d中的線a-a在半導體結構中的外來元素的濃度分布。

圖5b示出根據(jù)一些實施例的沿著圖4c中的線b-b在半導體結構中的外來元素的濃度分布。

具體實施方式

以下公開內(nèi)容提供了許多用于實現(xiàn)所提供主題的不同特征的不同實施例或?qū)嵗?。下面描述了組件和布置的具體實例以簡化本發(fā)明。當然，這些僅僅是實例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接觸的方式形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發(fā)明可在各個實例中重復參考標號和/或字符。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。

除非本文另有明確說明，單數(shù)形式“一”、“一”和“該”包括復數(shù)形成。因此，參照，例如，導電插頭包括具有兩個或多個這樣的插頭的方面，除非本文另有明確說明。而且，為了便于描述，在此可以使用諸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空間相對術語以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。

隨著晶體管尺寸的減小，與形成晶體管相關的各個部件的尺寸也減小。其中的一個部件是形成在有源區(qū)之間的提供隔離的溝槽隔離結構。眾所周知，隨著部件尺寸按比例縮小，由于開口更小但是溝槽隔離結構的深度并沒有變小，所以溝槽隔離結構的高寬比變得更大。用于退火溝槽隔離結構以去除具有更小的高寬比的溝槽隔離結構的不希望的元素的技術不能用于充分地退火具有高高寬比的先進技術的溝槽隔離結構。

例如，在鰭式場效應晶體管(finfet)中的鰭之間形成溝槽隔離結構之后，隨后對溝槽隔離結構實施的退火工藝可能會引起薄鰭上的結構應力，對鰭產(chǎn)生諸如鰭彎曲或破裂的缺陷。更精確地，在退火工藝期間，溝槽隔離結構的收縮可依據(jù)彼此相鄰的不同組材料引起鰭上的拉伸或壓縮應力，因此可能在半導體結構中產(chǎn)生缺陷。此外，在諸如蝕刻或化學機械拋光(cmp)的平坦化工藝期間，通過諸如蝕刻時間的傳統(tǒng)的蝕刻參數(shù)精確地控制蝕刻深度是困難的。

為了解決由與具有高高寬比的溝槽隔離結構相關的制造工藝產(chǎn)生的問題，阻止上述缺陷產(chǎn)生的一個可選方法是改變例如熱膨脹系數(shù)的隔離溝槽結構的材料特性。眾所周知，在襯底和鰭中使用的硅的cte是約2.5/k，而在介電層中使用的氧化硅的cte是0.5e-6/k。在退火工藝期間，如此大差異的cet可在半導體結構上施加大的結構應力。然而，在本發(fā)明中，通過在溝槽隔離結構中摻雜外來元素(或多種外來元素)以改變它們的cte，可以減小或消除結構應力以保持半導體結構的結構穩(wěn)定性。此外，摻雜入溝槽隔離結構的外來元素的濃度形成了高斯分布，可以通過能量色散x射線光譜(edx)映射來分析和檢測。此外，通過反復調(diào)整摻雜參數(shù)和測量外來元素的濃度，可以形成外來元素的預定的濃度分布。然后，根據(jù)外來元素的預定的濃度分布，在平坦化工藝中測量的外來元素的濃度提供了停止信號以及關于平坦化深度的信息。應當注意，外來元素的預定的濃度分布和在平坦化工藝中測量的外來元素的濃度都沿著摻雜有外來元素的溝槽隔離結構的平坦化深度，換言之，垂直于溝槽隔離結構的頂面。由于平坦化工藝在摻雜有外來元素的溝槽隔離結構處通過接收停止信號或到達預定的平坦化深度時終止，所以摻雜有外來元素的溝槽隔離結構用作停止層。

應當注意，缺陷和平坦化工藝的平坦化深度的精確控制的問題不限于3dfinfet，也針對平面fet以及諸如但不限于管狀的fet、金屬氧化物半導體場效應晶體管(mosfet)、薄膜晶體管(fet)、和雙極互補金屬氧化物半導體(bcmos)器件的基極或發(fā)射極的其它半導體器件。此外，溝槽隔離結構表明在半導體結構中的兩個有源區(qū)之間的結構，不限于淺溝槽隔離(sti)。這里，根據(jù)本發(fā)明示出的實施例使用兩種類型的半導體結構。與3dfinfet相關的方法和工藝在圖1中加以概括，并且參照圖2a至圖2g詳細地討論。另一方面，與平面fet相關的工藝和方法在圖3中加以概括，并且參照圖4a至圖4e詳細地討論。

現(xiàn)在參照圖1，圖1是根據(jù)本發(fā)明的實施例的用于制造finfet結構的示例性流程圖。流程圖僅示出整個制造工藝的相關部分。應當理解，在圖1所示的操作之前、期間和之后可以提供額外的操作，并且對于本方法的額外實施例，可以替代或消除下面描述的一些操作。可以互換操作/工藝的順序。

如圖1所示，提供了控制finfet的鰭彎曲或破裂的實施例方法1000。在步驟1002中，提供了襯底。在步驟1004中，在由襯底支撐的鰭之間形成溝槽。在步驟1006中，在溝槽中沉積介電層。在步驟1008中，用外來元素摻雜介電層。在步驟1010中，實施退火工藝。在步驟1012中，對襯底實施平坦化工藝以暴露鰭，并且測量平坦化深度。在步驟1014中，形成柵極結構。

參照圖1和圖2a，通過提供襯底100從1002開始方法1000。襯底100可以是塊狀硅襯底?？蛇x地，襯底100可以包括諸如晶體結構的硅(si)或鍺(ge)的元素半導體；諸如硅鍺(sige)、碳化硅(sic)、砷化鎵(gaas)、磷化鎵(gap)、磷化銦(inp)、砷化銦(inas)、和/或銻化銦(insb)的化合物半導體；或它們的組合。此外，襯底100也可包括絕緣體上硅(soi)襯底。通常地，soi襯底包括諸如硅(si)、鍺(ge)、硅鍺(sige)、絕緣體上硅鍺(sgoi)或它們的組合的半導體材料層。使用注氧隔離(simox)、晶圓接合和/或其它合適的方法制造soi襯底100?？梢允褂玫钠渌r底包括多層襯底、梯度襯底或混合取向襯底。在實施例中，襯底100是塊狀硅襯底。也就是說，鰭結構(這將在后面討論)物理地連接到襯底100。

參照圖1和圖2b，通過在由襯底100支撐的鰭結構110之間形成溝槽102將方法1000進行到步驟1004。為了形成溝槽102和鰭結構110，首先形成硬掩模130并且隨后通過蝕刻工藝去除未被硬掩模130覆蓋和保護的部分襯底100，因此在兩個溝槽102之間形成鰭結構110。通過諸如但不限于化學汽相沉積(cvd)、等離子體增強化學汽相沉積(pecvd)、低壓化學汽相淀積(lpcvd)或甚至可以可選地利用氧化硅形成和隨后的氮化的合適的工藝沉積硬掩模層(未示出)來形成硬掩模130。此外，硬掩模層(未顯示)可以是諸如二氧化鈦(tio2)、氧化鉭(tao)、氮化硅(sin)、氧化硅(sio2)、碳化硅(sic)、碳氮化硅(sicn)和它們的組合的任何合適的材料。一旦形成，通過形成圖案的合適的光刻工藝圖案化硬掩模層(未示出)。在圖案化中，保留配置為鰭結構110的位于襯底上方的部分硬掩模層以形成硬掩模130，而去除配置為溝槽102的位于部分襯底100上方的硬掩模層的其它部分。在形成硬掩模130之后，實施蝕刻工藝以去除未被硬掩模130覆蓋和保護的部分襯底100，使得在硬掩模130和襯底100之間形成鰭結構110。

在其它實施例中，不使用硬掩模130，可以直接在襯底100上形成光刻膠層(未示出)。繼續(xù)光刻工藝以形成圖案化的光刻膠層(未示出)。然后通過合適的工藝蝕刻光刻膠層以及襯底100以形成鰭結構110。在一些實施例中，襯底100和鰭結構110由相同的材料制成。在一些實施例中，整體地形成襯底100和鰭結構110，襯底100和鰭結構110之間不存在邊界。

參照圖1和圖2c，通過在溝槽102中沉積介電層200將方法1000進行到步驟1006。如圖2c所示，在溝槽102中沉積配置為分離兩個鰭結構110的介電層200。介電層200作為絕緣層或隔離層并且包括諸如但不限于氧化硅(sio2)、氮化硅(sin)、氮氧化硅(sion)、氟摻雜的硅酸鹽玻璃、低k介電材料以及它們的組合的任何合適的絕緣材料。在此使用的，術語“低k電介質(zhì)”是指具有比約3.9(sio2的k值)更小的介電常數(shù)k的材料。介電層200也可以包括諸如但不限于硅酸鹽、硅氧烷、甲基倍半硅氧烷(msq)、氫倍半硅氧烷(hsq)、msq/hsq、硅氮烷(tcps)、全氫聚硅氮烷(psz)、原硅酸四乙酯(teos)或諸如三甲硅烷基胺(tsa)的甲硅烷基胺的可流動材料。此外，可通過諸如但不限于化學汽相沉積(cvd)、常壓化學汽相沉積(apcvd)、低壓化學汽相沉積(lpcvd)、等離子體增強化學汽相沉積(pecvd)、金屬有機化學汽相沉積(mocvd)、可流動化學汽相沉積(fcvd)、物理汽相沉積(pvd)、原子層沉積(ald)、化學溶液沉積、濺射以及它們的組合的任何合適的工藝來形成介電層200。

應當注意，介電層200的不同形貌可能影響后來的離子注入工藝以及摻雜的介電層的形貌，這將詳細提及。在實施例中，介電層200覆蓋鰭結構110的側(cè)壁和硬掩模130的頂面。在另外的實施例中，可以部分地去除介電層200以暴露鰭結構110。還在另外的實施例中，介電層200可以具有與鰭結構110相同的高度。還在另外的實施例中，可以在襯底100上方部分地沉積介電層200以具有比鰭結構110的頂面更低的頂面。

參照圖1和圖2d，通過用外來元素摻雜介電層200將方法1000進行到步驟1008。如圖2d所示，用外來元素摻雜部分介電層200以形成摻雜的介電層220。應當注意，在平坦化工藝期間，摻雜的介電層220用作停止層，這將在后面討論。可以通過諸如但不限于離子注入、等離子體摻雜、激光摻雜以及它們的組合的任何合適的工藝摻雜介電層200。在實施例中，通過離子注入工藝摻雜介電層200。此外，外來元素可以是諸如包括但不限于硼(b)、碳(c)、氮(n)、磷(p)、鍺(ge)以及它們的組合的類金屬元素或非金屬元素的任何合適的元素。應當注意，外來元素可以是單種元素或不同元素的任意組合。此外，摻雜入介電層200的外來元素不應當增強介電層200的電導率。因為配置為分離不同導電部件或有源區(qū)的介電層200的電導率的增加，可以增加電流泄漏和寄生電容從而使半導體結構的性能變差。如上所述，摻雜入介電層200的外來元素對減小退火工藝期間的介電層200和鰭結構110之間的結構應力具有更好的效果，這將在后面詳細討論。

此外，可以通過諸如但不限于離子的種類、注入時間，注入角度以及注入能量的離子注入?yún)?shù)控制摻雜的介電層220的位置和厚度。通過適當?shù)卦O置參數(shù)，可以在期望的位置中形成具有期望的厚度的摻雜的介電層220。此外，可以進行不同種類的外來元素的多個離子注入以獲得具有獨特的特性、位置和厚度的期望的摻雜結構。在實施例中，在與鰭結構110的上部相鄰的介電層200中形成摻雜的介電層220，其中摻雜的介電層220具有與硬掩模130的頂面在相同水平處的頂面。在另外的實施例中，可以在與鰭結構110的下部相鄰的介電層200中形成摻雜的介電層220，其中摻雜的介電層220具有比鰭結構110的頂面更低的頂面。還在另外的實施例中，可以與鰭結構110的中部相鄰形成摻雜的介電層220。還在另外的實施例中，摻雜的介電層220替代整個介電層200。

應當注意，通過離子注入，在摻雜的介電層220中的外來元素形成高斯分布。因此，通過調(diào)整摻雜參數(shù)，可以形成外來元素的預定的濃度分布。此外，可以通過反復調(diào)整摻雜參數(shù)和測量外來元素的濃度來進一步修改外來元素的預定的濃度。根據(jù)預定的濃度，在后續(xù)的平坦化期間的外來元素的測量的濃度可以提供停止信號和與平坦化深度有關的信息，這將在后面討論。

參照圖1和圖2d，通過實施退火工藝將方法1000進行到步驟1010。本領域技術人員應當理解，退火工藝的目的是釋放介電層200的結構應力并且排除來自介電層200的雜質(zhì)。也就是說，前者是重新定位原子的位置以補償或消除材料中的缺陷，而后者則是通過將它們擴散到材料外以去除不期望的元素。特別地，介電層200的沉積工藝可能會引起需要在隨后的制造工藝之前消除的多個缺陷。然而，在介電層200的退火期間，介電層200的收縮將引起相鄰結構(即，鰭結構110)上的結構應力，使得鰭結構110可能是彎曲的或甚至破裂的。然而，在本發(fā)明中，摻雜的介電層220可以具有更接近于鰭結構110的熱膨脹系數(shù)(cte)。因此，在退火工藝期間可以避免諸如鰭彎曲或破裂的鰭結構110的缺陷。例如，在退火工藝期間，通過摻雜的介電層220在鰭結構110上施加的應力在從約0.15gpa至-0.2gpa的范圍，其中正值代表拉伸應力，而負值代表壓縮應力。更具體地，通過摻雜的介電層220在鰭結構110上施加的拉伸應力在從0.01gpa至0.15gpa的范圍，而施加的壓縮應力在從0.01gpa至0.2gpa的范圍。在一些實施例中，同時實施退火工藝和離子注入工藝。在其它實施例中，退火工藝可以包括具有/不具有蒸汽或各種氣體的多種退火工藝。在其它實施例中，可以同時實施退火工藝和上述離子注入工藝。在一些實施例中，可以在平坦化工藝后實施額外的退火工藝。

參照圖1和圖2e至圖2f，通過實施平坦化工藝和測量平坦化深度將方法1000進行到步驟1012。如圖2e所示，通過諸如但不限于濕蝕刻、干蝕刻和化學機械拋光(cmp)的合適的工藝去除圖2d中的介電層200的上部以暴露摻雜的介電層220和硬掩模130。應當理解，圖2e可以代表在整個平坦化工藝期間的特定的階段。為了期望的結構可以繼續(xù)實施后續(xù)的去除工藝。例如，如圖2f所示，去除硬掩模130和部分介電層以暴露鰭結構110和摻雜的介電層220。

此外，在平坦化工藝期間，能量色散x射線光譜(edx)技術同時用于探測摻雜的介電層220中的外來元素的濃度。通過比較從edx探測的外來元素的濃度和外來元素的上述預定的濃度分布，測量平坦化深度并且獲得停止信號。例如，沿著圖2d中的線a-a的外來元素的濃度分布如圖5a所示。如圖5a所示，外來元素的濃度僅出現(xiàn)在摻雜的介電層220中，因此一旦第一次探測到外來元素的濃度，在摻雜的介電層220的頂面處可以終止平坦化工藝。因此，摻雜的介電層220用作為平坦化工藝提供停止信號的停止層。換言之，通過適當?shù)卦O置摻雜參數(shù)以在預定的位置處形成摻雜的介電層220，可以在第一次探測到外來元素的濃度的介電層220的頂面處精確地并且容易地終止平坦化。

此外，通過比較摻雜的介電層220內(nèi)的外來元素的探測濃度和外來元素的預定的濃度分布，可以測量平坦化深度并且可以在摻雜的介電層220中在預定的平坦化深度處終止平坦化工藝。此外，在平坦化工藝期間，可以通過實時edx器件探測到的外來元素的濃度的動態(tài)變化測量平坦化深度的動態(tài)變化。應當注意，如上述在圖2d和步驟1008中的與外來元素相關的描述，上述的探測的濃度和預定的濃度的外來元素不應當限制為特定的外來元素而應當是各種外來元素及其組合。

參照圖1和圖2g，通過形成柵極結構將方法1000進行到步驟1014。在如圖2f所示暴露鰭結構110之后，形成柵極結構300和有源區(qū)340。柵極結構300可以包括柵極介電層(未示出)和柵電極(未示出)，其中柵極介電層形成在鰭結構110上并且環(huán)繞和遵循鰭結構110的輪廓，而柵電極形成在柵極介電層上且不物理連接到鰭結構110。柵極介電層可以包括lao、alo、zro、tio、ta2o5、y2o3、srtio3(sto)、batio3(bto)、bazro、hfzro、hflao、hfsio、lasio、alsio、hftao、hftio、(ba、sr)tio3(bst)、al2o3、si3n4、氮氧化硅(sion)或其它合適的材料。而柵電極可以包括諸如金屬(例如，鉭、鈦、鉬、鎢、鉑、鋁、鉿、釕)、金屬硅化物(例如，硅化鈦、硅化鈷、硅化鎳、硅化鉭)、金屬氮化物(例如，氮化鈦、氮化鉭)、摻雜的多晶硅、其它的導電材料或它們的組合的導電材料。在一些實施例中，通過諸如化學汽相沉積(cvd)的沉積形成柵極介電層和柵電極。

仍參照圖2g，在鰭結構110中形成有源區(qū)340。有源區(qū)340可以包括在柵極結構300的相對側(cè)上的源極/漏極區(qū)(未示出)。在一些實施例中，摻雜區(qū)是輕漏極摻雜(ldd)區(qū)，并且通過注入形成。對于n型finfet，摻雜區(qū)可以包括諸如磷(p)、砷(as)、銻(sb)、鉍(bi)、硒(se)、碲(te)和它們的組合的n型摻雜劑。對于p型finfet，摻雜區(qū)可以包括諸如硼(b)、氟化硼(bf2)和它們的組合的p型摻雜劑。

應當認識到，在實際應用中，圖2g的finfet可以包括若干其它層、結構、部件等。這就是說，圖2g的基礎和實例finfet僅為上下文提供。因此，本發(fā)明不應當限制為圖2g中配置和描述的finfet。

現(xiàn)在參照圖3，圖3是根據(jù)本發(fā)明的實施例的用于制造半導體平面fet結構的示例性流程圖。流程圖僅示出了整個制造工藝的相關部分。應當理解，可以在圖3所示的操作之前、期間和之后提供額外的操作，并且對于方法的額外實施例，以下描述的一些操作可以替代或消除?？梢曰Q操作/工藝的順序。

如圖3所示，提供了控制平面fet中的淺溝槽隔離(sti)彎曲或破裂的實施例方法2000。在步驟2002中，在襯底中形成溝槽。在步驟2004中，在襯底上沉積介電層。在步驟2006中，用元素摻雜介電層。在步驟2008中，實施退火工藝。在步驟2010中，實施平坦化操作并且測量平坦化深度。在步驟2012中，形成柵極結構。

參照圖3和圖4a，從通過在襯底500中形成溝槽502的2002開始方法2000。如圖4a所示，在襯底500上形成硬掩模530并且在襯底500中形成溝槽502。襯底500可以包括硅(si)或與圖2a中的上述襯底100的的材料相似的材料。通過在襯底500上方沉積硬掩模層(未示出)并且然后通過光刻工藝圖案化硬掩模層來形成硬掩模530。隨后通過去除部分襯底500的蝕刻工藝形成溝槽502。工藝的詳細描述參照上述圖2b。

參照圖3和圖4b，通過在襯底500上沉積介電層將方法2000進行到2004。如圖4b所示，通過諸如但不限于沉積工藝的合適的工藝在襯底500上和溝槽502中形成介電層600。工藝和材料的詳細描述參照上述圖2c。在實施例中，溝槽502中的部分介電層600形成淺溝槽隔離(sti)。

參照圖3和圖4c，通過用外來元素(或多種外來元素)摻雜介電層將方法2000進行到2006。如圖4c所示，在溝槽502中的部分介電層600中形成摻雜的介電層620。可以通過與形成圖2d中的上述摻雜的介電層220的工藝(離子注入)相似的工藝形成摻雜的介電層620。此外，注入到摻雜的介電層600以形成摻雜的介電層620的外來元素也類似于摻雜的介電層220的外來元素。應當注意，摻雜的介電層620具有與上述的摻雜的介電層220類似的外來元素的預定的濃度。在實施例中，將溝槽502中的部分介電層600轉(zhuǎn)變成摻雜的介電層620。在其它實施例中，在淺溝槽隔離502的上部、中部和底部處形成摻雜的介電層620。

參照圖3和圖4c，通過實施退火工藝將方法2000進行到2008。退火工藝的詳細描述參照上述圖2d。由于摻雜的介電層620和襯底500之間的更小的cte差異，可以減小施加到襯底上的結構應力以避免半導體襯底中的結構缺陷。在其它實施例中，退火工藝可以包括具有/不具有蒸汽或不同氣體的多種退火工藝。在其它實施例中，可以同時實施退火工藝和上述離子注入工藝。在其它實施中，在平坦化工藝之后可以實施額外的退火工藝。

參照圖3和圖4d，通過實施平坦化工藝和測量平坦化深度將方法2000進行到2010。如圖4d所示，通過諸如cmp或蝕刻的平坦化工藝去除介電層600和硬掩模530。此外，圖5b示出在平坦化工藝期間通過實時edx器件探測到的沿著圖4c中的線b-b的外來元素的濃度。如圖2e至圖2f所述，通過探測外來元素的濃度并且比較該濃度與外來元素的預定的濃度分布，可以獲得停止信號并且可以測量平坦化深度。因此，摻雜的介電層620可以用作平坦化工藝的停止層。

參照圖1和圖4e，從通過形成柵極結構700和有源區(qū)740將方法1000進行到2012。在襯底500中形成有源區(qū)740并且在襯底500上和有源區(qū)740之間形成柵極結構700。柵極結構700可以包括類似于圖2g中的柵極結構300的材料和結構。此外，用于形成柵極結構700的工藝類似于用于形成柵極結構300的工藝。有源區(qū)740可以包括源極/漏極區(qū)(未示出)并且可以通過與圖2g所述的用于形成有源區(qū)340的類似的工藝形成。

應當認識到，在實際應用中，圖4e的平面fet可以包括若干其它層、結構、部件等。也就是說，圖4e的基礎和實例的平面fet僅為上下文提供。因此，本發(fā)明不應當限制為圖4e中配置和描述的平面fet。

如上述，減少或消除finfet中的鰭彎曲和破裂的方法對于提高半導體結構的性能和穩(wěn)定性是非常重要的。眾所周知，在由襯底支撐的鰭之間的介電層的退火工藝期間可產(chǎn)生不期望的結構應力。結構應力可以造成鰭彎曲或破裂，因此，需要用于減小或消除結構應力的方法以阻止鰭彎曲或破裂的發(fā)生。此外，在上述平坦化工藝期間，半導體結構中不存在停止信號或用作停止層的結構以提供更好的平坦化深度的控制。

根據(jù)為了解決在退火工藝期間的上述結構應力問題的實施例公開的方法是用外來元素(或多種外來元素)摻雜位于鰭結構之間的介電層以形成摻雜的介電層。摻雜的介電層可以具有更接近于鰭結構的cte的熱膨脹系數(shù)(cte)，因此可以減小或消除施加到鰭結構上的結構應力以阻止鰭結構彎曲或破裂。此外，通過適當?shù)卦O置離子注入?yún)?shù)以在預定的位置中形成摻雜的介電層，摻雜的介電層形成在預定的位置中并且具有外來元素的預定的濃度分布。在平坦化工藝期間通過edx探測外來元素的濃度并且比較該濃度與外來元素的預定的濃度分布，獲得停止信號并且也測量平坦化深度。因此，摻雜的介電層用作停止層并且可以精確地和容易地在預定平坦化深度處終止平坦化工藝。

根據(jù)本發(fā)明的一些實施例，半導體結構包括具有有源區(qū)的襯底、位于襯底中的溝槽、位于溝槽中的介電層以及與介電層相鄰的停止層。有源區(qū)具有第一熱膨脹系數(shù)(cte)；介電層具有第二cte；以及停止層具有第三cte。第一cte、第二cte和第三cte各不相同。

在上述半導體結構中，其中，所述第三熱膨脹系數(shù)和所述第一熱膨脹系數(shù)之間的差異小于所述第二熱膨脹系數(shù)和所述第一熱膨脹系數(shù)之間的差異。

在上述半導體結構中，其中，所述停止層施加在所述有源區(qū)上的拉伸應力在從0.01gpa至0.15gpa的范圍。

在上述半導體結構中，其中，所述停止層施加在所述有源區(qū)上的壓縮應力在從0.01gpa至0.2gpa的范圍。

在上述半導體結構中，其中，所述停止層包括類金屬、非金屬、或類金屬和非金屬的元素。

在上述半導體結構中，其中，所述停止層包括類金屬、非金屬、或類金屬和非金屬的元素，所述元素選自由b、c、n、p、ge和它們的組合構成的組。

在上述半導體結構中，其中，所述停止層位于所述介電層上方。

在上述半導體結構中，其中，所述停止層嵌入所述介電層中。

根據(jù)本發(fā)明的一些實施例，半導體結構包括襯底、由襯底支撐的鰭、位于鰭之間的溝槽、以及位于溝槽中的隔離層，其中用元素摻雜部分隔離層。鰭和摻雜有元素的部分隔離層之間存在應力。

在上述半導體結構中，其中，所述元素選自由b、c、n、p、ge和它們的組合構成的組。

在上述半導體結構中，其中，所述結構應力是在從0.01gpa至0.15gpa的范圍的拉伸應力。

在上述半導體結構中，其中，所述結構應力是在從0.01gpa至0.2gpa的范圍的壓縮應力。

根據(jù)本發(fā)明的一些實施例，用于形成半導體結構的方法，該方法包括：在由襯底支撐的鰭之間形成溝槽；在溝槽中沉積隔離層；用元素摻雜部分隔離層以形成摻雜的隔離區(qū)；退火摻雜的隔離區(qū)；平坦化退火的和摻雜的隔離區(qū)；以及根據(jù)沿著退火的和摻雜的隔離區(qū)的平坦化深度的元素的預定的濃度分布測量退火的和摻雜的隔離區(qū)的平坦化深度。

在上述方法中，其中，通過離子注入、等離子體摻雜、激光摻雜以及它們的組合實施用所述元素摻雜部分所述隔離層。

在上述方法中，其中，通過離子注入、等離子體摻雜、激光摻雜以及它們的組合實施用所述元素摻雜部分所述隔離層，通過所述離子注入實施用所述元素摻雜部分所述隔離層。

在上述方法中，其中，通過離子注入、等離子體摻雜、激光摻雜以及它們的組合實施用所述元素摻雜部分所述隔離層，通過所述離子注入實施用所述元素摻雜部分所述隔離層，所述元素是類金屬、非金屬或類金屬和非金屬兩者。

在上述方法中，其中，通過離子注入、等離子體摻雜、激光摻雜以及它們的組合實施用所述元素摻雜部分所述隔離層，通過所述離子注入實施用所述元素摻雜部分所述隔離層，所述元素是類金屬、非金屬或類金屬和非金屬兩者，所述元素選自由b、c、n、p、ge和它們的組合構成的組。

在上述方法中，其中，通過化學機械拋光、蝕刻或化學機械拋光和蝕刻兩者實施平坦化。

在上述方法中，其中，通過化學機械拋光、蝕刻或化學機械拋光和蝕刻兩者實施平坦化，所述蝕刻是濕蝕刻、干蝕刻或濕蝕刻和干蝕刻兩者。

在上述方法中，其中，測量所述平坦化深度是比較當平坦化所述退火的和摻雜的隔離區(qū)時通過能量散射x射線光譜(edx)測量的所述元素的濃度和沿著所述退火的和摻雜的隔離區(qū)的所述平坦化深度的所述元素的所述預定的濃度分布。

上面概述了若干實施例的特征，使得本領域技術人員可以更好地理解本發(fā)明的各方面。本領域技術人員應該理解，他們可以容易地使用本發(fā)明作為基礎來設計或修改用于實施與在此所介紹實施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢的其他工藝和結構。本領域技術人員也應該意識到，這種等同構造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，在此他們可以做出多種變化、替換以及改變。