本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種使用倒裝芯片技術(shù)的半導(dǎo)體封裝。

背景技術(shù)：

為了確保電子產(chǎn)品或通信設(shè)備(諸如可穿戴式設(shè)備)的小型化和多功能性，會(huì)要求半導(dǎo)體封裝具有小尺寸，以支持多針連接、高速和高功能。輸入/輸出(I/O)引腳數(shù)的增加再加上對(duì)高性能集成電路(IC)的需求增加，導(dǎo)致了倒裝芯片封裝的發(fā)展。倒裝芯片技術(shù)使用芯片/晶粒上的凸塊以與封裝基板互連，諸如印刷電路板(Printed Circuit Board，PCB)。倒置芯片并正面向下地接合至封裝基板。倒裝芯片技術(shù)實(shí)現(xiàn)了與設(shè)備的高密度互連。

但是，隨著芯片尺寸變小，相應(yīng)地要求PCB的線寬和間距進(jìn)一步縮小。如此，PCB的制造過(guò)程變得更加困難和復(fù)雜。而且PCB需要由適合微小布局的特殊材料制成。相應(yīng)地，難以降低PCB及含該P(yáng)CB的半導(dǎo)體封裝的制造成本。

因此，期望一種使用倒裝芯片技術(shù)并且具有更低制造成本的新的半導(dǎo)體封裝。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明實(shí)施例提供了一種半導(dǎo)體封裝，可以降低其制造成本。

本發(fā)明實(shí)施例提供了一種半導(dǎo)體封裝，包括：基座；多個(gè)第一導(dǎo)電結(jié)構(gòu)；以及半導(dǎo)體元件，通過(guò)該多個(gè)第一導(dǎo)電結(jié)構(gòu)接合至該基座；其中，該半導(dǎo)體元件包括：載體基底；多個(gè)第二導(dǎo)電結(jié)構(gòu)；以及第一半導(dǎo)體主體，通過(guò)該多個(gè)第二導(dǎo)電結(jié)構(gòu)接合至該載體基底；其中，該多個(gè)第一導(dǎo)電結(jié)構(gòu)和該多個(gè)第二導(dǎo)電結(jié)構(gòu)分別設(shè)置在該載體基底的兩相對(duì)表面上；其中，該載體基底及該基座均為該第一半導(dǎo)體主體的扇出結(jié)構(gòu)。

其中，進(jìn)一步包括：多個(gè)第三導(dǎo)電結(jié)構(gòu)，接合在該基座上，并且該多個(gè)第一導(dǎo)電結(jié)構(gòu)和該多個(gè)第三導(dǎo)電結(jié)構(gòu)分別設(shè)置在該基座的兩相對(duì)表面上。

其中，該多個(gè)第一導(dǎo)電結(jié)構(gòu)的尺寸大于該多個(gè)第二導(dǎo)電結(jié)構(gòu)的尺寸且小于該多個(gè)第三導(dǎo)電結(jié)構(gòu)的尺寸。

其中，該多個(gè)第一導(dǎo)電結(jié)構(gòu)之間的間距大于該多個(gè)第二導(dǎo)電結(jié)構(gòu)之間的間距，且小于該多個(gè)第三導(dǎo)電結(jié)構(gòu)之間的間距。

其中，該多個(gè)第三導(dǎo)電結(jié)構(gòu)之間的間距與該多個(gè)第二導(dǎo)電結(jié)構(gòu)之間的間距之比值介于5～9之間，并且該多個(gè)第三導(dǎo)電結(jié)構(gòu)之間的間距與該多個(gè)第一導(dǎo)電結(jié)構(gòu)之間的間距之比值大于1且小于等于3。

其中，該半導(dǎo)體元件進(jìn)一步包括：模塑料，設(shè)置在該載體基底上，并且圍繞該第一半導(dǎo)體主體及該多個(gè)第二導(dǎo)電結(jié)構(gòu)。

其中，進(jìn)一步包括：底膠填充材質(zhì)，設(shè)置在該基座上，并且圍繞該半導(dǎo)體元件及該多個(gè)第一導(dǎo)電結(jié)構(gòu)，以及填充該半導(dǎo)體元件與該基座之間的間隙。

其中，該載體基底的寬度大于該第一半導(dǎo)體主體的寬度，且小于該基座的寬度。

其中，該第一半導(dǎo)體主體為半導(dǎo)體晶粒。

其中，該半導(dǎo)體元件還包括：第二半導(dǎo)體主體，與該第一半導(dǎo)體主體并排設(shè)置在該載體基底上或者堆疊在該第一半導(dǎo)體主體上。

其中，該第一半導(dǎo)體主體使用倒裝芯片方式接合至該載體基底。

其中，當(dāng)該第二半導(dǎo)體主體與該第一半導(dǎo)體主體并排設(shè)置在該載體基底上時(shí)，該第二半導(dǎo)體主體使用倒裝芯片或者線接合方式接合至該載體基底。

其中，當(dāng)該第二半導(dǎo)體主體堆疊在該第一半導(dǎo)體主體上時(shí)，該第二半導(dǎo)體主體使用線接合方式接合至該載體基底。

其中，進(jìn)一步包括：散熱基座，通過(guò)黏合層附著至該基座，并且覆蓋該半導(dǎo)體元件。

其中，進(jìn)一步包括：散熱界面材料，位于該散熱基座與該半導(dǎo)體元件之間。

其中，該載體基底包括：導(dǎo)線，該第二導(dǎo)電結(jié)構(gòu)直接接合在該導(dǎo)線上。

其中，該導(dǎo)線為細(xì)長(zhǎng)形的。

其中，該導(dǎo)線用于攜帶輸入/輸出信號(hào)、接地信號(hào)或電源信號(hào)穿過(guò)該載體基底的至少一部分。

其中，該導(dǎo)線的頂面位于該載體基底面向該半導(dǎo)體主體的表面的上方、下方或者對(duì)齊。

其中，該導(dǎo)線的寬度小于該第一半導(dǎo)體主體上的連接至該第二導(dǎo)電結(jié)構(gòu)的接墊的寬度。

其中，該導(dǎo)線的形狀不同于該第一半導(dǎo)體主體上的連接至該第二導(dǎo)電結(jié)構(gòu)的接墊的形狀。

其中，該第二導(dǎo)電結(jié)構(gòu)包括：焊錫蓋層，直接接觸該導(dǎo)線。

其中，該第二導(dǎo)電結(jié)構(gòu)包括：寬度大于該導(dǎo)線的寬度的銅層和/或?qū)挾却笥谠搶?dǎo)線的寬度的焊錫蓋層。

本發(fā)明實(shí)施例的有益效果是：

本發(fā)明實(shí)施例，半導(dǎo)體主體(例如晶粒)并非直接接合至基座，而先通過(guò)載體基底(作為扇出結(jié)構(gòu))來(lái)使得第一導(dǎo)電結(jié)構(gòu)之間的間距擴(kuò)大，然后再通過(guò)第一導(dǎo)電結(jié)構(gòu)接合至基座，從而使得基座可以無(wú)需采用昂貴的ABF1-2-1基座，而可以采用普通的廉價(jià)基座，從而降低了半導(dǎo)體封裝的制造成本。

附圖說(shuō)明

通過(guò)閱讀接下來(lái)的詳細(xì)描述及參考附圖所做的示例可以更容易地理解本發(fā)明，其中：

圖1-4為本發(fā)明不同實(shí)施例的半導(dǎo)體封裝的剖面示意圖；

圖5A-5E為本發(fā)明實(shí)施例的形成半導(dǎo)體封裝的過(guò)程的各階段的剖面示意圖；

圖6A-6E為本發(fā)明實(shí)施例的形成半導(dǎo)體封裝的過(guò)程的各階段的剖面示意圖；

圖7A為根據(jù)本發(fā)明一些實(shí)施例的半導(dǎo)體封裝的部分透視圖；

圖7B和7C為根據(jù)本發(fā)明一些實(shí)施例的半導(dǎo)體封裝的部分的剖面示意圖；

圖8A～8D為本發(fā)明不同實(shí)施例的半導(dǎo)體封裝的剖面示意圖。

具體實(shí)施方式

以下描述僅是出于說(shuō)明本發(fā)明一般原理的目的，而不應(yīng)視為限制。本發(fā)明的范圍可參考所附的權(quán)利要求來(lái)確定。

參考特定實(shí)施例與參考確定的附圖來(lái)描述本發(fā)明，但是本發(fā)明不限制于此，并且本發(fā)明僅由權(quán)利要求來(lái)限定。描述的附圖僅是示意圖而非限制。在附圖中，出于說(shuō)明目的而夸大了某些元件的尺寸，并且某些元件的尺寸并非按比例繪制。圖中的尺寸和相對(duì)尺寸不對(duì)應(yīng)本發(fā)明實(shí)踐中的真實(shí)尺寸。

圖1-4為本發(fā)明不同實(shí)施例的半導(dǎo)體封裝的剖面示意圖。在一些實(shí)施例中，上述半導(dǎo)體封裝可為倒裝芯片封裝(flip chip package)，該倒裝芯片封裝使用導(dǎo)電結(jié)構(gòu)來(lái)將半導(dǎo)體元件(semiconductor device)連接至基座?？商鎿Q地，上述半導(dǎo)體封裝可為使用接合線技術(shù)的封裝，以將半導(dǎo)體元件連接至基座。

例如，導(dǎo)電結(jié)構(gòu)可為焊料凸塊、銅柱凸塊或者其他合適的導(dǎo)電結(jié)構(gòu)。上述的半導(dǎo)體元件可以為半導(dǎo)體晶粒/芯片或者含有半導(dǎo)體晶粒的半導(dǎo)體封裝。該基座可以為PCB或者另一合適的基底。

圖1顯示本發(fā)明實(shí)施例的半導(dǎo)體封裝500a的剖面示意圖。請(qǐng)參考圖1，上述半導(dǎo)體封裝500a可包括基座200，上述基座200具有元件貼附面(device attach surface)214。在本發(fā)明實(shí)施例中，基座200，例如為印刷電路板(PCB)，可由聚丙烯(polypropylene，PP)或者另一合適的材料來(lái)形成。并且注意基座200可為單一層(single layer)結(jié)構(gòu)或多層(multilayer)結(jié)構(gòu)。

多條導(dǎo)線(conductive trace)202a，內(nèi)嵌于基座200中。在本發(fā)明實(shí)施例中，導(dǎo)線202a可包括信號(hào)線段或接地線段，上述信號(hào)線段或接地線段可用于半導(dǎo)體元件300的輸入/輸出(input/output，I/O)連接，其中半導(dǎo)體元件300直接安裝(mounted)至基座200上。換言之，導(dǎo)線202a攜帶輸入/輸出(I/O)信號(hào)、接地(ground)信號(hào)或電源(power)信號(hào)穿過(guò)基座200的至少一部分。因此，每條導(dǎo)線202a的至少一部分作為基座200的外部連接區(qū)。

在一些實(shí)施例中，導(dǎo)線202a的寬度W1設(shè)計(jì)為大于5μm(微米)，諸如介于10μm～20μm之間。然而，應(yīng)注意導(dǎo)線202a的寬度W1并無(wú)限制。對(duì)于不同的設(shè)計(jì)，如果有需要的話，導(dǎo)線的寬度W1可以小于5μm或者為另一合適的值。在一些實(shí)施例中，導(dǎo)線202a的長(zhǎng)度大于其寬度。因此，導(dǎo)線202a為細(xì)長(zhǎng)的線(elongated lines)或者為條紋(stripe)。

相反地，接墊結(jié)構(gòu)則又短又厚(stout)。例如，接墊結(jié)構(gòu)的寬度大約為100μm或者大于100μm。接墊結(jié)構(gòu)一般為矩形、橢圓形或者多邊形。相應(yīng)地，于同一預(yù)定大小的區(qū)域內(nèi)，接墊結(jié)構(gòu)的面積大于導(dǎo)線202a的面積。另外，導(dǎo)線202a的形狀遠(yuǎn)不同于接墊結(jié)構(gòu)的形狀。應(yīng)注意導(dǎo)線202a和接墊結(jié)構(gòu)在形狀和面積上具有本質(zhì)區(qū)別。

更具體地，由于導(dǎo)線202a為細(xì)長(zhǎng)的并且其寬度遠(yuǎn)小于接墊結(jié)構(gòu)的寬度，因此導(dǎo)線202a比接墊結(jié)構(gòu)承受更小的接合應(yīng)力。由于導(dǎo)線202a比接墊結(jié)構(gòu)更窄，因此在相同區(qū)域內(nèi)，導(dǎo)線202a比接墊結(jié)構(gòu)允許更密集的間距及更多的線路。相反地，導(dǎo)線202a比接墊結(jié)構(gòu)具有更高的I/O密度。每片IC的更多的I/O連接能夠提供更好的設(shè)備性能。更小和更靠近的間隔連接符合小型化的要求。

另外，導(dǎo)線202a比接墊結(jié)構(gòu)，能提供基座200的更好的布局密度，從而降低封裝尺寸和基座200的層數(shù)(如2～4層導(dǎo)電層即可，而不是6層)，進(jìn)而降低了制造成本。應(yīng)注意導(dǎo)線202a在應(yīng)力承受、I/O密度和制造成本上，與接墊結(jié)構(gòu)具有本質(zhì)不同。

半導(dǎo)體元件300可透過(guò)接合工藝用面向基座200的主動(dòng)表面(active surface)而固接于基座200的元件貼附面214上。在本發(fā)明實(shí)施例中，半導(dǎo)體元件300可包括晶粒(die)、無(wú)源元件(passive component)、封裝(package)或晶圓級(jí)封裝(wafer level package)。在本實(shí)施例中，半導(dǎo)體元件300可為倒裝芯片封裝(flip chip package)。半導(dǎo)體元件300的電路設(shè)置于上述主動(dòng)表面上，且導(dǎo)電接墊(conductive pad)304設(shè)置于上述電路的頂部上。上述半導(dǎo)體元件300的上述電路藉由設(shè)置于半導(dǎo)體元件300的主動(dòng)表面上的多個(gè)導(dǎo)電結(jié)構(gòu)222互連至基座200的電路。本發(fā)明實(shí)施例的信號(hào)流向例如可以為：來(lái)自半導(dǎo)體元件300的信號(hào)經(jīng)過(guò)導(dǎo)電結(jié)構(gòu)222直接傳遞至導(dǎo)線202a而不通過(guò)接墊來(lái)傳遞至導(dǎo)線，然后導(dǎo)線202a攜帶該信號(hào)穿過(guò)該基座200的至少部分。

如圖1所示，半導(dǎo)體元件300可包括半導(dǎo)體主體301，位于上述半導(dǎo)體主體301上(overlying)的導(dǎo)電接墊304，以及覆蓋導(dǎo)電接墊304的絕緣層302。在本實(shí)施例中，半導(dǎo)體主體301可包括但并非限制于半導(dǎo)體基板、形成于上述半導(dǎo)體基板的主要表面(main surface)上的電路元件、層間介電層(Inter-Layer Dielectric，ILD)和互連結(jié)構(gòu)。在本發(fā)明實(shí)施例中，上述互連結(jié)構(gòu)可包括多個(gè)金屬層、與金屬層交錯(cuò)堆疊(laminate)的多個(gè)介電層，以及穿過(guò)位于半導(dǎo)體主體301上的該些介電層的多個(gè)介層孔插塞(via)。半導(dǎo)體主體301也可以稱為半導(dǎo)體晶粒。

上述導(dǎo)電接墊304可包括上述互連結(jié)構(gòu)的上述金屬層的最上層金屬層。在一些實(shí)施例中，導(dǎo)電接墊304可以包括但不限于鋁、銅或者他們的合金。在一些實(shí)施例中，絕緣層302可以為單一層結(jié)構(gòu)或多層結(jié)構(gòu)。在一些實(shí)施例中，絕緣層302可包括但并非限制于氮化硅、氧化硅、氮氧化硅、聚酰亞胺(polyimide)或上述任意組合。并且，絕緣層302可具有諸如應(yīng)力緩沖和絕緣等功能。可于絕緣層302中形成多個(gè)開(kāi)口。每一個(gè)開(kāi)口暴露出導(dǎo)電接墊304的至少一部分。導(dǎo)電接墊304在形狀、面積、應(yīng)力耐受、I/O密度和制造成本方面不同于導(dǎo)線202a。

在一些實(shí)施例中，導(dǎo)電結(jié)構(gòu)222可包括導(dǎo)電凸塊結(jié)構(gòu)(例如銅凸塊結(jié)構(gòu)或焊錫凸塊結(jié)構(gòu))、導(dǎo)線結(jié)構(gòu)，或?qū)щ姼嘟Y(jié)構(gòu)(conductive paste structure)。在一些實(shí)施例中，導(dǎo)電結(jié)構(gòu)222可為由金屬堆疊構(gòu)成的銅凸塊結(jié)構(gòu)，上述金屬堆疊包括凸塊下金屬層(under bump metallurgy(UBM)layer)306、銅層216(例如電鍍銅層)、導(dǎo)電緩沖層218和焊錫蓋層(solder cap)220。但是，應(yīng)注意圖1所示的導(dǎo)電結(jié)構(gòu)222僅為示例而不是對(duì)本發(fā)明的限制。

在一些實(shí)施例中，可利用例如濺鍍(sputtering)法或電鍍(plating)法的沉積工藝以及后續(xù)的非等向性蝕刻工藝(anisotropic etching process)，于開(kāi)口中暴露出來(lái)的導(dǎo)電接墊304上形成凸塊下金屬層(UBM layer)306。上述非等向性蝕刻工藝于形成導(dǎo)電柱狀物之后進(jìn)行。凸塊下金屬層306也可延伸于絕緣層302的頂面上。在本實(shí)施例中，凸塊下金屬層306可包括鈦、銅或上述組合。

銅層216(例如電鍍銅層)，可形成于凸塊下金屬層306上。銅層216可以幫助增強(qiáng)導(dǎo)電結(jié)構(gòu)222的機(jī)械強(qiáng)度。絕緣層302中的開(kāi)口可利用銅層216和凸塊下金屬層306來(lái)填充。且位于絕緣層302中的開(kāi)口內(nèi)的銅層216和凸塊下金屬層306可形成導(dǎo)電結(jié)構(gòu)222的集成插塞(integral plug)。銅層216的形成位置(圖未顯示)可利用干膜光阻(dry film photoresist)圖型(pattern)或液態(tài)光阻(liquid photoresist)圖型來(lái)定義。

可透過(guò)電鍍焊錫和圖案化光阻層或透過(guò)網(wǎng)印(screen printing)工藝和后續(xù)的回焊工藝于銅層216上形成焊錫蓋層220。在一些實(shí)施例中，導(dǎo)電結(jié)構(gòu)222(例如為導(dǎo)電柱狀結(jié)構(gòu))可作為導(dǎo)電接墊304的焊點(diǎn)(solder joint)，而導(dǎo)電接墊304用于傳輸形成于其上的半導(dǎo)體元件300的輸入/輸出(I/O)信號(hào)、接地(ground)信號(hào)或電源(power)信號(hào)。

可利用電鍍法于銅層216和焊錫蓋層220之間形成導(dǎo)電緩沖層218。上述導(dǎo)電緩沖層218可作為形成于其上的焊錫蓋層220的種晶層(seed layer)、黏著層(adhesion layer)以及阻障層(barrier layer)。上述的導(dǎo)電緩沖層218可以包括：鎳(Ni)或者另一合適的材料。

在本發(fā)明實(shí)施例中，可于半導(dǎo)體元件300和基座200之間的間隙中導(dǎo)入底膠填充材質(zhì)230。該底膠填充材質(zhì)230圍繞該導(dǎo)電結(jié)構(gòu)222。部分的底膠填充材質(zhì)230可以直接接觸基座200的元件貼附面214。當(dāng)導(dǎo)線202a從基座200的元件貼附面214凹進(jìn)時(shí)，部分的底膠填充材質(zhì)230可以延伸進(jìn)入基座200中。在本發(fā)明實(shí)施例中，底膠填充材質(zhì)或底膠230可包括毛細(xì)填充膠(capillary underfill，CUF)、成型底部填充膠(molded underfill，MUF)、非導(dǎo)電性絕緣膠(nonconductive paste，NCP)、非導(dǎo)電性絕緣膜(nonconductive film，NCF)或上述任意組合。

在本發(fā)明實(shí)施例中，導(dǎo)線具有頂面，上述頂面可位于上述基座的表面的上方、下方或?qū)R上述基座的表面，以改善高密度半導(dǎo)體封裝的繞線能力。如圖1所示，導(dǎo)線202a的頂面212a設(shè)置于上述基座200的元件貼附面214的下方。意即導(dǎo)線202a的底面206a和導(dǎo)線202a的至少一部分側(cè)壁204a設(shè)計(jì)連接至或者直接接觸基座200。在一些實(shí)施例中，導(dǎo)電結(jié)構(gòu)222的焊錫蓋層220設(shè)置為直接觸基座200的元件貼附面214及導(dǎo)線202a的頂面212a。由于導(dǎo)線202a的頂面凹陷于基座200的元件貼附面214內(nèi)，因此導(dǎo)電結(jié)構(gòu)222的焊錫蓋層220延伸進(jìn)入基座200。增加凸塊接合至導(dǎo)線的空間(bump-to-trace space)，且有效地避免凸塊接合至導(dǎo)線的橋接問(wèn)題(the problem of bump-to-trace bridging)。

圖2顯示本發(fā)明另一實(shí)施例的半導(dǎo)體封裝500b的剖面示意圖。上述附圖中的各元件如有與圖1所示相同或相似的部分，則可參考前面的相關(guān)敘述，在此不做重復(fù)說(shuō)明。在本實(shí)施例中，半導(dǎo)體封裝500b包括：內(nèi)嵌于基座200中的導(dǎo)線202b。上述的導(dǎo)線202b可具有頂面212b，上述頂面212b設(shè)計(jì)為對(duì)齊于基座200的元件貼附面214，以改善用于高密度半導(dǎo)體封裝的繞線能力。意即導(dǎo)線202b的底面206b和側(cè)壁204b設(shè)計(jì)為完全連接至基座200。因此，導(dǎo)電結(jié)構(gòu)222的焊錫蓋層220設(shè)置于基座200的元件貼附面214上，且僅直接接觸導(dǎo)線202b的頂面212b。

圖3顯示本發(fā)明又一實(shí)施例的半導(dǎo)體封裝500c的剖面示意圖。上述附圖中的各元件如有與圖1和2所示相同或相似的部分，則可參考前面的相關(guān)敘述，在此不做重復(fù)說(shuō)明。在本實(shí)施例中，半導(dǎo)體封裝500c包括：內(nèi)嵌于基座200中的導(dǎo)線202c。上述的導(dǎo)線202c可具有頂面212c，其設(shè)計(jì)為位于基座200的元件貼附面214的上方，以改善用于高密度半導(dǎo)體封裝的繞線能力。意即導(dǎo)線202c的底面206c和導(dǎo)線202c的僅一部分側(cè)壁204c設(shè)計(jì)為連接至或者直接接觸基座200。在本實(shí)施例中，導(dǎo)電結(jié)構(gòu)222的焊錫蓋層220設(shè)置于基座200的元件貼附面214上，且包裹導(dǎo)線202c的頂面212c和導(dǎo)線202c的部分側(cè)壁204c。

如圖1～3所示，基座200包括：?jiǎn)螌咏Y(jié)構(gòu)?？商鎿Q地，基座可以包括：多層結(jié)構(gòu)。但是，本發(fā)明的實(shí)施例不限制于此。在其他的一些實(shí)施例中，基座200可以包括：多層結(jié)構(gòu)。

圖4顯示本發(fā)明又另一實(shí)施例的半導(dǎo)體封裝500d的剖面示意圖。上述附圖中的各元件如有與圖1-3所示相同或相似的部分，則可參考前面的相關(guān)敘述，在此不做重復(fù)說(shuō)明。在本發(fā)明一些實(shí)施例中，半導(dǎo)體封裝500d包括：內(nèi)嵌于基座200中的導(dǎo)線202d。上述的導(dǎo)線202d可具有頂面212d，上述頂面212d設(shè)計(jì)對(duì)齊于基座200的元件貼附面214，以改善用于高密度半導(dǎo)體封裝的繞線能力。意即導(dǎo)線202d的底面206d和側(cè)壁204d設(shè)計(jì)為連接至基座200。并且，具有開(kāi)口210的絕緣層208設(shè)置于基座200上。上述絕緣層208設(shè)置于基座200的元件貼附面214及導(dǎo)線202d的上方。在本實(shí)施例中，基座200和絕緣層208可一起視為多層基座。

如圖4所示，導(dǎo)線202d從開(kāi)口210中暴露出來(lái)。因此，導(dǎo)電結(jié)構(gòu)222的焊錫蓋層220形成于絕緣層208上并且延伸進(jìn)入開(kāi)口210。如此，焊錫蓋層220通過(guò)開(kāi)口210直接接觸導(dǎo)線202d的頂面212d。應(yīng)注意絕緣層208不需對(duì)齊于導(dǎo)線202d的側(cè)壁204d?？商鎿Q地，絕緣層208可設(shè)計(jì)為位于如圖4所示的導(dǎo)線202d的側(cè)壁204d的外側(cè)或內(nèi)側(cè)。

圖5A-5E為本發(fā)明實(shí)施例的半導(dǎo)體封裝的基座的制造方法的剖面示意圖。圖5A-5E中的各元件如有與圖1-4所示相同或相似的部分，則可參考前面的相關(guān)敘述，在此不做重復(fù)說(shuō)明。圖5A～5E示出了制造兩個(gè)基座200c和200d的方法，其中基座200c和200d類似于半導(dǎo)體封裝500a、500b、500c和500d中的基座200。在一些實(shí)施例中，制造基座200c和200d的方法也可稱為雙側(cè)基座工藝(double-sided base fabricating process)。

如圖5A所示，提供載板400，上述載板400具有導(dǎo)電種晶層(conductive seed layer)402a和導(dǎo)電種晶層402b。在本發(fā)明實(shí)施例中，載板400可包括FR4環(huán)氧玻璃(FR4glass epoxy)或不銹鋼(stainless steel)或者另一合適的材料。并且，導(dǎo)電種晶層402a和導(dǎo)電種晶層402b分別位于載體400的頂面401和底面403上。導(dǎo)電種晶層402a和導(dǎo)電種晶層402b作為種晶層以用于后續(xù)形成的位于上述載板400的頂面401和底面403上的基座的互連導(dǎo)線。在本發(fā)明一實(shí)施例中，導(dǎo)電種晶層402a和導(dǎo)電種晶層402b可包括銅或者另一合適的材料。

接著，如圖5B所示，分別于載板400的頂面401和底面403上形成第一導(dǎo)線404a和404b。第一導(dǎo)線404a和404b的底部分別連接至導(dǎo)電種晶層402a和402b的頂部。在本發(fā)明實(shí)施例中，可利用電鍍工藝(plating process)和非等向性蝕刻工藝形成第一導(dǎo)線404a和404b。上述電鍍工藝和非等向性蝕刻工藝同時(shí)于上述載板400的頂面401和底面403進(jìn)行。在本發(fā)明實(shí)施例中，電鍍工藝可包括有電電鍍工藝(electrical plating process)。

在本發(fā)明實(shí)施例中，第一導(dǎo)線404a和404b可包括銅或者另一合適的材料。在本發(fā)明實(shí)施例中，第一導(dǎo)線404a和404b的寬度可設(shè)計(jì)為大于5μm。然而，應(yīng)注意導(dǎo)線的寬度并無(wú)限制。對(duì)于不同的設(shè)計(jì)，如果有需要的話，導(dǎo)線的寬度可以小于5μm。在本實(shí)施例中，上述非等向性蝕刻工藝可精確地控制第一導(dǎo)線404a和404b的寬度。

接著，如圖5C所示，進(jìn)行堆疊工藝，將第一基座材料層406a和第二基座材料層406b分別堆疊于載板400的頂面401和底面403上。其中第一基座材料層406a和第二基座材料層406b分別覆蓋第一導(dǎo)線404a和404b。在本實(shí)施例中，同時(shí)于上述載板400的頂面401和底面403上進(jìn)行第一基座材料層406a和第二基座材料層406b的堆疊工藝。在本發(fā)明實(shí)施例中，第一基座材料層406a和第二基座材料層406b可包括聚丙烯(polypropylene，PP)或者另一合適的材料。

接著，請(qǐng)?jiān)賲⒖紙D5C，進(jìn)行鉆孔工藝，以形成穿過(guò)第一基座材料層406a和第二基座材料層406b的開(kāi)口(圖未顯示)，以定義后續(xù)形成的介層孔插塞408a和408b的位置。在本發(fā)明實(shí)施例中，上述鉆孔工藝包括激光鉆孔工藝、蝕刻鉆孔工藝或機(jī)械鉆孔工藝。在本實(shí)施例中，上述鉆孔工藝同時(shí)在上述第一基座材料層406a和第二基座材料層406b上進(jìn)行。

接著，進(jìn)行電鍍工藝，以將導(dǎo)電材料填入上述開(kāi)口中，以分別在頂面401和底面403上形成介層孔插塞408a和408b。其中上述介層孔插塞408a和408b分別將第一導(dǎo)線404a和404b互連至后續(xù)形成的第二導(dǎo)線410a和410b。在一些實(shí)施例中，上述電鍍工藝同時(shí)在上述第一基座材料層406a和第二基座材料層406b上進(jìn)行。

接著，請(qǐng)?jiān)賲⒖紙D5C，分別于上述第一基座材料層406a的第一表面412上和第二基座材料層406b的第一表面414上形成多個(gè)第二導(dǎo)線410a～410b。上述第一基座材料層406a的第一表面412和第二基座材料層406b的第一表面414分別遠(yuǎn)離上述載板400的頂面401和底面403?？衫秒婂児に嚭头堑认蛐晕g刻工藝形成第二導(dǎo)線410a和410b。上述電鍍工藝和非等向性蝕刻工藝同時(shí)于上述第一基座材料層406a的第一表面412上和第二基座材料層406b的第一表面414上進(jìn)行。在本發(fā)明實(shí)施例中，電鍍工藝可包括有電電鍍工藝。

在本發(fā)明實(shí)施例中第二導(dǎo)線410a和410b可包括銅。在本發(fā)明實(shí)施例中，第二導(dǎo)線410a和410b的寬度可設(shè)計(jì)為大于5μm。然而，應(yīng)注意導(dǎo)線的寬度并無(wú)限制。對(duì)于不同的設(shè)計(jì)，如果有需要的話，導(dǎo)線的寬度可以小于5μm。在本實(shí)施例中，上述非等向性蝕刻工藝可精確地控制第二導(dǎo)線410a和410b的寬度。

接著，如圖5D和5E所示，將帶有第一導(dǎo)線404a和第二導(dǎo)線410a的第一基座材料層406a以及帶有該第一導(dǎo)線404b和該第二導(dǎo)線410b的第二基座材料層406b分別從如上述載板400的頂面401和底面403分離，以形成彼此分離的基座200c和基座200d。接著，分別從基座200c和基座200d上移除導(dǎo)電種晶層402a和導(dǎo)電種晶層402b。

如圖5D和5E所示，第一導(dǎo)線404a和404b分別對(duì)齊于基座200c的第二表面416和基座200d的第二表面418，其中第二表面416和418分別相對(duì)于第一表面412和414。在本實(shí)施例中，利用雙側(cè)基座工藝(double-sided base fabricating process)，同時(shí)于相對(duì)表面(載體400的頂面401和底面403)上制造基座200c和基座200d。

可對(duì)本發(fā)明實(shí)施例做出各種變形和/或修改。在其他的一些實(shí)施例中，分離如圖5D和5E所示的基座200c和基座200d之后，可選擇性分別于基座200c的第二表面416上和基座200d的第二表面418上形成具有開(kāi)口的保護(hù)層(passivation layer)或絕緣層(圖未示)。在本實(shí)施例中，基座200c/200d和其上的鈍化層或絕緣層可一起視為多層基座(multilayer base)。在本實(shí)施例中，基座200c的第一導(dǎo)線404a或基座200d的第一導(dǎo)線404b從鈍化層或絕緣層的開(kāi)口中暴露出來(lái)。具有開(kāi)口的絕緣層或鈍化層以及第一導(dǎo)線404a/404b可類似于如圖4所示的具有開(kāi)口210的絕緣層208以及導(dǎo)線202d。

圖6A-6E為本發(fā)明另一實(shí)施例的半導(dǎo)體封裝的制造方法的剖面示意圖。上述附圖中的各元件如有與圖1-4、圖5A-5E所示相同或相似的部分，則可參考前面的相關(guān)敘述，在此不做重復(fù)說(shuō)明。圖6E顯示本發(fā)明另一實(shí)施例的半導(dǎo)體封裝500e的剖面示意圖。

如圖6A所示，提供具有頂面451的基座450。接著，如圖6B所示，于上述基座450的頂面451上形成至少一條導(dǎo)線454。在本發(fā)明實(shí)施例中，可利用電鍍工藝和非等向性蝕刻工藝形成導(dǎo)線454。在本發(fā)明實(shí)施例中，電鍍工藝可包括有電電鍍工藝。在本發(fā)明實(shí)施例中，導(dǎo)線454可包括銅或者另一合適的材料。在本發(fā)明實(shí)施例中，導(dǎo)線454的寬度可設(shè)計(jì)大于5μm。然而，應(yīng)注意導(dǎo)線的寬度并無(wú)限制。對(duì)于不同的設(shè)計(jì)，如果有需要的話，導(dǎo)線的寬度可以小于5μm。在本實(shí)施例中，上述非等向性蝕刻工藝可精確地控制導(dǎo)線454的寬度。

接著，如圖6C所示，進(jìn)行堆疊工藝，于上述基座450的頂面451上設(shè)置額外絕緣材料456。并且，上述額外絕緣材料456覆蓋導(dǎo)線454的頂面460和側(cè)壁462。在一些實(shí)施例中，基座450及其上的絕緣層456可一起視為多層基座。

接著，請(qǐng)參考圖6d，進(jìn)行鉆孔工藝，以形成穿過(guò)上述額外絕緣材料456的至少一開(kāi)口458，以定義后續(xù)形成的導(dǎo)電結(jié)構(gòu)的位置，上述導(dǎo)電結(jié)構(gòu)例如可為銅凸塊結(jié)構(gòu)或焊錫凸塊結(jié)構(gòu)。在本發(fā)明實(shí)施例中，上述鉆孔工藝包括激光鉆孔工藝、蝕刻鉆孔工藝或機(jī)械鉆孔工藝。在本實(shí)施例中，導(dǎo)線454的頂面460會(huì)從上述額外絕緣材料456的開(kāi)口458中暴露出來(lái)。

接著，請(qǐng)參考圖6E，進(jìn)行接合工藝，將半導(dǎo)體元件300藉由導(dǎo)電結(jié)構(gòu)222固接于基座450。上述附圖中的半導(dǎo)體元件300和導(dǎo)電結(jié)構(gòu)222的元件如有與圖1-4所示相同或相似的部分，則可參考前面的相關(guān)敘述，在此不做重復(fù)說(shuō)明。進(jìn)行接合工藝之后，導(dǎo)電結(jié)構(gòu)222設(shè)置穿過(guò)上述額外絕緣材料456的開(kāi)口458，且直接接觸至導(dǎo)線454的頂面460。接著，可于半導(dǎo)體元件300和上述額外絕緣材料456之間的間隙中導(dǎo)入底膠填充材質(zhì)230。在本發(fā)明實(shí)施例中，底膠填充材質(zhì)230可包括毛細(xì)底膠填充材質(zhì)(capillary underfill，CUF)、成型底膠填充材質(zhì)(molded underfill，MUF)、非導(dǎo)電性絕緣膠(nonconductive paste，NCP)、非導(dǎo)電性絕緣膜(nonconductive film，NCF)或上述任意組合。最后，上述基座450、上述額外絕緣材料456、上述半導(dǎo)體元件300、上述導(dǎo)線454和上述導(dǎo)電結(jié)構(gòu)222一起形成半導(dǎo)體封裝500e。

本發(fā)明實(shí)施例提供一種半導(dǎo)體封裝。上述半導(dǎo)體封裝設(shè)計(jì)包括內(nèi)嵌于基座(例如為印刷電路板(PCB))中的導(dǎo)線。上述導(dǎo)線具有頂面，上述頂面可位于上述基座的表面的上方、下方或?qū)R上述基座的表面，以改善用于高密度半導(dǎo)體封裝的繞線能力。并且，上述導(dǎo)線的寬度可設(shè)計(jì)大于5μm。再者，上述基座可包括單一層結(jié)構(gòu)或多層結(jié)構(gòu)。本發(fā)明實(shí)施例也提供一種用于半導(dǎo)體封裝的基座的制造方法。在本發(fā)明實(shí)施例中，上述方法可同時(shí)于載板的兩側(cè)制造兩個(gè)基座。并且，導(dǎo)線內(nèi)嵌于上述基座中。再者，可利用電鍍工藝和非等向性蝕刻工藝形成導(dǎo)線，且上述非等向性蝕刻工藝可精確地控制上述導(dǎo)線的寬度。在本發(fā)明另一實(shí)施例中，上述方法可制造包括單一層結(jié)構(gòu)或多層結(jié)構(gòu)的基座，以增加設(shè)計(jì)選擇。

圖7A為根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體封裝的部分的透視圖。圖7B和7C為根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體封裝的部分的剖面示意圖。圖7A～7C所示的半導(dǎo)體封裝的部分可以為半導(dǎo)體封裝500a、500b、500c、500d或500e的一部分。

圖7A～7C所示的導(dǎo)線100為細(xì)長(zhǎng)的線或者條紋。也就是，導(dǎo)線100的長(zhǎng)度遠(yuǎn)大于其寬度。在一些實(shí)施例中，導(dǎo)線100的至少一部分嵌入于基座(未示出)中，諸如基座200，200c或200d。導(dǎo)線100的一部分作為基座的外部連接區(qū)。在一些實(shí)施例中，導(dǎo)線100相同或者相似于導(dǎo)線202a、202b、202c、202d、404a、404b或454，并且出于簡(jiǎn)潔而不再描述。

如圖7A～7C所示，導(dǎo)電結(jié)構(gòu)110設(shè)置在導(dǎo)線100的作為外部連接區(qū)的部分上。在一些實(shí)施例中，導(dǎo)電結(jié)構(gòu)110包括：焊錫蓋層120，導(dǎo)電緩沖層130，銅層140及UBM層150。在一些實(shí)施例中，上述焊錫蓋層120，導(dǎo)電緩沖層130及銅層140的寬度大于導(dǎo)線100的寬度。對(duì)于不同實(shí)施例，可以替換或者移除上述焊錫蓋層120、導(dǎo)電緩沖層130、銅層140和UBM層150中的至少一個(gè)?？梢詫⒘硗獾膶犹砑又翆?dǎo)電結(jié)構(gòu)110。

上述焊錫蓋層120夾在導(dǎo)線100及導(dǎo)電緩沖層130之間。上述銅層140夾在導(dǎo)電緩沖層130和UBM層150之間。在一些實(shí)施例中，上述焊錫蓋層120、導(dǎo)電緩沖層130、銅層140及UBM層150可以分別相同或者類似于焊錫蓋層220、導(dǎo)電緩沖層218、銅層216及UBM層306。相應(yīng)地，出于簡(jiǎn)潔而不再描述。

如圖7A～7C所示，導(dǎo)電結(jié)構(gòu)160設(shè)置在導(dǎo)電結(jié)構(gòu)110上。在一些實(shí)施例中，導(dǎo)電結(jié)構(gòu)160為導(dǎo)電接墊。上述導(dǎo)電接墊可以包含于互連結(jié)構(gòu)或者RDL結(jié)構(gòu)的最上層金屬層中。導(dǎo)電結(jié)構(gòu)160可以相同或者類似于導(dǎo)電接墊304。在一些實(shí)施例中，導(dǎo)電結(jié)構(gòu)160的形狀為矩形或者八邊形，使得導(dǎo)電結(jié)構(gòu)160的長(zhǎng)度大致等于其寬度。在一些實(shí)施例中，導(dǎo)電結(jié)構(gòu)160比導(dǎo)線100短，如圖7B所示。在一些實(shí)施例中，導(dǎo)電結(jié)構(gòu)160比導(dǎo)線100寬，如圖7C所示。在一些實(shí)施例中，導(dǎo)線100的形狀和面積不同于導(dǎo)電結(jié)構(gòu)160。

圖8A～8D為根據(jù)本發(fā)明不同實(shí)施例的半導(dǎo)體封裝之剖面示意圖。如圖8A所示，半導(dǎo)體封裝500f包括：半導(dǎo)體元件300、導(dǎo)電結(jié)構(gòu)650、基座660及導(dǎo)電結(jié)構(gòu)700。上述半導(dǎo)體元件300為封裝并且使用倒裝芯片技術(shù)安置在基座660的元件貼附面614上。如此，半導(dǎo)體元件300經(jīng)由導(dǎo)電結(jié)構(gòu)650和基座660電性連接至導(dǎo)電結(jié)構(gòu)700。在一些實(shí)施例中，半導(dǎo)體元件300可以使用接合工藝(相同于上述提及的接合工藝)安置在基座660的元件貼附面614上。也就是說(shuō)，半導(dǎo)體元件300通過(guò)導(dǎo)電結(jié)構(gòu)650接合至嵌入于基座660中的導(dǎo)線690。

如圖8A所示，半導(dǎo)體元件300包括：半導(dǎo)體主體301、導(dǎo)電結(jié)構(gòu)600、載體基底610及模塑料640。在一些實(shí)施例中，上述半導(dǎo)體主體301可以包括但不限于：半導(dǎo)體層、于該半導(dǎo)體層的主要表面上制造的電路元件、ILD層和互連結(jié)構(gòu)。在一些實(shí)施例中，該互連結(jié)構(gòu)可以包括：導(dǎo)電層、與該導(dǎo)電層交替層壓的介電層、以及多個(gè)穿過(guò)該半導(dǎo)體層上的介電層而形成的介層孔插塞。

在半導(dǎo)體主體301的主動(dòng)面上存在導(dǎo)電接墊304和絕緣層302。半導(dǎo)體主體301的主動(dòng)面面向基座660的元件貼附面614。導(dǎo)電接墊304包含于互連結(jié)構(gòu)中的最上層導(dǎo)電層中。在一些實(shí)施例中，導(dǎo)電接墊304類似或者相同于圖7A～7C所示的導(dǎo)電結(jié)構(gòu)160。在一些實(shí)施例中，導(dǎo)電接墊304可以包括但不限于：鋁、銅或者他們的合金。在一些實(shí)施例中，絕緣層302可以為單層結(jié)構(gòu)或者多層結(jié)構(gòu)。在一些實(shí)施例中，絕緣層302可以包括但不限于：氮化硅、氧化硅、氮氧化硅、聚酰亞胺或者他們的任意組合。于絕緣層302中形成多個(gè)開(kāi)口，以部分地暴露導(dǎo)電接墊304。

導(dǎo)電結(jié)構(gòu)600將導(dǎo)電接墊304連接至載體基底610。每個(gè)導(dǎo)電結(jié)構(gòu)600的頂面直接接觸一個(gè)導(dǎo)電接墊304。導(dǎo)電結(jié)構(gòu)600的底面直接接觸載體基底610中的一條導(dǎo)線。在一些實(shí)施例中，導(dǎo)電結(jié)構(gòu)600為導(dǎo)電凸塊、導(dǎo)電柱、導(dǎo)電膠結(jié)構(gòu)、或者另一合適的導(dǎo)電結(jié)構(gòu)。導(dǎo)電結(jié)構(gòu)600可以包括：焊料、銅或者另一合適的導(dǎo)電材料。在一些實(shí)施例中，導(dǎo)電結(jié)構(gòu)600相同或者類似于圖1～4所示的導(dǎo)電結(jié)構(gòu)222或者圖7A～7C所示的導(dǎo)電結(jié)構(gòu)110。例如，導(dǎo)電結(jié)構(gòu)600可以包括：焊錫蓋層、導(dǎo)電緩沖層、銅層和UBM層。在一些實(shí)施例中，導(dǎo)電結(jié)構(gòu)600的尺寸小于導(dǎo)電結(jié)構(gòu)650的尺寸。在一些實(shí)施例中，導(dǎo)電結(jié)構(gòu)600之間的間距P1小于導(dǎo)電結(jié)構(gòu)650之間的間距P2。

載體基底610也可稱為“基座”，相同或者類似于圖1～4所示的基座200。在一些實(shí)施例中，半導(dǎo)體主體301使用與上述提及的接合工藝相同的接合工藝安置在載體基底610上。也就是說(shuō)，半導(dǎo)體主體301通過(guò)導(dǎo)電結(jié)構(gòu)600接合至嵌入于載體基底610中的導(dǎo)線。如此，導(dǎo)電結(jié)構(gòu)600的底面直接接觸嵌入于載體基底610中的導(dǎo)線，而不接觸接墊結(jié)構(gòu)/部分。

在一些實(shí)施例中，載體基底610可以為RDL結(jié)構(gòu)。載體基底610包括：一條或者多條導(dǎo)線630，設(shè)置在IMD層620中并且被IMD層620圍繞。最上層的導(dǎo)線630電性連接至導(dǎo)電結(jié)構(gòu)600。最底層的導(dǎo)線630電性連接至導(dǎo)電結(jié)構(gòu)650。最上層的導(dǎo)線630相同或者類似于導(dǎo)線202a、202b、202c、202d、404a、404b或454。導(dǎo)線630的至少一部分嵌入于載體基底610中。例如，導(dǎo)線630的底面低于載體基底610的頂面，該頂面面向半導(dǎo)體主體301。另外，導(dǎo)線630的至少下面部分的側(cè)壁埋入于載體基底610中。導(dǎo)線630可以包括：信號(hào)線段或者接地線段。信號(hào)線段或者接地線段用于安置于載體基底610上的半導(dǎo)體主體301的I/O連接。

根據(jù)本發(fā)明實(shí)施例，最頂層的導(dǎo)線630具有頂面，該頂面位于該載體基底610的頂面的上方、下方或者對(duì)齊該載體基底610的頂面。如此，可以顯著地改善高密度半導(dǎo)體封裝的繞線能力。在一些實(shí)施例中，導(dǎo)線630的寬度小于導(dǎo)電接墊304的寬度，類似于圖7A～7C所示的導(dǎo)線100和導(dǎo)電結(jié)構(gòu)160之間的關(guān)系。在一些實(shí)施例中，導(dǎo)線630不包括：接墊結(jié)構(gòu)/部分。導(dǎo)線630在形狀、面積、應(yīng)力承受、I/O密度和制造成本等方面不同于接墊結(jié)構(gòu)。但是，在其他實(shí)施例中，導(dǎo)電結(jié)構(gòu)600可以不直接接合至導(dǎo)線630上，而在載體基底610的頂面上設(shè)置導(dǎo)電接墊(可嵌入于載體基底610中)，然后將導(dǎo)電結(jié)構(gòu)600設(shè)置在該導(dǎo)電接墊上，例如該導(dǎo)電接墊直接接觸導(dǎo)電結(jié)構(gòu)600的底面。另外，將該導(dǎo)線630電性連接至該導(dǎo)電接墊，例如該導(dǎo)線630與該導(dǎo)電接墊可以一體成形。

IMD層620可以包括：多個(gè)次介電(sub-dielectric)層。為了簡(jiǎn)化示意圖，在此中僅繪示了單個(gè)介電層作為示例。在一些實(shí)施例中，IMD層620可以由有機(jī)材料、非有機(jī)村料或者類似物形成，其中有機(jī)材料包括：聚合物基材料，非有機(jī)材料包括：氮化硅(SiNx)、氧化硅(SiOx)、石墨烯或者類似物。在一些實(shí)施例中，IMD層620為高k值介電層(k為介電層的介電常數(shù))。在其他的一些實(shí)施例中，IMD層620可以由光敏材料形成，該光敏材料包括：干膜光阻(dry film photoresist)或者貼膜(taping film)。

如圖8A所示，載體基底610的寬度大于半導(dǎo)體主體301的寬度，并且基座660的寬度大于載體基底610的寬度。如此，半導(dǎo)體主體301的電路通過(guò)大于一次的扇出(即通過(guò)載體基底610和基座660)連接至導(dǎo)電結(jié)構(gòu)700。

模塑料640圍繞半導(dǎo)體主體301及導(dǎo)電結(jié)構(gòu)600。在一些實(shí)施例中，模塑料640直接接觸載體基底610的導(dǎo)線630。在一些實(shí)施例中，模塑料640由諸如環(huán)氧樹(shù)脂、樹(shù)脂、可塑聚合物或者另一合適的模塑材料等非導(dǎo)電材料形成。在一些實(shí)施例中，模塑料640在實(shí)質(zhì)為液體時(shí)應(yīng)用，接著通過(guò)化學(xué)反應(yīng)固化。在其他一些實(shí)施例中，模塑料640為UV(紫外)或者熱固化的聚合物，該聚合物可作為凝膠或者可塑固定來(lái)應(yīng)用，并且接著通過(guò)UV或者熱固化工藝來(lái)固化。模塑料640可以按照模型進(jìn)行固化。

在一些實(shí)施例中，導(dǎo)電結(jié)構(gòu)650可以為導(dǎo)電凸塊、導(dǎo)電柱、導(dǎo)電膏結(jié)構(gòu)、或者另一合適的導(dǎo)電結(jié)構(gòu)。導(dǎo)電結(jié)構(gòu)650可以包括：焊料、銅或者另一合適的導(dǎo)電材料。在一些實(shí)施例中，導(dǎo)電結(jié)構(gòu)650相同或者類似于導(dǎo)電結(jié)構(gòu)110或222。例如，導(dǎo)電結(jié)構(gòu)650可以包括：焊錫蓋層、導(dǎo)電緩沖層、銅層和UBM層。

根據(jù)一些實(shí)施例，基座660為PCB并且可以由含有玻璃纖維的聚丙烯(polypropylene，PP)、環(huán)氧樹(shù)脂、聚酰亞胺、氰酸酯、另一合適的材料或者他們的組合。在一些實(shí)施例中，基座660可以為多層結(jié)構(gòu)，諸如兩層或者四層。圖示的基座660的配置僅為示例并且不是對(duì)本發(fā)明的限制。應(yīng)注意根據(jù)一些實(shí)施例，基座660為非ABF(Ajinomoto Build-Up Film，味之素復(fù)合膜)1-2-1基座。在一些實(shí)施例中，基座660的材料不同于ABF，以便基座660的成本低于ABF1-2-1基座的成本。

基座660也包括：導(dǎo)線670、690和位于導(dǎo)線670與690之間的導(dǎo)電插塞680。導(dǎo)電插塞680和導(dǎo)線670、690攜帶輸入/輸出信號(hào)、接地信號(hào)或電源信號(hào)穿過(guò)基座660的至少部分?；?60上方的導(dǎo)電結(jié)構(gòu)650通過(guò)導(dǎo)線670、690及導(dǎo)電插塞680電性連接至基座660下方的導(dǎo)電結(jié)構(gòu)700。在一些實(shí)施例中，導(dǎo)電插塞680之一夾在導(dǎo)線670之一和導(dǎo)線690之一之間。在其他的一些實(shí)施例中，基座660進(jìn)一步包括：一條或者多條導(dǎo)線，位于導(dǎo)線670及690之間，以及導(dǎo)電插塞680之一穿透基座660中的所有導(dǎo)線。

導(dǎo)電結(jié)構(gòu)700接合至基座660的底面，該底面背向載體基底610并且比基座660的元件貼附面614更遠(yuǎn)離導(dǎo)線690。在一些實(shí)施例中，導(dǎo)電結(jié)構(gòu)700為導(dǎo)電凸塊或者另一合適的導(dǎo)電結(jié)構(gòu)。導(dǎo)電結(jié)構(gòu)700可以包括：焊料或者另一合適的導(dǎo)電材料。在一些實(shí)施例中，導(dǎo)電結(jié)構(gòu)700的尺寸大于導(dǎo)電結(jié)構(gòu)650及600的尺寸。在一些實(shí)施例中，導(dǎo)電結(jié)構(gòu)700之間的間距P3大于導(dǎo)電結(jié)構(gòu)650之間的間距P2。在一些實(shí)施例中，間距P3大于導(dǎo)電結(jié)構(gòu)600之間的間距P1。

在一些實(shí)施例中，間距P3與間距P1之間的比值大于3，諸如大約介于5～9之間。在一些實(shí)施例中，間距P3與間距P2之間的比值大于1并且小于等于3。但是，應(yīng)注意對(duì)于上述比值沒(méi)有限制。對(duì)于不同的設(shè)計(jì)，如果有需求，間距P3與間距P2之間的比值可以大于3。

在一些實(shí)施例中，底膠填充材質(zhì)(諸如如圖1～4所示的底膠填充材質(zhì)230)設(shè)置在半導(dǎo)體元件300與基座660之間的間隙中。該底膠填充材質(zhì)圍繞該導(dǎo)電結(jié)構(gòu)650。

如圖8A所示，該半導(dǎo)體封裝500f另外包括：散熱基座(heat slug)710、黏合層720、以及散熱界面材料(thermal interface material，TIM)730。該散熱基座710通過(guò)該黏合層720附著在基座660的元件貼附面614上。如此，散熱基座710覆蓋半導(dǎo)體元件300。在一些實(shí)施例中，黏合層720直接接觸基座660中的導(dǎo)線690之一。

TIM730位于半導(dǎo)體元件300及散熱基座710之間，以消散來(lái)自半導(dǎo)體元件300的熱量。在一些實(shí)施例中，TIM730夾在半導(dǎo)體主體301的非主動(dòng)面及散熱基座710之間。在其他一些實(shí)施例中，半導(dǎo)體封裝500f不包括：該散熱基座710，該黏合層720和/或該TIM730。

盡管圖8A所示的實(shí)施例提供了含有半導(dǎo)體主體301的封裝，但是本發(fā)明的實(shí)施例不限制于此。圖8B示出了半導(dǎo)體封裝500g，類似于該半導(dǎo)體封裝500f。圖8B與圖8A中，相同的元件使用相同的參考符號(hào)，并且出于簡(jiǎn)潔而不贅述。

如圖8B所示，該半導(dǎo)體元件300包括：多個(gè)半導(dǎo)體主體301。該多個(gè)半導(dǎo)體主體301可以為多個(gè)具有相同或者不同功能的半導(dǎo)體晶粒。該多個(gè)半導(dǎo)體晶粒具有相同或者不同的尺寸。半導(dǎo)體元件300中的半導(dǎo)體晶粒的實(shí)際數(shù)量、功能和尺寸由設(shè)計(jì)要求決定，并且不是限制?？商鎿Q地，半導(dǎo)體主體301之一可以由IPD(Integrated Passive Device，集成無(wú)源元件)、電容、電感、變?nèi)荻O管或者另一合適的無(wú)源元件替換。半導(dǎo)體主體301由模塑料640圍繞。TIM730介于半導(dǎo)體元件300及散熱基座710之間，以消散來(lái)自半導(dǎo)體元件300的熱量。

可以對(duì)本發(fā)明實(shí)施例做出各種變化和/或修改。圖8C示出了半導(dǎo)體封裝500h，類似于該半導(dǎo)體封裝500g。圖8C和圖8A及圖8B中相同的元件，使用相同的參考符號(hào)來(lái)標(biāo)記，并且出于簡(jiǎn)潔而不贅述。

如圖8C所示，倒置半導(dǎo)體主體301之一，并且通過(guò)導(dǎo)電結(jié)構(gòu)600將其導(dǎo)電接墊304電性連接至載體基底610。另一半導(dǎo)體主體301正面向上并且通過(guò)黏合層602附著至載體基底610上。另外，該另一半導(dǎo)體主體301的導(dǎo)電接墊304通過(guò)導(dǎo)電結(jié)構(gòu)604電性連接至載體基底610，該導(dǎo)電結(jié)構(gòu)604可不同于導(dǎo)電結(jié)構(gòu)600。例如，導(dǎo)電結(jié)構(gòu)600為導(dǎo)電柱，而導(dǎo)電結(jié)構(gòu)604為接合線。導(dǎo)電結(jié)構(gòu)604封閉于模塑料640中。模塑料640的一部分在半導(dǎo)體主體301之一和TIM730之間延伸。用于電性連接導(dǎo)電接墊304及載體基底610的真實(shí)的導(dǎo)電結(jié)構(gòu)由設(shè)計(jì)要求決定，并且不受限制。

盡管圖8B及8C示出的實(shí)施例提供了含有多個(gè)并排設(shè)置的半導(dǎo)體主體301的封裝，但是本發(fā)明的實(shí)施例不限制于此。圖8D示出了半導(dǎo)體封裝500i，類似于半導(dǎo)體封裝500h。圖8D中與圖8A～8C相同的元件，使用相同的參考附號(hào)來(lái)標(biāo)記，并且出于簡(jiǎn)潔而不再贅述。

如圖8D所示，半導(dǎo)體元件300包括：多個(gè)垂直堆疊的半導(dǎo)體主體301。翻轉(zhuǎn)下面的半導(dǎo)體主體301并且通過(guò)導(dǎo)電結(jié)構(gòu)600將其導(dǎo)電接墊304電性連接至載體基底610。上面覆蓋的半導(dǎo)體主體301正面向上并且通過(guò)黏合層602附著至下面的半導(dǎo)體主體301上。另外，其導(dǎo)電接墊304通過(guò)導(dǎo)電結(jié)構(gòu)604電性連接至載體基底610，其中該導(dǎo)電結(jié)構(gòu)604不同于導(dǎo)電結(jié)構(gòu)600。例如，導(dǎo)電結(jié)構(gòu)600為導(dǎo)電柱而導(dǎo)電結(jié)構(gòu)604為接合線。半導(dǎo)體主體301由模塑料640圍繞并且通過(guò)模塑料640與TIM730分隔開(kāi)。在其他的一些實(shí)施例中，在半導(dǎo)體元件300與散熱基座710之間可以沒(méi)有TIM。

根據(jù)本發(fā)明一些實(shí)施例的半導(dǎo)體封裝提供了各種優(yōu)勢(shì)。該半導(dǎo)體封裝包括：半導(dǎo)體元件，使用倒裝芯片技術(shù)接合在基座上。該半導(dǎo)體元件為封裝。該封裝包括：至少一半導(dǎo)體晶粒及扇出結(jié)構(gòu)(諸如載體基底)，該扇出結(jié)構(gòu)設(shè)置在該半導(dǎo)體晶粒及該第一導(dǎo)電結(jié)構(gòu)之間。具體地，半導(dǎo)體晶粒接合至嵌入于扇出結(jié)構(gòu)中的導(dǎo)線，而不是接墊結(jié)構(gòu)。扇出結(jié)構(gòu)通過(guò)第一導(dǎo)電結(jié)構(gòu)將半導(dǎo)體晶粒電性連接至基座下方的第二導(dǎo)電結(jié)構(gòu)。由于扇出結(jié)構(gòu)，因此第一導(dǎo)電結(jié)構(gòu)之間的間距變大。另外，第二導(dǎo)電結(jié)構(gòu)之間的間距與第一導(dǎo)電結(jié)構(gòu)之間的間距的差變小。如此，基座不限定于具有小線寬及間距的基座。顯著的增強(qiáng)了基座的設(shè)計(jì)靈活性。例如，基座可以為用于PCB的普通的廉價(jià)基座，而不是昂貴的ABF1-2-1基座。相應(yīng)地，可以顯著地降低基座和含有該基座的半導(dǎo)體封裝的制造成本。本發(fā)明實(shí)施例提供了具有改善的集成靈活性及更低的制造成本的半導(dǎo)體封裝。

以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。