本發(fā)明涉及集成電路制造工藝領(lǐng)域，更具體地說，本發(fā)明涉及一種檢測(cè)首層金屬刻蝕不足缺陷的方法。

背景技術(shù)：

隨著集成電路工藝的發(fā)展以及關(guān)鍵尺寸按比例縮小，半導(dǎo)體工藝也越來越復(fù)雜，SRAM(Static RAM，靜態(tài)隨機(jī)存儲(chǔ)器)區(qū)的不同位置都可能出現(xiàn)各種不同類型的系統(tǒng)性缺陷。比如，在后段銅制程的首層金屬(首層金屬)刻蝕工藝中發(fā)生的刻蝕不足缺陷，由于局部加載的差異，在連接前程多晶硅柵極的金屬位置，是產(chǎn)生刻蝕不足缺陷的位置之一。最終在良率端失效發(fā)現(xiàn)的多晶硅柵極金屬刻蝕不足問題，是良率提升的一大殺手。

由于此類缺陷的厚度非常小，對(duì)此類缺陷的檢測(cè)非常困難，在刻蝕工藝之后，光學(xué)掃描無法檢測(cè)到如此薄的刻蝕不足問題，在金屬填充后，由于其處在本身就不導(dǎo)通的多晶硅柵極接觸孔上，無法通過電子束進(jìn)行檢測(cè)。

由此，希望能夠提供一種能夠有效地檢測(cè)首層金屬刻蝕不足缺陷的方法。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是針對(duì)現(xiàn)有技術(shù)中存在上述缺陷，提供一種應(yīng)用有源區(qū)測(cè)試模塊在線監(jiān)控多晶硅柵極首層金屬刻蝕不足缺陷的方法。

為了實(shí)現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明，提供了一種檢測(cè)首層金屬刻蝕不足缺陷的方法，包括：

第一步驟：在晶圓中建立有源區(qū)測(cè)試模塊，其中在有源區(qū)測(cè)試模塊中形成有源區(qū)圖形、多晶硅圖形、接觸孔圖形和首層金屬圖形；

第二步驟：將晶圓流片到首層金屬填銅并平坦化步驟；

第三步驟：在首層金屬平坦化工藝步驟應(yīng)用電子束缺陷掃描儀檢測(cè)通孔的刻蝕不足缺陷狀況。

優(yōu)選地，所述方法用于檢測(cè)連接門極的首層金屬刻蝕不足缺陷。

優(yōu)選地，所應(yīng)用的電子束掃描儀的掃描條件與離子注入的條件匹配。

優(yōu)選地，接觸孔圖形和首層金屬圖形的結(jié)構(gòu)與被檢測(cè)產(chǎn)品相同。

優(yōu)選地，接觸孔圖形和首層金屬圖形的連接狀況與被檢測(cè)產(chǎn)品相同。

優(yōu)選地，接觸孔圖形和首層金屬圖形的結(jié)構(gòu)與被檢測(cè)產(chǎn)品的相似度大于預(yù)定閾值百分比。

優(yōu)選地，接觸孔圖形和首層金屬圖形的連接狀況與被檢測(cè)產(chǎn)品相似的相似度大于預(yù)定閾值百分比。

優(yōu)選地，在第一步驟，在有源區(qū)測(cè)試模塊中，被檢測(cè)的連接到多晶硅柵極上的首層金屬的金屬塊保持導(dǎo)通狀態(tài)。

優(yōu)選地，在第一步驟，對(duì)于有源區(qū)測(cè)試模塊，通過調(diào)整有源區(qū)的結(jié)構(gòu)以及離子注入工藝實(shí)現(xiàn)多晶硅柵極首層金屬的導(dǎo)通狀態(tài)。

優(yōu)選地，有源區(qū)測(cè)試模塊與6T SRAM的差異是，在有源區(qū)測(cè)試模塊中以有源區(qū)取代6T SRAM中作為門極的多晶硅。

本發(fā)明建立有源區(qū)測(cè)試模塊，參考被檢測(cè)產(chǎn)品的SRAM結(jié)構(gòu)構(gòu)建測(cè)試結(jié)構(gòu)，調(diào)整有源區(qū)和多晶硅的圖形結(jié)構(gòu)，在測(cè)試模塊區(qū)域使所有接觸孔變成導(dǎo)通狀況，并在填銅平坦化后應(yīng)用電子束缺陷掃描儀進(jìn)行檢測(cè)。

本發(fā)明能有效地檢測(cè)首層金屬刻蝕不足缺陷的問題，應(yīng)用在線監(jiān)控的方法，為缺陷的解決提供了數(shù)據(jù)指標(biāo)，為工藝窗口優(yōu)化提供數(shù)據(jù)參考，為半導(dǎo)體在線制造與良率提升提供保障。

附圖說明

結(jié)合附圖，并通過參考下面的詳細(xì)描述，將會(huì)更容易地對(duì)本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中：

圖1示意性地示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的檢測(cè)首層金屬刻蝕不足缺陷的方法的流程圖。

圖2示意性地示出了6T SRAM結(jié)構(gòu)的接觸孔平坦化后電子束影像示意圖。

圖3示意性地示出了有源區(qū)測(cè)試模塊結(jié)構(gòu)中的電子束影像示意圖。

需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號(hào)。

具體實(shí)施方式

為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對(duì)本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。

圖1示意性地示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的檢測(cè)首層金屬刻蝕不足缺陷的方法的流程圖。例如，所述方法可用于檢測(cè)連接門極的首層金屬刻蝕不足缺陷。

如圖1所示，根據(jù)本發(fā)明優(yōu)選實(shí)施例的檢測(cè)首層金屬刻蝕不足缺陷的方法包括：

第一步驟S1：在晶圓中建立有源區(qū)測(cè)試模塊，其中在有源區(qū)測(cè)試模塊中形成有源區(qū)圖形10、多晶硅圖形20、接觸孔圖形30和首層金屬圖形40(如圖3所示)；

優(yōu)選地，接觸孔圖形和首層金屬圖形的結(jié)構(gòu)與被檢測(cè)產(chǎn)品的6T SRAM(6個(gè)晶體管型的SRAM)相同。而且，優(yōu)選地，接觸孔圖形和首層金屬圖形的連接狀況與被檢測(cè)產(chǎn)品的6T SRAM相同。

或者，優(yōu)選地，接觸孔圖形和首層金屬圖形的結(jié)構(gòu)與被檢測(cè)產(chǎn)品的6T SRAM相似(例如，相似度大于預(yù)定閾值百分比)。而且，優(yōu)選地，接觸孔圖形和首層金屬圖形的連接狀況與被檢測(cè)產(chǎn)品的6T SRAM相似(例如，相似度大于預(yù)定閾值百分比)。

需要說明的是，與6T SRAM結(jié)構(gòu)相同或相似是本發(fā)明的一種典型結(jié)構(gòu)方案舉例，不排除與被檢測(cè)產(chǎn)品的其他具體結(jié)構(gòu)相同或相似。

而且，優(yōu)選地，在有源區(qū)測(cè)試模塊中，被檢測(cè)的連接到多晶硅柵極上的首層金屬的金屬塊保持導(dǎo)通狀態(tài)。

而且，優(yōu)選地，對(duì)于有源區(qū)測(cè)試模塊，通過調(diào)整有源區(qū)的結(jié)構(gòu)以及離子注入工藝實(shí)現(xiàn)多晶硅柵極首層金屬的導(dǎo)通狀態(tài)。

而且，優(yōu)選地，有源區(qū)測(cè)試模塊與6T SRAM的差異是，在有源區(qū)測(cè)試模塊中以有源區(qū)取代6T SRAM中作為門極的多晶硅。

而且，優(yōu)選地，有源區(qū)測(cè)試模塊的離子注入方法之一為在整個(gè)測(cè)試模塊進(jìn)行PMOS和/或N阱的覆蓋離子注入，則其在接觸孔(例如，填充有金屬鎢)化學(xué)機(jī)械研磨后在電子束的正電勢(shì)模式下的影像示意如圖3所示(與圖2所示的6T SRAM結(jié)構(gòu)的接觸孔平坦化后電子束影像示意形成對(duì)比)；或者進(jìn)行整個(gè)NMOS和/或P阱的離子注入，則其在接觸孔化學(xué)機(jī)械研磨后電子束的負(fù)電勢(shì)模式下也均為導(dǎo)通；抑或，進(jìn)行整體的無P/N結(jié)的源漏區(qū)與阱區(qū)離子注入等，可以同時(shí)應(yīng)用電子束的正負(fù)電勢(shì)掃描模式進(jìn)行缺陷檢測(cè)。

而且，優(yōu)選地，有源區(qū)測(cè)試模塊中，未涉及到更改的圖形或工藝步驟匹配被檢測(cè)產(chǎn)品的工藝。

第二步驟S2：將晶圓流片到首層金屬填銅并平坦化步驟；

第三步驟S3：在首層金屬平坦化工藝步驟應(yīng)用電子束缺陷掃描儀檢測(cè)通孔的刻蝕不足缺陷狀況。其中，優(yōu)選地，所應(yīng)用的電子束掃描儀的掃描條件與離子注入的條件匹配，例如以使電子束掃描儀在正常情況下檢測(cè)出導(dǎo)通狀況為準(zhǔn)。但是，需要說明的是，所應(yīng)用的電子束掃描儀的掃描條件與離子注入的條件匹配的情況僅僅是一種優(yōu)選實(shí)施方式，實(shí)際的條件不一定必須與產(chǎn)品生產(chǎn)時(shí)的離子注入工藝完全一致。

在具體實(shí)施時(shí)，例如，可以選擇55納米邏輯產(chǎn)品應(yīng)用此方法，建立有源區(qū)層測(cè)試模塊，進(jìn)行缺陷監(jiān)控，以便為在線提供缺陷指標(biāo)。

由此，本發(fā)明建立有源區(qū)測(cè)試模塊，參考被檢測(cè)產(chǎn)品的SRAM結(jié)構(gòu)構(gòu)建測(cè)試結(jié)構(gòu)，調(diào)整有源區(qū)和多晶硅的圖形結(jié)構(gòu)，在測(cè)試模塊區(qū)域使所有接觸孔變成導(dǎo)通狀況，并在填銅平坦化后應(yīng)用電子束缺陷掃描儀進(jìn)行檢測(cè)。

本發(fā)明能有效地檢測(cè)首層金屬刻蝕不足缺陷的問題，應(yīng)用在線監(jiān)控的方法，為缺陷的解決提供了數(shù)據(jù)指標(biāo)，為工藝窗口優(yōu)化提供數(shù)據(jù)參考，為半導(dǎo)體在線制造與良率提升提供保障。

此外，需要說明的是，除非特別說明或者指出，否則說明書中的術(shù)語“第一”、“第二”、“第三”等描述僅僅用于區(qū)分說明書中的各個(gè)組件、元素、步驟等，而不是用于表示各個(gè)組件、元素、步驟之間的邏輯關(guān)系或者順序關(guān)系等。

可以理解的是，雖然本發(fā)明已以較佳實(shí)施例披露如上，然而上述實(shí)施例并非用以限定本發(fā)明。對(duì)于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。