本發(fā)明涉及一種由單一材料一氧化錫組成的晶體管，屬于晶體管技術(shù)領(lǐng)域。

背景技術(shù)：

自從20世紀(jì)70年代起，在摩爾定律的驅(qū)動下，晶體管不斷向小型化發(fā)展，進入了納米尺度時代。傳統(tǒng)的硅基晶體管甚至可以達到3nm,更有可能出現(xiàn)幾個原子到單個原子晶體管。然而，由于接觸電阻和漏電流的影響，設(shè)備高集成度造成的散熱問題也愈加嚴(yán)重。而且，對于幾個原子的晶體管，其電子遷移率也比不上硅或者可替代的半導(dǎo)體。

因此，有人提出一種可能的方法，就是將二維晶體材料作為基體材料。我們知道材料的維度和材料的相關(guān)性能息息相關(guān)。對于二維材料，電荷傳輸被限制在平面上，由于量子限域效應(yīng)使得其具有許多有趣的性質(zhì)。石墨烯就具有很好的電學(xué)和熱力學(xué)性質(zhì)，使得其在透明導(dǎo)體、高遷移率場的效應(yīng)晶體管上有很大的應(yīng)用前景。雖然石墨烯在室溫下有很高的遷移率（室溫下，105cm²V^-1S^-1），但是，它沒有帶隙，這使得它很難應(yīng)用于數(shù)字場效應(yīng)晶體管。因此，目前急需尋找一種除了石墨烯外的二維材料替代物，例如層狀過渡金屬硫化物/氧化物。這些材料大部分都具有一定的帶隙，因此被認(rèn)為在發(fā)展下一代電子器件方面可以很好地替代石墨烯。

一般的二維材料，它們的層間具有范德華相互作用，在層內(nèi)有很強的共價/離子鍵，使得其具有許多特別的物理化學(xué)性質(zhì)。目前，對于錫單硫族化合物（SnX; X = O, S, Se, or Te）類材料在二維限域方面的研究還很少。

錫在錫單硫化合物（SnX; X = O, S, Se, or Te）中的電子結(jié)構(gòu)是4d105s25p0，其中錫的兩個電子給了硫/氧原子。這類材料包括三維和二維的材料。在這類材料中錫的5s電子沒有參與成鍵而組成未共用電子對。在SnO中，這些未共用電子對指向?qū)娱g，導(dǎo)致偶極子與偶極子之間的相互作用，從而使得SnO層的范德華間距為2.52?。而這種未成共用電子對在其他一硫化物中活躍性很小，這使得SnO與其他SnX化合物相比具有獨特的性質(zhì)。因此，SnO在[001]晶向形成Sn-O-Sn排序的層狀結(jié)構(gòu)。對于塊狀的SnO屬于四方晶格，單胞的晶格常數(shù)為a=b=3.8?和c=4.84?，屬于P4/nmm空間群。

SnO被廣泛研究應(yīng)用于制備高遷移率p軌道薄膜晶體管和CMOS設(shè)備。尤其在適當(dāng)?shù)臈l件下，它是作為發(fā)展CMOS設(shè)備的理想選擇，因為它具有雙極性的傳導(dǎo)。但是，SnO在二維限域方面的研究幾乎沒有。

技術(shù)實現(xiàn)要素：

針對現(xiàn)有技術(shù)存在的在晶體管小型化過程中遇到的電子遷移率低、接觸電阻高導(dǎo)致的散熱性差等問題，本發(fā)明旨在設(shè)計一種晶體管，該晶體管在小型化的同時能夠?qū)崿F(xiàn)高電子遷移率、良好的散熱性。

基于上述發(fā)明目的，本發(fā)明的發(fā)明人通過計算及模擬等方法在錫單硫化合物（SnX; X = O, S, Se, or Te）中尋求一種二維材料進行晶體管的構(gòu)建，并滿足所構(gòu)建的晶體管在小型化的同時能夠?qū)崿F(xiàn)高電子遷移率、良好的散熱性的發(fā)明目的。本發(fā)明人通過反復(fù)研究、計算及測試SnO近二維限域的電學(xué)性質(zhì)，得出具有半導(dǎo)體性質(zhì)的單原子層SnO、以及具有金屬性質(zhì)的雙原子層SnO。由此，本發(fā)明的技術(shù)方案為：構(gòu)建一種晶體管，晶體管包括：Si襯底、形成于Si襯底前表面的溝道層以及源極和漏極、覆蓋于溝道層上面的絕緣層、以及位于絕緣層上的柵極；其中溝道層圍繞源極和漏極并在側(cè)壁分別與源極及漏極形成電聯(lián)接；且溝道層為具有半導(dǎo)體導(dǎo)電特性的單原子層SnO,源極和漏極為具有金屬導(dǎo)電特性的雙原子層SnO。

本發(fā)明利用不同原子層數(shù)SnO的導(dǎo)電性不同，使用單一材料SnO作為所構(gòu)建晶體管的溝道層、源極及漏極，這樣溝道層與源漏極在側(cè)壁的電接觸為同質(zhì)結(jié)側(cè)壁的歐姆接觸，極大的降低了兩者的接觸電阻，使得所構(gòu)建的晶體管具有良好的散熱性；另一方面，溝道層與源漏極的同質(zhì)結(jié)側(cè)壁的歐姆接觸，提高了電子在界面的遷移率，實現(xiàn)高電子遷移率的發(fā)明目的。

本發(fā)明還提供了一種晶體管模型的構(gòu)建方法，包括以下步驟：

1）選取Si單胞，對其進行結(jié)構(gòu)優(yōu)化。

2）選取步驟1）優(yōu)化后的Si襯底，在其（111）面上構(gòu)建單原子層SnO，進行結(jié)構(gòu)優(yōu)化，并計算其電學(xué)性質(zhì)；

3）選取步驟1）優(yōu)化后的Si襯底，在其（111）面上構(gòu)建雙原子層SnO，進行結(jié)構(gòu)優(yōu)化，并計算它的電學(xué)性質(zhì)；

根據(jù)步驟2）及步驟3）所得到的不同原子層的SnO所具有的電學(xué)性質(zhì)，將其與Si襯底、絕緣層、柵極進行建模，得到的晶體管模型。

附圖說明

圖1為實施例1的計算模擬所使用的結(jié)構(gòu)模型圖。其中1為氫原子層，2為襯底硅，3為雙原子層SnO，4為單原子層SnO。

圖2為本發(fā)明所設(shè)計的晶體管結(jié)構(gòu)。

圖3為Si襯底的（111）面上構(gòu)建的單原子層SnO的能帶圖。

圖4為Si襯底的（111）面上構(gòu)建的雙原子層SnO的能帶圖。

圖5為對本發(fā)明晶體管進行電流電壓變化性能模擬測試的模型圖。

其中圖2及圖5中，5為晶體管襯底，6為溝道層，7為源極，8為漏極，9為絕緣層，10為柵極，11為極板。

圖6為對本發(fā)明晶體管進行電流電壓性能模擬測試，偏壓為0.1V時，電流隨柵電壓變化的測試結(jié)果圖。

圖7為對本發(fā)明晶體管進行電流電壓性能模擬測試，電流隨著偏壓變化的測試結(jié)果圖。

具體實施方式

以下結(jié)合附圖及具體實施例進一步說明本發(fā)明。但是，應(yīng)當(dāng)理解為，這些實施例僅僅是用于更詳細(xì)具體地說明使用，而不應(yīng)理解為用于以任何形式限制本發(fā)明。

發(fā)明人利用錫單硫化合物SnX（SnX; X = O, S, Se, or Te）電子結(jié)構(gòu)的特性，以及其中SnO在[001]晶向形成Sn-O-Sn排序的層狀結(jié)構(gòu)、且與其他SnX化合物相比具有性質(zhì)獨特等特點，對SnO在二維限域方面的性質(zhì)進行反復(fù)研究 ，通過計算、模擬及反復(fù)的結(jié)構(gòu)優(yōu)化等方法構(gòu)建了以半導(dǎo)體性質(zhì)的單原子層SnO為溝道層、以及具有金屬性質(zhì)的雙原子層SnO為源漏極的晶體管。并通過進一步的性能模擬測試，證明本發(fā)明所構(gòu)建的溝道層、源漏極由單一材料SnO形成的晶體管確實高電子遷移率以及良好的散熱性。

具體的，構(gòu)建上面所述晶體管的實例如下。

實施例1

1）選取Si原胞，其中其晶格常數(shù)a=b=c。選擇三組晶格常數(shù)，馳豫后，計算每組晶格常數(shù)對應(yīng)的能量，將得到的能量和對應(yīng)的晶格常數(shù)進行函數(shù)擬合，得到最優(yōu)晶格常數(shù)，a=b=c=2.715 ?。

2）在步驟1）優(yōu)化后的在Si襯底的（111）面上構(gòu)建SnO單原子層，取晶格常數(shù)a=b（z方向為真空層,c=65.167?）馳豫，然后計算相對應(yīng)的能量，得到最優(yōu)晶格常數(shù)a=b=3.840 ?，c=65.167?；然后計算它的電學(xué)性質(zhì)。

3）在步驟1）優(yōu)化后的在Si襯底的（111）面上構(gòu)建SnO雙原子層，取晶格常數(shù)a=b（z方向為真空層，c=65.167?）馳豫，然后計算相對應(yīng)的能量，得到最優(yōu)晶格常數(shù)a=b=3.840 ?，c=65.167?；然后計算它的電學(xué)性質(zhì)。

4）將步驟2）3）所得到的單原子層以及雙原子層的SnO與Si襯底根據(jù)所得導(dǎo)電性進行建模，設(shè)計晶體管結(jié)構(gòu)。所設(shè)計的晶體管為溝道層和源漏極由單一材料SnO形成，其中溝道層為步驟2）得到的單原子層SnO，源漏極為步驟3）得到的雙原子層SnO，步驟1）的Si為晶體管襯底。如附圖1，該圖為發(fā)明人在上述步驟1）～3）進行計算模擬所使用的結(jié)構(gòu)模型，其中從下至上依次為底層的氫原子層、襯底硅，以及形成于襯底硅（111）面上的單原子層SnO和雙原子層SnO，其中氫原子層是為了在計算模擬的過程中連接多余的硅鍵，使整個體系模擬晶體管實際使用時的穩(wěn)定條件。構(gòu)建晶體管時，模擬附圖1所示的計算時采用的結(jié)構(gòu)，如附圖2所示為所設(shè)計的晶體管結(jié)構(gòu)，Si作為晶體管襯底5，單原子層SnO構(gòu)成晶體管的溝道層6、雙原子層SnO構(gòu)成晶體管的源極7及漏極8，在溝道層上面覆蓋SiO₂作為絕緣層9，以及位于絕緣層上方的柵極10。

在本實施例中，步驟2）進行單原子層SnO的電學(xué)性質(zhì)計算及模擬時，得出如圖3的單原子層SnO能帶圖，從圖中可以看到Si襯底（111）面上的單原子層的SnO具有大約為0.4eV的禁帶，具有半導(dǎo)體性。步驟3）進行雙原子層SnO的電學(xué)性質(zhì)計算及模擬時，得出如圖4的雙原子層SnO能帶圖，從該圖中可看到Si襯底（111）面上的雙原子層SnO的能帶結(jié)構(gòu)中，導(dǎo)帶與費米能級相交，表現(xiàn)出金屬性。本發(fā)明正是利用SnO雙原子層和單原子層時不同的特性，構(gòu)建具有單一材料的溝道層和源漏極的晶體管。

晶體管性能驗證：通過模擬測試晶體管性能的方法，驗證本實施例設(shè)計的晶體管的各項性能。

如下表1是通過模擬驗證，計算得出的晶體管各個部分的導(dǎo)電粒子有效質(zhì)量，通過測試有效質(zhì)量來確定導(dǎo)電粒子的遷移率，有效質(zhì)量越小，反應(yīng)電子遷移率越大。圖中X-B、X-G、B-Z以及B-X分別表示第一布里淵區(qū)的高對稱點所指的方向，X-B為從X（0.5 0.5 0）指向B（0.5 0 0）；X-G從X（0.5 0.5 0）指向G(0 0 0) ；B-Z從B（0.5 0 0）指向Z（0 0.5 0）；B-X從B（0.5 0 0）指向X（0.5 0.5 0.5），通過對比可以得出溝道單原子層SnO和源漏極雙原子層SnO中，在X-B方向的空穴有效質(zhì)量比襯底Si層小很多即粒子在該方向的遷移率高，因此可以確定本發(fā)明設(shè)計的晶體管有利于提高從源極到漏極的電流。其中在X-B的方向粒子遷移率高，主要是由于Si的p軌道和SnO的p軌道耦合，從而有利于粒子的遷移。這使得晶體管能夠獲得高電子遷移率的特性。

表1

如圖5為對晶體管進行電流電壓變化性能模擬測試的模型圖，圖中通過在絕緣層9上以及晶體管襯底5下加載極板11來模擬晶體管的柵極加載門電壓，通過改變加載在極板上的電壓，可以控制溝道層即單原子層SnO 和Si襯底整體的能帶，即控制它們的導(dǎo)電性，從而實現(xiàn)開關(guān)的性能，并通過調(diào)節(jié)加載在源極及漏極兩端的偏壓，測試晶體管的I-V變化圖。其中圖6中為當(dāng)加載在源極及漏極兩端的偏壓為0.1V時，電流隨加載在極板上的柵電壓的變化圖?？梢钥闯霎?dāng)柵電壓大于2V時，隨著柵電壓增大電流增大很快，而后趨向平穩(wěn)。圖7為對本發(fā)明晶體管進行模擬測試的電流隨著偏壓變化的測試結(jié)果圖，如圖所示，流過源極和漏極的電流隨著加載在兩端的電壓變化。從圖6及圖7可以看到，I-V的這種變化趨勢符合晶體管的電流電壓特性。

如下表2是通過模擬計算得到相應(yīng)的單原子層SnO和Si襯底的功函數(shù)以及雙原子層SnO和Si襯底的功函數(shù)，從而得到的不同SnO層相應(yīng)的勢壘高度，從該表中可以看出具有半導(dǎo)體特性的單原子層SnO一邊的勢壘高度和具有金屬特性的雙原子層SnO一邊的勢壘高度。

表2

上述是對于本發(fā)明最佳實施例的詳細(xì)表述，但是很顯然，本發(fā)明技術(shù)領(lǐng)域的研究人員可以根據(jù)上述的步驟作出形式和內(nèi)容方面非實質(zhì)性的改變而不偏離本發(fā)明所實質(zhì)保護的范圍，因此，本發(fā)明不局限于上述具體的形式和細(xì)節(jié)。