本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)器裝置及其制造方法。更具體的說(shuō)，本發(fā)明涉及一種存儲(chǔ)器裝置，其存儲(chǔ)器陣列中具有埋入(或嵌入)位線、埋入字線，與增大的存儲(chǔ)單元接觸區(qū)域，以及所述存儲(chǔ)器裝置的制造方法。

背景技術(shù)：

本技術(shù)領(lǐng)域所熟知的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dram)裝置，是由若干存儲(chǔ)單元所組成。dram裝置的各個(gè)存儲(chǔ)單元均包含一晶體管以及一電容，其中電容電連結(jié)到晶體管的一端點(diǎn)，例如漏極(或源極)。位線(digitline)則被電連結(jié)到晶體管的另一端點(diǎn)，例如源極(或漏極)。存儲(chǔ)單元是通過(guò)字線和位線來(lái)定址，其中之一涉及存儲(chǔ)單元的“行”方向上的定址，而另一個(gè)則是涉及“存儲(chǔ)單元的“列”方向上的定址。

目前dram裝置的其中一種類型，是利用埋入字線(bwl)架構(gòu)，包括嵌入存儲(chǔ)單元陣列中并且互相平行的字線。埋入字線被制造在與有源區(qū)(aa)相交的字線溝槽中。上述包含埋入字線的dram裝置的電容，通常是疊設(shè)在硅基板的主表面上，而位線則是被制造在硅基板的主表面之上，并且通過(guò)電容上方。

隨著dram存儲(chǔ)單元的尺寸的微縮，有源區(qū)的表面積越來(lái)越小。漸縮的有源區(qū)表面積不僅導(dǎo)致電容的存儲(chǔ)單元接觸區(qū)域(或著墊)的面積不足，也造成形成存儲(chǔ)單元接觸層(或著墊)時(shí)的工藝余裕也下降，影響工藝良率。有鑒于此，如何應(yīng)付不足的存儲(chǔ)單元接觸面積及下降的工藝余裕，以制造出具有更小尺寸的存儲(chǔ)單元，已成為本技術(shù)領(lǐng)域的一大挑戰(zhàn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明主要目的在提供一種改良的dram裝置，其由多個(gè)有效單元尺寸為6f²且具有加大接觸面積的存儲(chǔ)單元所構(gòu)成。

本發(fā)明另一目的在提供一種改良的dram裝置，其具有埋入位線、埋入字線，以及位線通過(guò)電容下方(capacitor-over-digitline)結(jié)構(gòu)。

本發(fā)明又另一目的在提供一種改良的dram裝置的制造方法，可以不需另外形成存儲(chǔ)單元接觸層(cellcontactlayer)或著墊(landingpad)。

本發(fā)明一實(shí)施例提供一種形成存儲(chǔ)器陣列的方法，包含：提供一半導(dǎo)體基材，其上具有多數(shù)個(gè)有源區(qū)及使所述多數(shù)個(gè)有源區(qū)彼此絕緣的淺溝道隔離結(jié)構(gòu)，其中所述有源區(qū)沿著一第一方向延伸；于所述半導(dǎo)體基材中形成多數(shù)條沿著一第二方向延伸的埋入字線，其中各所述有源區(qū)與兩條所述埋入字線相交，從而各所述有源區(qū)被分割成三部分：一位線接觸區(qū)域和兩個(gè)存儲(chǔ)單元接觸區(qū)域，其中所述第二方向并不垂直于所述第一方向；于所述埋入字線上方的所述半導(dǎo)體基材中形成多數(shù)條沿著一第三方向延伸的埋入位線，其中所述第三方向垂直于所述第二方向；選擇性的移除所述淺溝道隔離結(jié)構(gòu)的上部，以于各所述存儲(chǔ)單元接觸區(qū)域旁形成一l型凹陷區(qū)域，暴露出各所述存儲(chǔ)單元接觸區(qū)域的側(cè)壁；以及進(jìn)行一外延硅成長(zhǎng)工藝，從各所述存儲(chǔ)單元接觸區(qū)域暴露出的側(cè)壁及上表面成長(zhǎng)出一外延硅層，如此形成增大的存儲(chǔ)單元接觸區(qū)域。

本發(fā)明另一實(shí)施例提供一種存儲(chǔ)器陣列，包含：一半導(dǎo)體基材，其上具有多數(shù)個(gè)有源區(qū)及使所述多數(shù)個(gè)有源區(qū)彼此絕緣的淺溝道隔離結(jié)構(gòu)，其中所述有源區(qū)沿著一第一方向延伸；多數(shù)條沿著一第二方向延伸的埋入字線，設(shè)于所述半導(dǎo)體基材中，其中各所述有源區(qū)與兩條所述埋入字線相交，從而各所述有源區(qū)被分割成三部分：一位線接觸區(qū)域和兩個(gè)存儲(chǔ)單元接觸區(qū)域，其中所述第二方向并不垂直于所述第一方向；多數(shù)條沿著一第三方向延伸的埋入位線，設(shè)于所述半導(dǎo)體基材中且位于所述埋入字線上方，其中所述第三方向垂直于所述第二方向；以及一外延硅層，從各所述存儲(chǔ)單元接觸區(qū)域暴露出的側(cè)壁及上表面延伸出來(lái)。

毋庸置疑的，本領(lǐng)域的技術(shù)人士讀完接下來(lái)本發(fā)明優(yōu)選實(shí)施例的詳細(xì)描述與附圖后，均可了解本發(fā)明的目的。

附圖說(shuō)明

圖1a到圖7a、圖1b到圖7b以及圖1c到圖7c為根據(jù)本發(fā)明實(shí)施例所繪示的形成具有埋入位線(burieddigitline)和埋入字線(buriedwordline)的存儲(chǔ)器裝置的方法，其中：

圖1a到圖7a為根據(jù)本發(fā)明實(shí)施例所繪示的在不同制造階段的存儲(chǔ)器裝置的存儲(chǔ)器陣列的布局示意圖；以及

圖1b到圖7b和圖1c到圖7c分別是沿著圖1a到圖7a中的線i-i'和ii-ii'所示的剖面示意圖。

其中，附圖標(biāo)記說(shuō)明如下：

10半導(dǎo)體基材

10a上表面

12有源區(qū)

12a位線接觸區(qū)域

12b存儲(chǔ)單元接觸區(qū)域

12b’增大的存儲(chǔ)單元接觸區(qū)域

14淺溝道隔離(sti)結(jié)構(gòu)

16埋入字線

22埋入位線(bdl)溝槽

30光刻膠層

40方形區(qū)域

52外延硅層

70介電層堆疊

71蝕刻停止層

72層間介電層

73中間層

74層間介電層

75上蓋層

80電容

122側(cè)壁

124側(cè)壁

160字線溝槽

162導(dǎo)電部分

164絕緣層

166上蓋層

210襯墊層

220金屬層

230上蓋層

302開(kāi)孔

420l型凹陷區(qū)域

810電容溝槽

θ夾角(銳角)

aa有源區(qū)

具體實(shí)施方式

接下來(lái)的詳細(xì)說(shuō)明須參照相關(guān)附圖所示內(nèi)容，用來(lái)說(shuō)明可根據(jù)本發(fā)明具體實(shí)施的實(shí)施例。這些實(shí)施例提供足夠的細(xì)節(jié)，可使此領(lǐng)域中的技術(shù)人員充分了解并具體實(shí)施本發(fā)明。在不悖離本發(fā)明的范圍內(nèi)，可做結(jié)構(gòu)、邏輯和電性上的修改應(yīng)用在其他實(shí)施例上。

因此，接下來(lái)的詳細(xì)描述并非用來(lái)對(duì)本發(fā)明加以限制。本發(fā)明涵蓋的范圍由其權(quán)利要求界定。與本發(fā)明權(quán)利要求具同等意義，也應(yīng)屬本發(fā)明涵蓋的范圍。本發(fā)明的一個(gè)或多個(gè)實(shí)施例將參考附圖對(duì)應(yīng)描述，其中相同參考標(biāo)號(hào)始終用以表示相同的元件，其中所例示的結(jié)構(gòu)并非按原比例繪制。

文中所提及的“晶圓”或“基材”等名稱可以是在表面上已有材料層或集成電路器件層的半導(dǎo)體襯底，其中，基材可以被理解為包括半導(dǎo)體晶圓?；囊部梢灾冈谥圃爝^(guò)程中的半導(dǎo)體襯底或晶圓，其上形成有不同材料層。舉例而言，晶圓或基材可以包括摻雜或未摻雜半導(dǎo)體、在絕緣材或半導(dǎo)體底材上形成的外延半導(dǎo)體、及其它已知的半導(dǎo)體結(jié)構(gòu)。

本文所用的術(shù)語(yǔ)“水平的”被定義為平行于半導(dǎo)體基材的常規(guī)主平面或主表面，而不管其方位。術(shù)語(yǔ)“垂直”指的是一垂直于如剛才所定義水平面的方向。除非另有定義，術(shù)語(yǔ)，如“上”、“上面”、下面”、“底”、“頂”、“側(cè)”(如在“側(cè)壁”)、“較高”、“較低”、“上方”和“下方“，是相對(duì)于上述水平面而限定。

本發(fā)明涉及一種dram裝置，其至少由多個(gè)有效單元尺寸為6f²(例如3fx2f)且具有加大接觸面積的存儲(chǔ)單元所構(gòu)成。所述加大接觸面積涉及使用本發(fā)明的自限外延生長(zhǎng)技術(shù)，可以有效的避免了相鄰存儲(chǔ)單元之間的短路。

在集成電路制造中，細(xì)線(如柵極)等結(jié)構(gòu)的寬度也被稱為臨界尺寸(criticaldimension,cd)或最小特征尺寸(featuresize,f)。通常，臨界尺寸(cd)代表集成電路制造過(guò)程中所能制得最小幾何特征結(jié)構(gòu)，例如采用某個(gè)技術(shù)節(jié)點(diǎn)中的光刻技術(shù)所制得的內(nèi)連線、接觸結(jié)構(gòu)或溝槽的寬度。

請(qǐng)同時(shí)參考圖1a、圖1b和圖1c。圖1a是根據(jù)本發(fā)明實(shí)施例所繪示的形成埋入字線(buriedwordline，bwl)之后的存儲(chǔ)器陣列布局示意圖。圖1b和圖1c分別是沿著圖1a中的線i-i'和ii-ii'所示的剖面示意圖。首先，提供一半導(dǎo)體基材10，例如硅晶圓。在半導(dǎo)體基材10中形成有多個(gè)有源區(qū)12，以及淺溝道隔離(shallowtrenchisolation，sti)結(jié)構(gòu)14，使有源區(qū)12之間彼此隔離。形成sti結(jié)構(gòu)14的方法在本領(lǐng)域是公知的。例如，先使用傳統(tǒng)的光刻工藝，在半導(dǎo)體基材10上形成光刻膠圖案，其定義將被蝕刻到半導(dǎo)體基材10中的溝槽圖案，再以此光刻膠圖案作為硬掩膜，蝕刻半導(dǎo)體基材10，從而形成溝槽，然后于溝槽中填充絕緣材料，例如氧化硅。每個(gè)有源區(qū)12的長(zhǎng)度方向沿參考座標(biāo)中的aa方向延伸。每個(gè)有源區(qū)12的較長(zhǎng)側(cè)是平行于每個(gè)有源區(qū)12的長(zhǎng)度方向。aa方向和參考x軸方向之間的夾角(銳角)θ的角度可以是介于15°和60°之間，但不限于此。

形成sti結(jié)構(gòu)14和有源區(qū)12之后，在半導(dǎo)體基材10形成多數(shù)條的線型埋入字線16。如圖1a所示，所述多數(shù)條的線型埋入字線16沿著參考y軸延伸，且兩個(gè)埋入字線16與一有源區(qū)12相交，從而每個(gè)有源區(qū)12被分割成三部分：一位線接觸區(qū)域12a和兩個(gè)存儲(chǔ)單元接觸區(qū)域(或電容平臺(tái)區(qū)域)12b。在圖1a中可清楚看出，兩種存儲(chǔ)單元接觸區(qū)12b位于每個(gè)有源區(qū)12的兩末端，并且位線接觸區(qū)12a在兩條線型埋入字線16之間。

在圖1b中可清楚的看到，每個(gè)埋入字線16包括嵌入在一個(gè)字線溝槽160下部的導(dǎo)電部分162，其中導(dǎo)電部分162可包括金屬、金屬?gòu)?fù)合材料或多層導(dǎo)電材料。例如，導(dǎo)電部分162可以包括氮化鈦(tin)、鈦/氮化鈦(ti/tin)、氮化鎢(wn)、鎢/氮化鎢(w/wn)、氮化鉭(tan)、鉭/氮化鉭(ta/tan)、鈦硅氮化物(tisin)、鉭硅氮化物(tasin)、鎢氮化硅(wsin)，或以上組合。襯于字線溝槽160內(nèi)表面上的絕緣層164，諸如氧化硅，以及位于所述導(dǎo)電部分162上方的上蓋層166共同包覆住導(dǎo)電部分162。上蓋層166具有一頂表面，與半導(dǎo)體基材10的上表面10a齊平。例如，上蓋層166可包含氮化硅，但不限于此。

請(qǐng)同時(shí)參考圖2a、圖2b和圖2c。圖2a是根據(jù)本發(fā)明實(shí)施例所繪示的形成埋入位線(bdl)溝槽之后的存儲(chǔ)器陣列布局示意圖。圖2b和圖2c分別是沿著圖2a中的線i-i'和ii-ii'所示的剖面示意圖。如圖2a所示，在半導(dǎo)體基材10表面形成多數(shù)條陷入上表面10a的bdl溝槽22。所述多數(shù)條的bdl溝槽22以?shī)A角θ與有源區(qū)12相交并沿著參考x軸延伸，從而暴露每個(gè)有源區(qū)12的位線接觸區(qū)12a。如圖2b所示，每個(gè)bdl溝槽22的深度被控制的很好，使得每個(gè)埋入字線16的導(dǎo)電部分162不被暴露出來(lái)。接著，在每個(gè)bdl溝槽22內(nèi)共形的沉積一襯墊層210，例如氮化硅襯墊，但襯墊層210不會(huì)填滿bdl溝槽22。襯里層210可以使用化學(xué)氣相沉積(cvd)或原子層沉積(ald)方法形成，但不限于此。在其它實(shí)施例中，襯墊層210還可以覆蓋bdl溝槽22外的區(qū)域，但不限于此。

請(qǐng)同時(shí)參考圖3a、圖3b和圖3c。第3a圖是根據(jù)本發(fā)明實(shí)施例所繪示的于光刻膠層形成位線接觸開(kāi)孔之后的存儲(chǔ)器陣列布局示意圖。圖3b和圖3c分別是沿著圖3a中的線i-i'和ii-ii'所示的剖面示意圖。如圖3a、圖3b和圖3c所示，在半導(dǎo)體基材10上形成一光刻膠層30。在光刻膠層30中形成多數(shù)個(gè)開(kāi)孔302，各開(kāi)孔302的位置即為各線型bdl溝槽22與各個(gè)有源區(qū)12相交處，分別暴露出在各個(gè)位線接觸區(qū)域12a內(nèi)的部分襯墊層210。根據(jù)本發(fā)明實(shí)施例，開(kāi)孔302是對(duì)準(zhǔn)位線接觸區(qū)域12a，如此只暴露出直接位于位線接觸區(qū)域12a正上方的部分襯墊層210。接著利用一蝕刻工藝，通過(guò)開(kāi)孔302蝕刻掉暴露出的部分襯墊層210，如此暴露出位線接觸區(qū)域12a的半導(dǎo)體基材10的表面。剩余的光刻膠層30接著被去除。

請(qǐng)同時(shí)參考圖4a、圖4b和圖4c。圖4a是根據(jù)本發(fā)明實(shí)施例所繪示的在bdl溝槽22內(nèi)填入金屬之后的存儲(chǔ)器陣列布局示意圖。圖4b和圖4c分別是沿著圖4a中的線i-i'和ii-ii'所示的剖面示意圖。如圖4a、圖4b和圖4c所示，通過(guò)開(kāi)孔302蝕刻掉暴露出的部分襯墊層210之后，于bdl溝槽22內(nèi)填入金屬層220，包含，例如，鈦、氮化鈦或鎢。除了先前暴露出來(lái)的位線接觸區(qū)域12a的半導(dǎo)體基材10的表面之外，金屬層220是通過(guò)襯墊層210與有源區(qū)12絕緣。從圖4b及圖4c可清楚看到，金屬層220是與位線接觸區(qū)域12a內(nèi)的半導(dǎo)體基材10電連結(jié)。根據(jù)本發(fā)明實(shí)施例，bdl溝槽22被金屬層220填滿。接著進(jìn)行合適的工藝，例如，蝕刻或拋光工藝，使金屬層220的上表面與半導(dǎo)體基材10的上表面10a、上蓋層166的上表面與sti結(jié)構(gòu)14的上表面齊平。

請(qǐng)同時(shí)參考圖5a、圖5b和圖5c。圖5a是根據(jù)本發(fā)明實(shí)施例所繪示的在金屬層220上形成上蓋層230之后的存儲(chǔ)器陣列布局示意圖。圖5b和圖5c分別是沿著圖5a中的線i-i'和ii-ii'所示的剖面示意圖。如圖5a、圖5b和圖5c所示，利用蝕刻等方式，使金屬層220的上表面下陷到一比半導(dǎo)體基材10的上表面10a低的水平。接著，在金屬層220上形成一上蓋層230。例如，上蓋層230可以是氮化硅上蓋層，但不限于此。例如，可以先在半導(dǎo)體基材10上全面沉積一氮化硅層，使氮化硅層填滿金屬層220上的凹陷區(qū)域，再以化學(xué)機(jī)械拋光(chemicalmechanicalpolishing，cmp)工藝拋光掉bdl溝槽22以外多余的氮化硅層，如此即形成上蓋層230。

在圖5a中，顯示出多數(shù)個(gè)方形區(qū)域40，各個(gè)方形區(qū)域40在沿著參考x軸方向上被bdl溝槽內(nèi)的氮化硅襯墊層210以及氮化硅上蓋層230所圍繞，在沿著參考y軸方向上被氮化硅上蓋層166所圍繞。在各個(gè)方形區(qū)域40內(nèi)，有源區(qū)12的存儲(chǔ)單元接觸區(qū)域12b被暴露出來(lái)。為改善存儲(chǔ)單元接觸電阻，增加存儲(chǔ)單元接觸區(qū)域的面積是當(dāng)務(wù)之急。根據(jù)本發(fā)明實(shí)施例，被氮化硅所包圍的方形區(qū)域40構(gòu)成一自限外延生長(zhǎng)區(qū)域，以方便進(jìn)行后續(xù)的接觸胞接觸區(qū)域加大工藝。

請(qǐng)同時(shí)參考圖6a、圖6b和圖6c。圖6a是根據(jù)本發(fā)明實(shí)施例所繪示的在方形區(qū)域40內(nèi)完成氧化層凹陷及外延之后的存儲(chǔ)器陣列布局示意圖。圖6b和圖6c分別是沿著圖6a中的線i-i'和ii-ii'所示的剖面示意圖。如圖6a、圖6b和圖6c所示，在形成上蓋層230之后，繼續(xù)進(jìn)行一(氧化層凹陷)蝕刻工藝，從各個(gè)方形區(qū)域40中選擇性的去除sti結(jié)構(gòu)14的上部。上述氧化層凹陷工藝可以采用，例如，稀釋氫氟酸(dilutedhf)溶液等對(duì)于周遭氮化硅上蓋層及硅具有蝕刻選擇性的濕蝕刻方法，去除sti結(jié)構(gòu)14的部分硅氧層。然而，應(yīng)理解其它對(duì)sti結(jié)構(gòu)14的硅氧層具有蝕刻選擇性的方法亦可以被采用，例如，干蝕刻方法。

從圖6a及圖6c中可清楚看到，在完成上述氧化層凹陷工藝之后，具有一落差h的l型凹陷區(qū)域420形成于各個(gè)方形區(qū)域40內(nèi)。從各個(gè)方形區(qū)域40內(nèi)去除sti結(jié)構(gòu)14的上部(氧化層)之后，可以暴露出有源區(qū)12的存儲(chǔ)單元接觸區(qū)域12b的兩相鄰側(cè)壁122及124。接著，進(jìn)行一外延硅成長(zhǎng)工藝，從暴露出來(lái)的存儲(chǔ)單元接觸區(qū)域12b的兩相鄰側(cè)壁122及124上成長(zhǎng)出外延硅層52，如此形成一增大的存儲(chǔ)單元接觸區(qū)域12b’。外延硅層52本身即可以作為電容的著墊，故本發(fā)明方法不需要另外制造著墊。上述外延硅成長(zhǎng)工藝可以自限于各個(gè)方形區(qū)域40，這是因?yàn)榉叫螀^(qū)域40在參考x軸方向及參考y軸方向上均被氮化硅上蓋層所圍繞。如此，可以有效解決鄰近存儲(chǔ)單元的潛在短路問(wèn)題。應(yīng)理解的是，在上述外延硅成長(zhǎng)工藝之前，還可以針對(duì)半導(dǎo)體基材10的上表面10a進(jìn)行預(yù)清潔處理。

根據(jù)本發(fā)明實(shí)施例，所述l型凹陷區(qū)域420并未被外延硅層52填滿，因此會(huì)在外延硅層52與鄰近的bdl溝槽22與字線溝槽160之間留下一間隙。然而，本領(lǐng)域技術(shù)人員應(yīng)可理解，在其它實(shí)施例中，所述l型凹陷區(qū)域420可以被外延硅層52填滿。

請(qǐng)同時(shí)參考圖7a、圖7b和圖7c。圖7a是根據(jù)本發(fā)明實(shí)施例所繪示的在形成介電層堆疊及電容之后的存儲(chǔ)器陣列布局示意圖。圖7b和圖7c分別是沿著圖7a中的線i-i'和ii-ii'所示的剖面示意圖。如圖7a、圖7b和圖7c所示，在完成上述外延硅成長(zhǎng)工藝之后，繼續(xù)在半導(dǎo)體基材10的上表面10a上沉積一介電層堆疊70。例如，介電層堆疊70可以包含，但不限于，一蝕刻停止層71、一層間介電層72、一中間層73、一層間介電層74以及一上蓋層75。例如，上述蝕刻停止層71可以包含氮化硅，但不限于此。上述層間介電層72以及層間介電層74可以包含磷硅玻璃(psg)、硼磷硅玻璃(bpsg)、氧化硅或低介電常數(shù)材料，但不限于此。上述上蓋層75可以包含氮化硅或氮氧化硅，但不限于此。

如圖7c所示，蝕刻停止層71是共形的覆蓋在上蓋層166上、襯墊層210于l型凹陷區(qū)域420內(nèi)的暴露表面上、外延硅層52上，及sti結(jié)構(gòu)14上。在形成介電層堆疊70之后，可以利用本領(lǐng)域公知技術(shù)，例如干蝕刻工藝，在介電層堆疊70中形成一電容溝槽810。所述電容溝槽810的底部暴露出部分各外延硅層52。接著，于電容溝槽810中形成一電容80。可以用本領(lǐng)域公知的技術(shù)制造電容80，雖然附圖中并未特別標(biāo)示細(xì)部結(jié)構(gòu)，但應(yīng)可理解其中可包含一底部電極、一電容介電層以及一上電極。

以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。