本發(fā)明的實(shí)施例涉及半導(dǎo)體領(lǐng)域，更具體地涉及用于具有柵極間隔件保護(hù)層的半導(dǎo)體器件的方法和結(jié)構(gòu)。

背景技術(shù)：

半導(dǎo)體集成電路(IC)工業(yè)經(jīng)歷了快速發(fā)展。IC材料和設(shè)計(jì)的技術(shù)進(jìn)步產(chǎn)生了多個(gè)IC時(shí)代，其中，每個(gè)時(shí)代都具有比先前時(shí)代更小且更復(fù)雜的電路。在IC演進(jìn)過程中，功能密度(即，每芯片面積中互連器件的數(shù)量)通常都在增加，同時(shí)幾何尺寸(即，可使用制造處理創(chuàng)建的最小組件(或線))減小。這種規(guī)?？s小工藝通常通過增加產(chǎn)量效率和降低相關(guān)成本來提供很多益處。這樣的規(guī)?？s小還增加了加工和制造IC的復(fù)雜度，并且為了實(shí)現(xiàn)這些進(jìn)步，需要IC加工和制造的類似發(fā)展。

例如，場效應(yīng)晶體管(FET)通常包括布置在柵極堆疊件的相對側(cè)上的源極/漏極部件。該柵極堆疊件由用于保護(hù)柵極堆疊件以及提高該柵極堆疊件的電性能的柵極間隔件圍繞。然而，該柵極間隔件在隨后的制造工藝(諸如中間制程(MEOL)工藝)中頻繁地?fù)p壞。例如，光刻工藝和蝕刻工藝用于限定并蝕刻孔以用于S/D和柵極通孔(或插塞)。該孔有時(shí)由于光刻重疊誤差而與下層的目標(biāo)未對準(zhǔn)。結(jié)果，該蝕刻工藝不僅去除了目標(biāo)材料，而且還去除了柵極間隔件的一部分。這導(dǎo)致了柵極堆疊件的性能的劣化、S/D通孔與柵極堆疊件的短路以及IC器件中的其他可靠性問題和缺陷。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施例提供了一種形成半導(dǎo)體器件的方法，所述方法包括：提供前體，所述前體包括：襯底；位于所述襯底上方的柵極堆疊件；位于所述柵極堆疊件上方的第一介電層；位于所述柵極堆疊件的側(cè)壁上和所述第一介電層的側(cè)壁上的柵極間隔件；和位于所述柵極堆疊件的相對側(cè)上的源極和漏極(S/D)接觸件；開槽所述柵極間隔件以至少部分地暴露所述第一介電層的側(cè)壁而不暴露所述柵極堆疊件的側(cè)壁；以及在開槽的柵極間隔件、所述第一介電層和所述源極和漏極接觸件上方形成間隔件保護(hù)層。

本發(fā)明的實(shí)施例還提供了一種形成半導(dǎo)體器件的方法，所述方法包括：提供前體，所述前體包括：襯底；位于所述襯底上方的柵極堆疊件；位于所述柵極堆疊件上方的第一介電層；位于所述柵極堆疊件的側(cè)壁上和所述第一介電層的側(cè)壁上的柵極間隔件；和位于所述柵極堆疊件的相對側(cè)上的源極和漏極(S/D)接觸件；開槽所述柵極間隔件以至少部分地暴露所述第一介電層的側(cè)壁而不暴露所述柵極堆疊件的側(cè)壁；以及開槽所述源極和漏極接觸件至低于所述第一介電層的頂面；以及在所述第一介電層、開槽的柵極間隔件和開槽的源極和漏極接觸件上方形成間隔件保護(hù)層。

本發(fā)明的實(shí)施例還提供了一種半導(dǎo)體器件，包括：襯底；位于所述襯底上方的柵極堆疊件；位于所述柵極堆疊件的側(cè)壁上的柵極間隔件；由所述柵極堆疊件和所述柵極間隔件分離開的源極和漏極(S/D)接觸件；位于所述柵極間隔件的一部分上方的間隔件保護(hù)層；位于所述柵極堆疊件上方并且與所述柵極堆疊件電連通的柵極通孔；以及位于所述源極和漏極接觸件上方并且與所述源極和漏極接觸件電連通的源極和漏極通孔。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒有被按比例繪制。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1A和圖1B是根據(jù)本發(fā)明的各個(gè)實(shí)施例形成半導(dǎo)體器件的方法的流程圖。

圖2A、圖2B、圖2C、圖2D、圖2E、圖2F、圖2G、圖2H、圖2I、圖2J、圖2K和圖2L是根據(jù)某實(shí)施例的根據(jù)圖1A和圖1B的方法構(gòu)造的半導(dǎo)體器件的一部分的截面圖。

具體實(shí)施方式

為了實(shí)施本發(fā)明的不同部件，以下公開內(nèi)容提供了許多不同的實(shí)施例或?qū)嵗Ｒ韵旅枋鲈筒贾玫奶囟ㄊ纠院喕景l(fā)明。當(dāng)然這些僅僅是示例并不意欲限定。例如，以下描述中第一部件形成在第二部件上可包括其中第一和第二部件以直接接觸形成的實(shí)施例，并且也可包括其中額外的部件形成插入到第一和第二部件中的實(shí)施例，使得第一和第二部件不直接接觸的實(shí)施例。再者，本發(fā)明可在各個(gè)實(shí)施例中重復(fù)參照數(shù)字和/或字母。該重復(fù)是為了簡明和清楚，而且其本身并不指示所述各種實(shí)施例和/或結(jié)構(gòu)之間的關(guān)系。

此外，為便于描述，在本文中可以使用諸如“在…之下”、“在…下方”、“下部”、“在…上方”、“上部”等的空間相對位置術(shù)語，以描述如圖中所示的一個(gè)元件或部件與另一元件或部件的關(guān)系。除了圖中所示的方位外，空間相對術(shù)語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，并且因此可以對本文中使用的空間相對位置描述符作同樣地解釋。

本發(fā)明總的來說涉及半導(dǎo)體器件及其形成方法。更具體地，本發(fā)明涉及具有柵極間隔件和位于該柵極間隔件上方的保護(hù)層的半導(dǎo)體器件。本發(fā)明的一個(gè)目的是在源極、漏極和柵極通孔蝕刻工藝期間提供對柵極間隔件的保護(hù)。在現(xiàn)今的光刻工藝中，如果不是不可能的話，重疊誤差是難以避免的。頻繁地，通孔蝕刻工藝還會部分地去除柵極間隔件。這導(dǎo)致了柵極電性能的劣化、源極和漏極通孔與柵極的短路、以及其他問題。所提供的主題旨在解決這種問題并且為器件制造和工藝控制這兩者提供直接益處。

圖1A和圖1B示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例的形成具有位于柵極間隔件之上的間隔件保護(hù)層的半導(dǎo)體器件100的方法10的流程圖。該方法10僅僅是實(shí)例，而并非意在對超出權(quán)利要求所明確列舉的公開內(nèi)容進(jìn)行限制。在方法10之前、期間和之后，可以提供附加的操作，并且能夠替換、消除或移動所描述的一些操作以用于本方法的附加的實(shí)施例。下文結(jié)合圖2A至圖2L描述方法10，其中，圖2A至圖2L是半導(dǎo)體器件100處于制造工藝的各個(gè)階段中的截面圖。

提供半導(dǎo)體器件100以用于說明的目的并且不必將本發(fā)明的實(shí)施例限制于任意數(shù)目的器件、任意數(shù)目的區(qū)域或任意配置的結(jié)構(gòu)或區(qū)域。而且，圖2A至圖2L中所示的半導(dǎo)體器件100可以是在IC的加工期間所制造的中間器件或其一部分，其可包括：靜態(tài)隨機(jī)存取存儲器(SRAM)和/或邏輯電路；諸如電阻器、電容器或電感器的無源組件；以及諸如p型場效應(yīng)晶體管(PFET)、n型FET(NFET)、諸如FinFET的多柵極FET、金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)、互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管、雙極晶體管、高壓晶體管、高頻晶體管、其他存儲器單元和它們的組合的有源組件。

在操作12中，方法10(圖1A)提供圖2A中所示的器件100的前體。為了易于討論，器件100的前體也被稱作器件100。參照圖2A，器件100包括襯底102以及在其中或其上形成的多種部件。襯底102包括多個(gè)源極和漏極(S/D)區(qū)域104以及位于S/D區(qū)域104之間的溝道區(qū)域106。器件100還包括鄰近溝道區(qū)域106設(shè)置的多個(gè)柵極堆疊件108、設(shè)置在每個(gè)柵極堆疊件108上方的介電層110以及位于每個(gè)柵極堆疊件108的側(cè)壁上和各個(gè)介電層110的側(cè)壁上的柵極間隔件112。在本實(shí)施例中，器件100還包括位于襯底102上方和柵極間隔件112側(cè)壁上的接觸蝕刻停止(CES)層114、以及位于CES層114上方的層間介電(ILD)層116。器件100還包括位于S/D區(qū)域104上方并且與S/D區(qū)域104電連通的S/D接觸件118。下文進(jìn)一步描述器件100的各個(gè)部件(或組件)。

在本實(shí)施例中，襯底102是硅襯底。在可選實(shí)施例中，襯底102包括：諸如鍺的元素半導(dǎo)體；諸如碳化硅、砷化鎵、砷化銦和磷化銦的化合物半導(dǎo)體；或諸如碳化硅鍺、磷化鎵砷和磷化鎵銦的合金半導(dǎo)體。在實(shí)施例中，襯底102可包括為了性能增強(qiáng)而應(yīng)變和/或被施加應(yīng)力的絕緣體上硅(SOI)襯底、可包括外延附生區(qū)域、包括隔離區(qū)域、包括摻雜區(qū)域和/或包括其他合適的部件和層。

S/D區(qū)域104可包括重?fù)诫sS/D(HDD)、輕摻雜S/D(LDD)、凸起區(qū)域、應(yīng)變區(qū)域、外延生長區(qū)域和/或其他合適的部件。該S/D區(qū)域104可通過蝕刻和外延生長、光暈(halo)注入、S/D注入、S/D激活和/或其他合適的工藝形成。在實(shí)施例中，S/D區(qū)域104還可包括硅化工藝(silicidation)。例如，該硅化工藝可通過以下工藝來形成，包括：沉積金屬層、對該金屬層退火從而使得該金屬層能夠與硅反應(yīng)以形成硅化物，并且隨后去除未反應(yīng)金屬層。在實(shí)施例中，襯底102包括鰭狀有源區(qū)域以用于形成諸如FinFET的多柵極FET。對于又一實(shí)施例，S/D區(qū)域104和溝道區(qū)域106可形成在鰭上或鰭中。

溝道區(qū)域106夾在一對S/D區(qū)域104之間。當(dāng)使用半導(dǎo)體器件100時(shí)，溝道區(qū)域106使電流在各個(gè)S/D區(qū)域104之間傳導(dǎo)。

柵極堆疊件108鄰近溝道區(qū)域106設(shè)置。柵極堆疊件108為多層結(jié)構(gòu)。在實(shí)施例中，柵極堆疊件108包括界面層、柵極介電層、功函數(shù)金屬層和金屬填充層。該界面層可包括諸如氧化硅(SiO₂)或氮氧化硅(SiON)的介電材料，并且可以通過化學(xué)氧化、熱氧化、原子層沉積(ALD)、化學(xué)氣相沉積(CVD)和/或其他合適的方法形成。該柵極介電層可包括高k介電層，諸如氧化鉿(HfO₂)、氧化鋯(ZrO₂)、氧化鑭(La₂O₃)、氧化鈦(TiO₂)、氧化釔(Y₂O₃)、鈦酸鍶(SrTiO₃)、其他合適的金屬氧化物或它們的組合；并且可以通過ALD和/或其他合適的方法形成。功函數(shù)金屬層可以是p型或n型功函數(shù)層。該p型功函數(shù)層包括從以下但不局限于此的組中選擇的金屬：氮化鈦(TiN)、氮化鉭(TaN)、釕(Ru)、鉬(Mo)、鎢(W)、鉑(Pt)或它們的組合。該n型功函數(shù)層包括從以下但不局限于此的組中選擇的金屬：鈦(Ti)、鋁(Al)、碳化鉭(TaC)、碳氮化鉭(TaCN)、氮硅化鉭(TaSiN)或它們的組合。該功函數(shù)金屬層可包括多層并且可通過CVD、PVD和/或其他合適的工藝沉積。該金屬填充層可包括鋁(Al)、鈷(Co)、銅(Cu)和/或其他合適的材料。該金屬填充層可通過CVD、PVD、鍍敷和/或其他合適的工藝形成。該柵極堆疊件108可在先柵極工藝或后柵極工藝(即，替換柵極工藝)中形成。

介電層110設(shè)置在柵極堆疊件108上方。在實(shí)施例中，介電層110包括金屬氧化物、金屬氮化物、或其他合適的介電材料。例如，該金屬氧化物可為氧化鈦(TiO₂)、氧化鋁(Al₂O₃)或其他金屬氧化物。例如，該金屬氮化物可為氮化鈦(TiN)、氮化鋁(AlN)、氮氧化鋁(AlON)、氮化鉭(TaN)、或其他金屬氮化物。介電層110可通過一個(gè)或多個(gè)沉積和蝕刻工藝形成在該柵極堆疊件108上方。

柵極間隔件112可為單層或多層結(jié)構(gòu)。在實(shí)施例中，間隔件112包括低k(如，k<7)介電材料。在一些實(shí)施例中，柵極間隔件112包括介電材料，諸如氧化硅(SiO₂)、氮化硅(SiN)、氮氧化硅(SiON)、其他介電材料或它們的組合。在實(shí)例中，柵極間隔件112通過以下步驟形成：在器件100上方毯式沉積第一介電層(如，具有統(tǒng)一厚度的SiO₂層)作為襯墊層并且在第一介電層上方沉積第二介電層(如，SiN層)作為主D狀間隔件，并隨后各向異性地蝕刻以去除介電層的一部分來形成柵極間隔件112。在本實(shí)施例中，柵極間隔件112設(shè)置在柵極堆疊件108和介電層110的側(cè)壁上，并且用于多個(gè)目的。例如，其在各個(gè)制造工藝期間保護(hù)柵極堆疊件108、在S/D區(qū)域104形成于襯底102中時(shí)用于偏移目的，并且?guī)椭岣邧艠O堆疊件108的電性能。

CES層114可包括介電材料，諸如氮化硅(SiN)、氧化硅(SiO₂)、氮氧化硅(SiON)和/或其他材料。CES層114可通過等離子體增強(qiáng)的CVD(PECVD)工藝和/或其他合適的沉積或氧化工藝形成。ILD層116可包括材料，諸如正硅酸乙酯(TEOS)氧化物、未摻雜硅酸鹽玻璃或摻雜的氧化硅，諸如硼磷硅酸鹽玻璃(BPSG)、熔融二氧化硅玻璃(FSG)、磷硅酸鹽玻璃(PSG)、摻雜硼的硅玻璃(BSG)的/或其他合適的介電材料。ILD層116可通過PECVD工藝、流動性CVD(FCVD)工藝或其他合適的沉積技術(shù)來沉積。在實(shí)施例中，CES層114沉積在其上覆蓋多種結(jié)構(gòu)的襯底102上方，并且ILD層116沉積在CES層114上方。隨后，回蝕刻ILD層116和CES層114以去除位于S/D區(qū)域104上方的相應(yīng)的部分，從而留出用于沉積S/D接觸件118的溝槽。結(jié)果，CES層114的一部分保留在柵極間隔件112的側(cè)壁上。

該S/D接觸件118設(shè)置在S/D區(qū)域104上方并且與S/D區(qū)域104電連通。S/D接觸件118由包括柵極堆疊件108、柵極間隔件112和CES層114的結(jié)構(gòu)分離。在實(shí)施例中，S/D接觸件118包括金屬，諸如鋁(Al)、鎢(W)、銅(Cu)、鈷(Co)、它們的組合、或其他合適的導(dǎo)電材料。在實(shí)施例中，使用合適的工藝沉積S/D接觸件金屬，諸如CVD、PVD、鍍敷、和/或其他合適的工藝。在沉積S/D接觸件金屬之后，執(zhí)行化學(xué)機(jī)械平坦化(CMP)工藝以平坦化器件100的頂面。結(jié)果，包括介電層110、柵極間隔件112和S/D接觸件118的多個(gè)層具有共面的表面。如圖2A中所示，在本實(shí)施例中，介電層110的頂面110'、柵極間隔件112的頂面112'以及S/D接觸件118的頂面118'基本共面。

在操作14中，方法10(圖1A)開槽柵極間隔件112。參照圖2B，在本實(shí)施例中，通過操作14開槽柵極間隔件112和CES層114兩者。在實(shí)施例中，操作14可使用干蝕刻、濕蝕刻或其他合適的蝕刻工藝。例如，干蝕刻工藝可實(shí)施含氧氣體、含氟氣體(如，CF₄、SF₆、CH₂F₂、CHF₃、和/或C₂F₆)、含氯其他(如，Cl₂、CHCl₃、CCl₄、和/或BCl₃)、含溴氣體(如，HBr和/或CHBR₃)、含碘氣體、其他合適的氣體和/或等離子體和/或它們的組合。例如，濕蝕刻工藝可包括使用稀氫氟酸(DHF)、氫氧化鉀(KOH)溶液、氨水、含有氫氟酸(HF)、硝酸(HNO₃)和/或醋酸(CH₃COOH)的溶液、或其他合適的濕蝕刻劑的蝕刻。在本實(shí)施例中，調(diào)整蝕刻工藝以選擇性地去除柵極間隔件112和CES層114的部分，而同時(shí)介電層110、ILD層116和S/D接觸件118保持基本不變。而且，開槽柵極間隔件112以暴露介電層110的側(cè)壁但是不暴露柵極堆疊件108的側(cè)壁。換句話說，柵極間隔件112的回蝕深度小于或等于介電層110的深度(沿著“z”方向)。在實(shí)施例中，開槽柵極間隔件112以完全暴露介電層110的側(cè)壁。如圖2B中所示，現(xiàn)在，柵極間隔件112的頂面112'低于介電層110的頂面110'和S/D接觸件118的頂面118'這兩者。

在操作16中，方法10(圖1A)開槽S/D接觸件118。參照圖2C，S/D接觸件118的頂面118'被開槽至介電層110的頂面110'下方。在本實(shí)施例中，S/D接觸件118的頂面118'同還低于柵極間隔件112的頂面112'。在可選的實(shí)施例中，S/D接觸件118的頂面118'高于或至少齊平于柵極間隔件112的頂面112'。在又一實(shí)施例中，S/D接觸件118的頂面118'被開槽至低于介電層110的底面?？赏ㄟ^干蝕刻、濕蝕刻、反應(yīng)離子蝕刻、或其他合適的蝕刻方法來開槽S/D接觸件118的頂面118'。此外，調(diào)整該蝕刻工藝以選擇性地去除S/D接觸件118的一部分，而器件100的其他部件保持基本不變。在方法10的實(shí)施例中，操作16是可選的，即，S/D接觸件18在操作18之前是否被開槽均可。

在操作18中，方法10(圖1A)在器件100上方形成間隔件保護(hù)層120。參照圖2D，間隔件保護(hù)層120覆蓋各個(gè)部件110、112、114、116和118的頂面。在本實(shí)施例中，間隔件保護(hù)層120是共形層，即，其具有基本統(tǒng)一的厚度(在“x-z”平面中)。在各個(gè)實(shí)施例中，間隔件保護(hù)層120具有從約10埃至約的范圍內(nèi)的厚度。間隔件保護(hù)層120可包括金屬氧化物、金屬氮化物或其他合適的介電材料。例如，該金屬氧化物可以是氧化鈦(TiO₂)、氧化鋁(Al₂O₃)或其他金屬氧化物。例如，該金屬氮化物可以是氮化鈦(TiN)、氮化鋁(AlN)、氮氧化鋁(AlON)、氮化鉭(TaN)或其他金屬氮化物。在各個(gè)實(shí)施例中，間隔件保護(hù)層120包括與介電層110的材料不同的材料。間隔件保護(hù)層120可通過ALD、PVD、CVD或其他合適的沉積方法形成。

在操作20中，方法10(圖1A)在間隔件保護(hù)層120上方形成另一介電層122。參照圖2E，介電層122沉積在器件100上并且填充其上的各個(gè)溝槽。介電層122可包括金屬氧化物(如，TiO₂和Al₂O₃)、金屬氮化物(如，TiN、AlN、AlON和TaN)、或其他合適的介電材料。在各個(gè)實(shí)施例中，介電層122包括與間隔件保護(hù)層120的材料不同的材料。另外，介電層110和112可為相同或不同的材料。介電層122可使用PVD、CVD或其他沉積方法來沉積。

在操作22中，方法10(圖1A)開槽介電層122和間隔件保護(hù)層120以暴露介電層110。參照圖2F，開槽介電層122，并且間隔件保護(hù)層120的位于介電層110上方的部分被去除。在實(shí)施例中，操作22包括CMP工藝以用于開槽各個(gè)層。在又一實(shí)施例中，ILD層116的一部分和介電層110的一部分也在該工藝中被去除。在未開槽S/D接觸件118(例如，未執(zhí)行操作16)的另一實(shí)施例中，操作22還可以去除S/D接觸件118的一部分。在又一實(shí)施例中，間隔件保護(hù)層120的一部分保留在介電層110的側(cè)壁上(沿著“z”方向)。在各個(gè)實(shí)施例中，間隔件保護(hù)層120的位于柵極間隔件112上方的部分在操作22中保持基本不變。

在操作24中，方法10(圖1B)形成其中要形成第一層級通孔的一個(gè)或多個(gè)介電層。該一個(gè)或多個(gè)介電層在本發(fā)明中被稱作第一層級(或?qū)蛹?)介電層。參照圖2G，在本實(shí)施例中，第一層級介電層包括CES層124和位于CES層124上方的ILD層126。CES層124可包括諸如SiN、SiO₂、SiON的介電材料。ILD層126可包括諸如的TEOS、BPSG、FSG、PSG和BSG的氧化物。ILD層126和CES層124可包括分別與ILD層116和CES層114相同的材料，或者包括不同的材料。而且，在本實(shí)施例中，CES層124可包括與介電層110和/或介電層122相同的材料。CES層124可通過PECVD工藝或其他合適的沉積或氧化工藝形成。ILD層126可通過PECVD工藝、FCVD工藝或其他合適的沉積工藝形成。

在操作26中，方法10(圖1B)蝕刻各個(gè)層以在S/D接觸件118上方形成孔(或溝槽)128a和128b。參照圖2H，ILD層126、CES層124和介電層122的一部分被去除，并且間隔件保護(hù)層120暴露在孔128a和128b中。孔128a和128b通過多種工藝形成，包括光刻和蝕刻工藝。該光刻工藝可包括在ILD層126上方形成光刻膠(或抗蝕劑)、將該抗蝕劑曝光為限定孔128a和128b的多種幾何形狀的圖案、執(zhí)行曝光后烘焙工藝，并且使該抗蝕劑顯影以形成包括抗蝕劑的掩模元件。然后，該掩模元件或其衍生物被用于將凹槽蝕刻到包括層126、124和122的多個(gè)層中。該掩模元件(如，圖案化的光刻膠)隨后被去除。該蝕刻工藝可包括一種或多種干蝕刻工藝、濕蝕刻工藝和其他合適的蝕刻技術(shù)。特別地，操作26包括蝕刻工藝，調(diào)整該蝕刻工藝以選擇性地去除介電層122，而同時(shí)間隔件保護(hù)層120在蝕刻工藝中保持基本不變。在實(shí)施例中，該蝕刻工藝包括各向異性蝕刻，諸如各向異性干蝕刻工藝。

在光刻工藝中，如果不是不可能的話，重疊誤差是很難避免的。該重疊誤差指代由掩模元件限定的圖案與下面的目標(biāo)之間的未對準(zhǔn)。出于說明的目的和比較的目的，圖2H示出了孔128a與其目標(biāo)S/D接觸件118恰當(dāng)?shù)貙?zhǔn)，而同時(shí)孔128b與其目標(biāo)S/D接觸件118未對準(zhǔn)。特別地，孔128b部分地覆蓋間隔件112。在沒有間隔件保護(hù)層120的情況下，該蝕刻工藝將去除柵極間隔件112的暴露在孔128b中的部分。一個(gè)原因在于，柵極間隔件112通常是相對于介電層122不具有足夠的蝕刻選擇性的低k介電材料。換句話說，去除介電層122的蝕刻工藝通常也會去除柵極間隔件112。如果柵極間隔件112被蝕刻掉，則柵極堆疊件108可能會與將要設(shè)置沉積在孔128b中的S/D通孔(或插塞)短路，如此導(dǎo)致器件缺陷。在本實(shí)施例中，該間隔件保護(hù)層120相對于介電層122具有足夠的蝕刻選擇性。結(jié)果，即便出現(xiàn)光刻重疊誤差(正如在孔128b的實(shí)例中)，該柵極間隔件112也會得到有利的保護(hù)而免于蝕刻工藝。

在操作28中，方法10(圖1B)蝕刻多個(gè)層以在柵極堆疊件108上方形成孔(或溝槽)130a和130b。參照圖2I，該蝕刻工藝蝕刻ILD層126、CES層124和介電層110以暴露柵極堆疊件108的頂面。在實(shí)施例中，類似于操作26，操作28包括光刻和蝕刻工藝。例如，光刻工藝限定并且使覆蓋ILD層126的掩模元件顯影，并且該蝕刻工藝使用諸如蝕刻掩模的掩模元件蝕刻多個(gè)層以形成孔130a和130b。例如，孔128a和128b可通過相同的掩模元件得到保護(hù)而免于蝕刻工藝。在實(shí)施例中，操作28包括多個(gè)選擇性蝕刻工藝。例如，操作28包括調(diào)整以選擇性地去除CES層124的蝕刻工藝，而同時(shí)間隔件保護(hù)層120保持基本不變。在本實(shí)施例中，操作28包括調(diào)整以選擇性地去除介電層110的蝕刻工藝，而同時(shí)間隔件保護(hù)層120保持基本不變。在又一實(shí)施例中，蝕刻工藝可為各向異性蝕刻工藝，諸如各向異性干蝕刻工藝。

同參照操作26所討論的類似，光刻重疊誤差可導(dǎo)致孔130a和/或130b與相應(yīng)的柵極堆疊件108未對準(zhǔn)。出于說明目的和比較目的，圖2I示出孔130a與其目標(biāo)柵極堆疊件108恰當(dāng)?shù)貙?zhǔn)，而孔130b與其目標(biāo)柵極堆疊件108未對準(zhǔn)。特別地，孔130b部分地覆蓋柵極間隔件112。在沒有間隔件保護(hù)層120的情況下，蝕刻工藝將會蝕刻掉112將暴露在孔130b中的部分，這是因?yàn)闁艠O間隔件112相對于介電層110不具有足夠的蝕刻選擇性。因此，這將導(dǎo)致柵極堆疊件108的電性能的劣化，以及其他的長期穩(wěn)定性問題。在本實(shí)施例中，在蝕刻介電層110時(shí)，柵極間隔件112得到間隔件保護(hù)層120有利地保護(hù)。

在操作30中，方法10(圖1B)去除間隔件保護(hù)層120(如果有的話)的暴露在S/D貫通孔128a和128b中以及柵極貫通孔130a和130b中的部分。參照圖2J，間隔件保護(hù)層120的(尤其是位于S/D貫通孔128a和128b中的)部分被去除以暴露其下面的S/D接觸件118。在實(shí)施例中，間隔件保護(hù)層120可通過干蝕刻工藝、濕蝕刻工藝或其他合適的蝕刻工藝而去除。在又一實(shí)施例中，調(diào)整該蝕刻工藝以選擇性地去除間隔件保護(hù)層120，而同時(shí)柵極間隔件112保持基本不變。

在操作32中，方法10(圖1B)在孔128a、128b、130a和130b中形成通孔(或插塞)。在實(shí)施例中，操作32包括將金屬132沉積在器件100上方從而填充到孔中(圖2K)并且執(zhí)行CMP工藝以去除多于的金屬并平坦化器件100的頂面(圖2L)。結(jié)果，S/D通孔134a和134b分別形成在孔128a和128b中并且與S/D接觸件118電連通，并且柵極通孔136a和136b分別形成在孔130a和130b中并且與柵極堆疊件108電連通。S/D通孔134b和柵極通孔136b部分地設(shè)置在相應(yīng)的柵極間隔件112上方。在實(shí)施例中，金屬132可包括鋁(Al)、鎢(W)、鈷(Co)、銅(Cu)和/或其他合適的材料。金屬132可通過CVD、PVD、鍍敷和/或其他合適的工藝形成。如圖2L中所示，在操作26和28中，由于間隔件保護(hù)層120，所以柵極間隔件112在各個(gè)蝕刻工藝的整個(gè)過程中保持基本完整。柵極間隔件112的位于每個(gè)柵極堆疊件108的相對側(cè)壁上的部分具有大約相同的高度，即便S/D通孔134b和柵極通孔136b定位于此。而且，間隔件保護(hù)層120的一部分保留在器件100中。例如，間隔件保護(hù)層120的一些部分設(shè)置在柵極間隔件112、S/D接觸件118和/或CES層114上方。

在操作34中，方法10(圖1B)進(jìn)行至又一步驟以完成器件100的制造。例如，方法10可形成多層互連結(jié)構(gòu)，該多層互連結(jié)構(gòu)將S/D通孔(134a和134b)和柵極通孔(136a和136b)與器件100的其他部分連接以形成完整的IC。

盡管并非意在限制，但是本發(fā)明的一個(gè)或多個(gè)實(shí)施例為半導(dǎo)體器件及其形成工藝提供了很多益處。例如，存在于柵極間隔件上方的間隔件保護(hù)層在形成第一層級通孔(S/D通孔和柵極通孔)時(shí)在各個(gè)蝕刻工藝中保護(hù)柵極間隔件。所提供的主題能夠容易地集成到現(xiàn)有的IC生產(chǎn)線中。另外，上面公開的形成方法容許某些工藝變化并且提供了大致的解決辦法以用于半導(dǎo)體器件制造。本發(fā)明不僅能夠被用于制造平面型FET，而且還能夠被用于三維器件和多柵極器件，諸如雙柵極FET、FinFET、三柵極FET、歐米伽FET、全環(huán)柵(GAA)器件以及垂直GAA器件。

在一個(gè)示例性實(shí)施例中，本發(fā)明涉及一種形成半導(dǎo)體器件的方法。該方法提供前體，其包括襯底、位于襯底上方的柵極堆疊件、位于柵極堆疊件上方的第一介電層、位于柵極堆疊件的側(cè)壁上和第一介電層的側(cè)壁上的柵極間隔件、以及位于柵極堆疊件的相對側(cè)上的源極和漏極(S/D)接觸件。該方法還包括開槽柵極間隔件以至少部分地暴露第一介電層的側(cè)壁而不暴露柵極堆疊件的側(cè)壁。該方法還包括在開槽的柵極間隔件、第一介電層和S/D接觸件上方形成間隔件保護(hù)層。

在另一示例性實(shí)施例中，本發(fā)明涉及一種形成半導(dǎo)體器件的方法。該方法包括提供前體，其包括襯底、位于襯底上方的柵極堆疊件、位于柵極堆疊件上方的第一介電層、位于柵極堆疊件的側(cè)壁上和第一介電層的側(cè)壁上的柵極間隔件、以及位于該柵極堆疊件的相對側(cè)上的源極和漏極(S/D)接觸件。該方法還包括開槽柵極間隔件以至少部分地暴露第一介電層的側(cè)壁而不暴露柵極堆疊件的側(cè)壁。該方法還包括開槽S/D接觸件至低于第一介電層的頂面并且在開槽的柵極間隔件、第一介電層和S/D接觸件上方形成間隔件保護(hù)層。

在又一示例性實(shí)施例中，本發(fā)明涉及一種半導(dǎo)體器件。該半導(dǎo)體器件包括襯底、位于襯底上方的柵極堆疊件、位于柵極堆疊件的側(cè)壁上的柵極間隔件以及由柵極堆疊件和柵極間隔件分離開的源極和漏極(S/D)接觸件。該半導(dǎo)體器件還包括位于柵極間隔件的一部分上方的間隔件保護(hù)層。該半導(dǎo)體器件還包括柵極通孔和S/D通孔，柵極通孔位于柵極堆疊件上方并與柵極堆疊件電連通，S/D通孔位于S/D接觸件上方并且與S/D接觸件電連通。

本發(fā)明的實(shí)施例提供了一種形成半導(dǎo)體器件的方法，所述方法包括：提供前體，所述前體包括：襯底；位于所述襯底上方的柵極堆疊件；位于所述柵極堆疊件上方的第一介電層；位于所述柵極堆疊件的側(cè)壁上和所述第一介電層的側(cè)壁上的柵極間隔件；和位于所述柵極堆疊件的相對側(cè)上的源極和漏極(S/D)接觸件；開槽所述柵極間隔件以至少部分地暴露所述第一介電層的側(cè)壁而不暴露所述柵極堆疊件的側(cè)壁；以及在開槽的柵極間隔件、所述第一介電層和所述源極和漏極接觸件上方形成間隔件保護(hù)層。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，方法還包括：在形成所述間隔件保護(hù)層之前，開槽所述源極和漏極接觸件至低于所述第一介電層的頂面。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，在開槽所述柵極間隔件之前，所述柵極間隔件、所述第一介電層和所述源極和漏極接觸件共面。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述開槽所述柵極間隔件完全暴露所述第一介電層的側(cè)壁。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，方法還包括：在所述間隔件保護(hù)層上方形成第二介電層；以及至少開槽所述第二介電層和所述間隔件保護(hù)層以暴露所述第一介電層的頂面。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，方法還包括：在具有所述間隔件保護(hù)層以及所述第一介電層和所述第二介電層的所述前體上方形成第一層級介電層；穿過所述第一層級介電層在所述源極和漏極接觸件上方形成源極和漏極貫通孔；以及穿過所述第一層級介電層形成柵極貫通孔以至少部分地暴露所述柵極堆疊件。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，方法還包括：去除所述間隔件保護(hù)層的通過所述源極和漏極貫通孔和所述柵極貫通孔暴露的部分；在所述源極和漏極貫通孔中形成源極和漏極通孔；以及在所述柵極貫通孔中形成柵極通孔。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述形成所述源極和漏極通孔和所述形成所述柵極通孔是通過相同的工藝進(jìn)行的。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述形成所述源極和漏極貫通孔包括蝕刻工藝，調(diào)整所述蝕刻工藝以選擇性地去除所述第二介電層而同時(shí)所述間隔件保護(hù)層保持不變。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述形成所述柵極貫通孔包括蝕刻工藝，調(diào)整所述蝕刻工藝以選擇性地去除所述第一介電層而同時(shí)所述間隔件保護(hù)層保持不變。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述蝕刻工藝包括各向異性蝕刻。

本發(fā)明的實(shí)施例還提供了一種形成半導(dǎo)體器件的方法，所述方法包括：提供前體，所述前體包括：襯底；位于所述襯底上方的柵極堆疊件；位于所述柵極堆疊件上方的第一介電層；位于所述柵極堆疊件的側(cè)壁上和所述第一介電層的側(cè)壁上的柵極間隔件；和位于所述柵極堆疊件的相對側(cè)上的源極和漏極(S/D)接觸件；開槽所述柵極間隔件以至少部分地暴露所述第一介電層的側(cè)壁而不暴露所述柵極堆疊件的側(cè)壁；以及開槽所述源極和漏極接觸件至低于所述第一介電層的頂面；以及在所述第一介電層、開槽的柵極間隔件和開槽的源極和漏極接觸件上方形成間隔件保護(hù)層。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，方法還包括：在所述間隔件保護(hù)層上方形成第二介電層；以及至少開槽所述第二介電層和所述間隔件保護(hù)層以暴露所述第一介電層的頂面。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，方法還包括：在暴露所述第一介電層的頂面之后，在所述間隔件保護(hù)層以及所述第一介電層和所述第二介電層上方形成第一層級介電層；穿過所述第一層級介電層形成源極和漏極貫通孔以暴露所述間隔件保護(hù)層的位于所述源極和漏極接觸件上方的部分；以及穿過所述第一層級介電層形成柵極貫通孔以至少部分地暴露所述柵極堆疊件。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述形成所述源極和漏極貫通孔包括蝕刻工藝，調(diào)整所述蝕刻工藝以選擇性地去除所述第二介電層而所述間隔件保護(hù)層保持不變。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述形成所述柵極貫通孔包括蝕刻工藝，調(diào)整所述時(shí)刻工藝以選擇性地去除所述第一介電層而所述間隔件保護(hù)層保持不變。

本發(fā)明的實(shí)施例還提供了一種半導(dǎo)體器件，包括：襯底；位于所述襯底上方的柵極堆疊件；位于所述柵極堆疊件的側(cè)壁上的柵極間隔件；由所述柵極堆疊件和所述柵極間隔件分離開的源極和漏極(S/D)接觸件；位于所述柵極間隔件的一部分上方的間隔件保護(hù)層；位于所述柵極堆疊件上方并且與所述柵極堆疊件電連通的柵極通孔；以及位于所述源極和漏極接觸件上方并且與所述源極和漏極接觸件電連通的源極和漏極通孔。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中：所述柵極間隔件的第一部分和第二部分位于所述柵極堆疊件的相對側(cè)上并且具有相同的高度；以及所述源極和漏極通孔中的一個(gè)部分地設(shè)置在所述柵極間隔件的第一部分上方。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中：所述柵極間隔件的第一部分和第二部分位于所述柵極堆疊件的相對側(cè)上并且具有相同的高度；以及所述柵極通孔部分地設(shè)置在所述柵極間隔件的第一部分上方。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述源極和漏極接觸件的頂面低于所述柵極間隔件的頂面，并且其中，所述間隔件保護(hù)層的一部分設(shè)置在所述源極和漏極接觸件上方。

上面論述了若干實(shí)施例的部件，使得本領(lǐng)域普通技術(shù)人員可以更好地理解本發(fā)明的各個(gè)方面。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或更改其他用于達(dá)到與這里所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)同優(yōu)點(diǎn)的處理和結(jié)構(gòu)。本領(lǐng)域普通技術(shù)人員也應(yīng)該意識到，這種等效構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。