本文中討論的實施例的特定方面涉及在高頻下可操作的電子設(shè)備。

背景技術(shù)：

已經(jīng)在在高頻下可操作的電子設(shè)備內(nèi)實現(xiàn)了諸如微帶線和/或共面線的傳輸線，用于攜載具有高于幾千兆赫茲的頻率分量的信號。這些傳輸線需要通過設(shè)置在傳輸線第一端的各個焊盤聯(lián)接到外部電路，并且焊盤通過鍵合引線、凸塊等電聯(lián)接到外部電路。這種電子設(shè)備經(jīng)常配備有電路板上的半導體器件，半導體器件能夠輸出較大電力，經(jīng)常被稱為功率放大模塊。日本專利申請公開No.2004-327611公開了這種功率放大模塊。

技術(shù)實現(xiàn)要素：

傳輸線的特征可以在于其特征阻抗匹配系統(tǒng)的特征阻抗。然而，設(shè)置在傳輸線端部的焊盤其阻抗并不一直匹配系統(tǒng)的特征阻抗，因為焊盤不需要具有與外部裝置安全且可靠連接的主要功能。因此，經(jīng)常出現(xiàn)由于阻抗不匹配而導致的焊盤處的信號反射并且信號反射使要在傳輸線上傳輸?shù)男盘柕馁|(zhì)量劣化。特別地，當信號包含例如微波帶和/或毫米波帶中的極高頻率分量時，阻抗不匹配邊界處的信號反射時常變得至關(guān)重要。

本申請的一方面涉及一種在高于50GHz的頻率下可操作的半導體器件。所述半導體器件包括半導體襯底、接地圖案、信號線、焊盤和短截線。所述半導體襯底在其中包括半導體有源元件。所述接地圖案設(shè)置在所述半導體襯底上并且在所述半導體襯底和所述接地圖案之間夾有絕緣層。所述信號線設(shè)置在所述半導體襯底中并且與所述接地圖案重疊并且插入所述絕緣層中，以構(gòu)成作為微帶線的傳輸線，將半導體有源元件連接到焊盤。所述焊盤設(shè)置在所述半導體襯底上并且連接到所述傳輸線。所述短截線與所述接地圖案重疊并且插入所述絕緣層中，其一端連接到所述焊盤并且其另一端連接到接地。本發(fā)明的半導體器件的特征在于，所述短截線具有比所述傳輸線上攜載的信號的四分之一波長(λ/4)短的長度。也就是說，本發(fā)明的短截線表現(xiàn)得像補償焊盤引起的寄生電容的短的短截一樣。

附圖說明

根據(jù)下面參照附圖對本發(fā)明的優(yōu)選實施例的詳細描述，將更好地理解以上和其他目的、方面和優(yōu)點，在附圖中：

圖1示意性示出根據(jù)比較例的電子設(shè)備的剖視圖；

圖2A是從組件基底看到的、比較例的半導體器件的平面圖，圖2B是從半導體器件看到的、比較例的組件基底的平面圖；

圖3示意性示出根據(jù)第一實施例的電子設(shè)備的剖視圖；

圖4A是第一實施例的半導體器件的平面圖，圖4B也是第一實施例的組件基底的平面圖；

圖5示出圖3中示出的半導體器件的焊盤和短截線周圍的一部分的經(jīng)放大剖視圖；

圖6A是比較例的電子設(shè)備的等效電路圖，圖6B示出第一實施例的電子設(shè)備的等效電路圖；

圖7A和圖7B示出s參數(shù)S₁₁的數(shù)值計算的結(jié)果，其中，圖7A和圖7B中的實線對應于第一實施例并且虛線對應于比較例；

圖8是根據(jù)第二實施例的半導體器件的平面圖；

圖9示意性示出配備有圖8中示出的半導體器件的電子設(shè)備的剖視圖；

圖10示意性示出包括根據(jù)第三實施例的半導體器件的電子設(shè)備的剖視圖；

圖11A是從組件基底看到的、第三實施例的半導體器件的平面圖，圖11B放大了第三實施例的半導體器件的焊盤周圍的一部分；

圖12是根據(jù)第四實施例的半導體器件的平面圖；

圖13示意性示出第五實施例的電子設(shè)備的剖視圖；

圖14A是半導體器件的平面圖，圖14B是組件基底的平面圖，其均是根據(jù)第五實施例；

圖15示出反映了圖13至圖14B中示出的第五實施例的電子設(shè)備的布置的等效電路圖；

圖16A示意性示出根據(jù)第六實施例的半導體器件的平面圖，圖16B是包括第六實施例的加寬的線的電子設(shè)備的電路圖；

圖17A示出圖16A中示出的第六實施例的電子設(shè)備的s參數(shù)S₁₁的頻率響應，圖17B示出s參數(shù)S₁₁的響應的史密斯圖；

圖18A將根據(jù)第一實施例和第六實施例的電子設(shè)備的信號反射S₁₁的50至100GHz的頻率響應與比較例的頻率響應進行比較，圖18B用史密斯圖示出其比較；

圖19示意性示出修改圖16A中示出的第六實施例的半導體器件得到的半導體器件的平面圖；

圖20示意性示出根據(jù)第七實施例的半導體器件的平面圖；

圖21A將第六實施例和第七實施例的半導體器件的s參數(shù)S₁₁與比較例的s參數(shù)S₁₁進行比較，圖21B用史密斯圖示出其比較；

圖22A和圖22B是均修改圖20中示出的第七實施例的半導體器件得到的半導體器件的平面圖；以及

圖23A和圖23B是均修改圖20中示出的第七實施例的半導體器件得到的半導體器件的平面圖。

具體實施方式

比較例

首先，將描述比較例。圖1示意性示出根據(jù)比較例的電子設(shè)備100的剖視圖。電子設(shè)備100包括半導體器件110，半導體器件110通過凸塊30顛倒地安裝在組件基底20上。半導體器件110在其半導體襯底12上包括絕緣層14、形成在絕緣層14中的互連16和在絕緣層14的頂部上的金屬圖案18。被填充金屬的通孔15將絕緣層14的表面上的金屬圖案18電連接到絕緣層14中的互連16。互連16包括信號線34，信號線34電連接到集成在半導體襯底12內(nèi)的半導體元件。金屬圖案18包括接地圖案32和焊盤36，其中，信號線34與接地圖案32重疊，從而構(gòu)成作為微帶線的傳輸線33。

組件基底20還包括在襯底22的頂表面上的金屬圖案28，金屬圖案28包括接地圖案42、焊盤46和信號線44；同時，襯底22還包括在其整個背表面上的接地圖案26。襯底22的頂表面上的接地圖案42通過也被填充金屬的通孔25電連接到襯底背表面上的接地圖案26。金屬圖案28的一部分被覆蓋層24覆蓋。頂表面上的信號線44與背表面上的接地圖案26重疊，從而構(gòu)成微帶線類型的傳輸線43。

圖2A是從組件基底20看到的、半導體器件110的平面圖，而圖2B是從半導體器件110看到的組件基底20的平面圖，其中，圖2A用虛線示出埋入絕緣層14中的信號線34。如圖2A中所示，半導體器件110包括其頂表面上的接地圖案32，其中，接地圖案32具有圓形空位點35，焊盤36形成在空位點35內(nèi)，以留出甜甜圈形狀的空位區(qū)域。也就是說，焊盤36可通過空位甜甜圈形狀的圖案與接地圖案32電隔離。埋入絕緣層14中的信號線34與接地圖案32重疊，從而構(gòu)成作為微帶線的傳輸線。

圖2B也是從半導體器件110看到的、組件基底20的平面圖，其中，圖2B用相應的虛線或圓形示出通孔25、凸塊30和半導體器件110的邊緣。襯底22的頂表面上的接地圖案42面對半導體器件110的接地圖案32。接地圖案42包括包圍焊盤46的空位帶45。因此，焊盤46電連接到信號線44并且通過空位帶45與接地圖案42電隔離。凸塊30設(shè)置在焊盤46和接地圖案42上。另外，通孔25將襯底22的頂表面上的接地圖案42電連接到其背表面上的接地圖案26。

半導體器件110中的信號線34具有被確定使得其特征阻抗是例如50Ω的寬度。當信號線34上傳輸?shù)男盘柊哳l分量時，信號線34的寬度減小。例如，當信號包含毫米波帶中的頻率分量時，信號線34的寬度變成大約10μm或更小。另一方面，焊盤36需要具有大約100μm的尺寸，以便通過例如凸塊30將半導體器件110安裝在組件基底20上。因此，焊盤36和/或凸塊30不可避免地造成焊盤36和接地圖案32之間以及凸塊30和接地圖案32之間的寄生電容元件，這將擾亂焊盤36處的傳輸線33的阻抗匹配狀況。

第一實施例

圖3示意性示出根據(jù)第一實施例的電子設(shè)備1的剖視圖。圖4A是半導體器件10的平面圖，而圖4B也是組件基底20的平面圖。第一實施例的電子設(shè)備1的特征在于，互連16包括短截線38，短截線38的一端通過通孔15連接到焊盤36，而其另一端通過通孔15h接地至接地圖案32。符號H₁₂至H₂₈分別對應于半導體襯底12、絕緣層14、金屬圖案18、襯底22、覆蓋層24和金屬圖案28的厚度。其他符號W₂₅至W₄₆分別對應于通孔25、凸塊30、信號線34、空位點35、焊盤36、短截線38、信號線44、空位帶45和焊盤46的寬度。符號W₃₁和E₃₈分別對應于凸塊30之間的節(jié)距和短截線38的長度。半導體器件10的其他布置和組件基底20的其他布置與圖1至圖2B中示出的比較例的布置相同。

圖5示出焊盤36和短截線38周圍的一部分的經(jīng)放大剖視圖。絕緣層14是通過堆疊多個層14a至14d而形成的，其中，后面三個層14b至14d分別在其中包括互連16a至16c。，圖5示出顛倒的半器10在其中金屬圖案18在最頂層14d上。通孔15b至15d分別穿過三個層14b至14d。層14b中的互連16a包括信號線34和短截線38，其中，信號線34的端部之一通過包括通孔15b至15d的通孔15f和互連16b和16c電連接到焊盤36。短截線38的一端也通過包括通孔15b至15d的通孔15g和互連16b和16c連接到焊盤36；同時，短截線38的端部通過也包括通孔15b和15d的通孔15h和互連16c和16d接地至接地圖案32。

本實施例的短截線38與接地圖案32重疊，并且其一端通過通孔15g連接到焊盤36并且其另一端通過通孔15h連接到接地圖案32。因此，從焊盤36穿過通孔15g、短截線38和通孔15h到達接地圖案32的線可像短的短截一樣地操作。因為兩個通孔15g和15h具有遠比短截線38的長度短的長度，所以短截線38的長度基本上變成短的短截的長度。短截線38的長度比四分之一波長λ/4短，其中，λ是通過傳輸線33傳播的信號的波長，這意味著，短截線38可被視為針對通過傳輸線33傳播的信號的電感器。將針對接地圖案32的焊盤36的寄生電容和短截線38的電感分別指代為C_pad和L_stub；由焊盤36的電容C_pad和短截線38的電感L_stub確定的電容C_total是通過下式提供的：

C_total＝C_pad-1/(ω²·L_stub)。

因此，可通過變化短截線38的長度來調(diào)節(jié)電容C_total，這意味著，短截線38的長度可補償焊盤36和傳輸線33之間的阻抗不匹配。

可供選擇地，可通過分別設(shè)置在半導體器件10和組件基底20的表面上的金屬圖案18或28來形成短的短截。然而，短的短截的電氣長度不是可選的，因為焊盤36和接地圖案32之間的距離和/或焊盤46和接地圖案42之間的距離不可大大地變化。另一方面，第一實施例通過短截線38與接地圖案32的重疊來提供短的短截，從而能夠大大地變化短截線的長度。另外，在半導體襯底12上形成傳輸線33(參見圖3)的同時，形成短截線38，這意味著，可通過半導體工藝精確地形成短截線38，并且可精確地控制上述的總電容C_total。短截線38優(yōu)選地形成在焊盤36的與信號線34相對的一側(cè)。此外，短截線38優(yōu)選地在與信號線34形成至少90度角度的方向上延伸。

當經(jīng)過電子設(shè)備1的信號包含40GHz至60GHz的頻率分量時，以下列出各個元件的典型尺寸和材料。然而，這些尺寸和材料僅僅是示例并且可以可選地更換成各種尺寸和材料。在以下的表1中，參數(shù)ε和Z₀分別是傳輸線的材料的介電常數(shù)和特征阻抗。

表1

接下來，針對第一實施例和比較例，在數(shù)值上評價從信號線44看到的焊盤處的按照s參數(shù)S₁₁中的一個進行的信號反射。針對表1中列出的尺寸和材料，執(zhí)行數(shù)值計算。圖6A是比較例的電子設(shè)備1的等效電路圖，而圖6B示出本實施例的電子設(shè)備的等效電路圖。如圖6A和圖6B中所示的，用電感器L₁和L₂和電容器C₁指代凸塊30，其中，兩個電感器L₁和L₂串聯(lián)連接在焊盤36和36之間；而電容器C₁連接在電感器L₁和L₂和接地之間。數(shù)值計算假設(shè)，兩個電感器L₁和L₂具有5pF的電感，電容器C₁具有15pF的電容。

另外，將焊盤36和46視為兩條傳輸線3和4的數(shù)值計算具有分別對應于焊盤36和46的物理尺寸的長度和寬度。假設(shè)傳輸線33通過具有50Ω電阻的電阻器R₁加以端接。用傳輸線5等價地指代短截線38。數(shù)值計算還假設(shè)端子T₁對應于設(shè)置在組件基底20上的傳輸線43，和從端子T₁看到的凸塊30的計算的s參數(shù)S₁₁。

圖7A和圖7B示出s參數(shù)S₁₁的數(shù)值計算的結(jié)果，其中，圖7A和圖7B中的實線對應于本實施例并且虛線對應于比較例。如圖7A中所示，比較例增大了高于40GHz的頻率下的s參數(shù)S₁₁。另一方面，本實施例的s參數(shù)S₁₁變得小于范圍從40至60GHz的頻率下的比較例的s參數(shù)S₁₁。

圖7B用從0.2GHz至100GHz的頻率下的史密斯圖示出圖7A中示出的s參數(shù)S₁₁。如圖7B中所示，第一實施例實現(xiàn)了較高頻率下的較小信號反射S₁₁。短截線38優(yōu)選地具有比λ/12長且比3λ/12短的長度。短截線38還優(yōu)選地具有λ/6的長度。

第二實施例

第二實施例涉及此后僅僅被指代為MMIC的單片微波集成電路，其配備有第一實施例的半導體器件10。圖8是第二實施例的半導體器件10A的平面圖，其中，圖8示出信號線34a和34b、短截線38a和38b和半導體有源元件50作為各條虛線。圖9示意性示出配備有圖8中示出的半導體器件10A的電子設(shè)備1A的剖視圖。

參照圖8，半導體襯底12在其中集成半導體有源元件50，并且信號線34a和34b連接到半導體有源元件50并且是從半導體有源元件50取出。半導體有源元件50可以是例如具有由InGaAs制成的溝道層和由AlGaAs制成的載流子供應層的高電子遷移率晶體管(HEMT)?？晒┻x擇地，半導體有源元件50可以是場效應晶體管(FET)類型，或者配備有HEMT和/或FET的電子電路。上面集成了一些半導體有源元件的普通襯底之外，半導體襯底12可以是絕緣襯底。例如，半導體襯底12可由上面外延生長了半導體層的藍寶石制成。

絕緣層14形成伴隨空位點35a和35b的接地圖案32和空位點35a和35b的各個中心中的焊盤36a和36b。短截線38a的端部之一是從焊盤36a取出的，而短截線38a的另一端通過通孔15h接地至接地圖案32。另一個焊盤36b連接到另一條信號線34b和另一條短截線38b。短截線38b的一端還通過通孔15h接地至接地圖案32。短截線38a和38b是其電氣長度比經(jīng)過半導體器件10A的信號的四分之一波長λ/4短的管線。焊盤36a是輸入信號通過其進入的輸入端子，而另一個焊盤36b是放大后的高頻信號通過其輸出的輸出端子。

焊盤36a通過凸塊30a連接到設(shè)置在組件基底20上的焊盤46a。另外，另一個焊盤36b通過另一個凸塊30b連接到焊盤46b。設(shè)置在半導體器件10A上的其他凸塊30a構(gòu)成所謂的球柵陣列(BGA)。半導體器件10A和組件基底20的其他布置與第一實施例中說明的布置相同。

當凸塊30a和30b分別設(shè)置在焊盤36a和36b上時，凸塊30a和30b周圍的寄生電容不可避免地增大，從而增大了焊盤36a和36b處的信號反射。根據(jù)本實施例的短截線38a和38b有效地抑制焊盤36a和36b處的信號反射。

第三實施例

第三實施例涉及短截線38的一端通過電容器接地的布置。圖10示意性示出包括根據(jù)第三實施例的半導體器件10B的電子設(shè)備1B的剖視圖。圖11A是從組件基底20看到的、半導體器件10B的平面圖，圖11B放大了半導體器件10B的焊盤周圍的一部分。在第三實施例中，組件基底20具有與圖4B中示出的第一實施例的布置相同的布置。本實施例的電子設(shè)備1B包括短截線38的端部和接地圖案32之間的電容性元件60。電容性元件60包括電極62和66和電極62和66之間的介電材料64。短截線38的一端通過通孔15b電連接到電極62中的一個，而接地圖案32通過通孔15d連接到電極66中的另一個。

電容性元件60可按整流(DC)模式將短截線38與接地圖案32電隔離；也就是說，短截線38可被視為在DC模式下具有打開的端，但在AC模式下或者在高頻率下被視為接地。換句話講，電容性元件60被設(shè)計成具有使得短截線38在高頻下短路的電容。因此，短截線38可在高頻下被視為短的短截，即使短截線38在DC模式下是打開的。

在以下的表2中總結(jié)了從40GHz至60GHz的頻率下的電容性元件60的示例性典型條件。

表2

第四實施例

除了之前實施例的電容性元件60之外，短截線38的第四實施例還包括將短截線38的端部連接到接地圖案32的通孔15j，如圖12中所示。也就是說，電容性元件60和通孔15j平行布置在短截線38的端部和接地圖案32之間。電容性元件60在高頻下將短截線38接地；而通孔15j在DC模式下將短截線38接地。因此，短截線38可在較寬的頻率范圍內(nèi)匹配焊盤36的阻抗。

第五實施例

第五實施例具有其中短的短截包括凸塊的布置。圖13示意性示出第五實施例的電子設(shè)備1D的剖視圖。圖14A是半導體器件10D的平面圖，圖14B是組件基底20D的平面圖，其均是根據(jù)第五實施例。

本實施例的半導體器件10D包括連接到焊盤36的短截線38外部的附加焊盤36d。與半導體器件10D中的焊盤36電隔離的附加焊盤36d伴隨著通過互連16形成并且與接地圖案32重疊的附加短截線38d。附加短截線38d的一端通過通孔15h連接到焊盤36d；而附加短截線38d的另一端通過另一個通孔15h接地至接接地圖案32。

如圖14B中所示，組件基底20D還包括焊盤46外部的附加焊盤46d，其中，兩個焊盤46和46d通過信號線44d連接，信號線44d構(gòu)成伴隨著襯底32的背表面上的接地圖案26的傳輸線43d。附加焊盤46d連接到信號線44并且也通過凸塊30d連接到半導體器件10D的頂表面上的焊盤36d。

圖15示出反映了圖13至圖14B中示出的電子設(shè)備1D的布置的等效電路圖。如圖15的電路圖中所示，組件基底20D上的焊盤46通過信號線44d連接到焊盤46d。焊盤46d與端子T₁聯(lián)接并且通過凸塊30d、焊盤36d和短截線38d接地。因此，凸塊30d、焊盤36d和短截線38d可像用于焊盤46d的短的短截一樣地操作。當短截線38d的寬度被設(shè)置成與以上提到的短截線38的寬度相同時，短截線38d優(yōu)選地具有比之前短截線38的長度短的長度。例如，當之前短截線38具有250μm的寬度時，本實施例的短截線38d優(yōu)選地具有200μm的寬度，從而使凸塊30d、焊盤36d和短截線38d構(gòu)成的短的短截的總電氣長度比經(jīng)過當前高頻設(shè)備1D的信號的四分之一波長λ/4短，這樣可補償由焊盤46d引起的電容。

假設(shè)以下情況：半導體器件包括均分派給沒有布置在半導體器件的最靠外區(qū)域中的焊盤(諸如，圖14A中的焊盤36)的輸入端子和輸出端子。即使在這種情況下，半導體器件也需要包括當通過BGA技術(shù)將半導體器件安裝在組件基底上時布置在最靠外區(qū)域中的焊盤。在這種情況下，與半導體器件的內(nèi)部焊盤連接的組件基底上的內(nèi)部焊盤需要通過外部焊盤被取出，并且半導體器件和組件基底二者中的外部焊盤不可避免地形成寄生電容器，從而使高頻率性能劣化。圖13至圖14B中示出的本實施例在焊盤36d和接地圖案32之間提供短截線38，這樣可有效補償焊盤36d和46d周圍的寄生電容，以抑制信號反射威脅。

帶有短截線38的焊盤36d和46d的布置可應用于圖8中示出的MMIC。另外，可通過圖10中描述的電容器將短截線38接地。

第六實施例

圖16A示意性示出根據(jù)第六實施例的半導體器件10E的平面圖。半導體器件10E具有能與以上提到的實施例的特征區(qū)分開的特征，該特征在于，信號線34包括與焊盤36相鄰的加寬的線34e，其中，加寬的線34e具有長度E_34e和寬度W_34e。信號線34伴隨加寬的線34e的原因是補償比80GHz高的頻率下的焊盤36的信號反射S₁₁。

也就是說，本實施例的短截線38可補償從40GHz至60GHz的高頻性能，如圖7A和圖7B中所示。然而，即使短截線38的布置以各種方式而變化，相比于可比較設(shè)備100的性能，超過80GHz的區(qū)域中的性能也仍未被補償。例如，隨著短截線38的長度E₃₈從50μm變化至500μm，執(zhí)行s參數(shù)S₁₁的數(shù)值計算，其中，其他條件(即，各個元件的尺寸和材料)與以上提到的實施例的尺寸和材料相同。

圖17A示出隨著短截線38的長度E₃₈的變化從50至100GHz的s參數(shù)S₁₁的頻率響應，而圖17B示出s參數(shù)S₁₁的響應的史密斯圖。如圖17A中所示，信號反射S₁₁變得明顯獨立于80GHz左右的短截線38的長度E₃₈。85GHz下的s參數(shù)S₁₁的特定響應如下。

表3

也就是說，即使當短截線38具有500μm的長度時，相比于比較例的信號反射S₁₁，信號反射S₁₁的改進僅限于0.4dB。

此外，在高于90GHz的頻率下，除了對于250μm的長度E₃₈而言，信號反射S₁₁相當大程度地劣化。500μm的長度E₃₈使信號反射S₁₁急劇劣化。本實施例的加寬的線34e可改進高于90GHz的這些高頻率下的信號反射S₁₁。

圖16B是用于研究可等同地被視為像電容器一樣地操作的傳輸線4e的加寬的線34e的功能的數(shù)值計算中假設(shè)的電路圖。也就是說，像電容器一樣地操作的加寬的線34e被插入傳輸線33和焊盤36之間。以下的表4中給出加寬的線34e和短截線38的條件。

表4

數(shù)值計算的其他條件與以上提到的實施例的其他條件相同。

圖18A將第一實施例和第六實施例的信號反射S₁₁的50至100GHz的頻率響應與比較例的頻率響應進行比較；而圖18B示出信號反射S₁₁的史密斯圖。如圖18A中明確示出的，本實施例的信號反射S₁₁變得小于從50至100GHz的頻率下比較例的信號反射S₁₁。如下地計算80GHz下的信號反射。

表5

因此，加寬的線34e結(jié)合短截線38可在80GHz的頻率下將信號反射S₁₁改進至少4dB。

如所描述的，短截線38可像補償形成在焊盤36和接地圖案32之間的電容的短的短截一樣地操作。同時，從集總參數(shù)電路的視角來看，加寬的線34e可被視為電容器。因此，加寬的線34e增大了曾被短截線38的短的短截減小的電容性部件的電容。

然而，從分布參數(shù)電路的視角來看，可合理地理解加寬的線34e進行的補償。也就是說，當焊盤36假定被劃分成兩個部分時，這兩個部分中在短截線38側(cè)的一個被視為打開的短截并且相對于接地圖案32像電容器一樣地操作。像短的短截一樣地操作的短截線38可補償這個虛擬的電容器。另一方面，焊盤36的在加寬的線34側(cè)的另一個部分也像電容器一樣地操作，以補償傳輸線33和焊盤36之間的阻抗不匹配。在沒有加寬的線34e的情況下，傳輸線33和焊盤36之間仍存在阻抗不匹配，這樣使較高頻率下的信號反射S₁₁的威脅降低，如圖17A中所示。加寬的線34e可匹配阻抗，或者補償傳輸線33和焊盤36之間的阻抗不匹配，這樣可改進焊盤36處的信號反射S₁₁。

加寬的線34e的寬度W_34e和長度E_34e可選地是可選擇的，以最大程度改進信號反射S₁₁。加寬的線34e的寬度W_34e可以是可變的。另外，短截線38可從焊盤36相對于信號線34的方向朝向可選方向延伸。短截線38優(yōu)選地相對于信號線34形成大于90度的角度。

圖19示意性示出修改圖16A中示出的第六實施例的半導體器件10E得到的半導體器件10F的平面圖。半導體器件10F具有其加寬的線34f具有錐形邊緣(即，加寬的線W_38f的寬度從焊盤36向著傳輸線33逐漸減小)的特征。這種加寬的線34f會示出與上述功能相同的功能。另外，以上提到的實施例中的半導體器件10A至10C可配備有加寬的線34d。

第七實施例

圖20示意性示出半導體器件10G的平面圖，半導體器件10G提供能與以上提到的實施例的特征區(qū)分開的特征，該特征在于，焊盤36布置在偏離其中心的空位點35g處。分別設(shè)置從其取出短截線38的那側(cè)處和從其取出傳輸線33的那側(cè)處的焊盤36的各個邊緣和接地圖案32之間的距離W_35a和W_35b，在本實施例中的半導體器件10G中，前一距離W_35a大于后一距離W_35b。假設(shè)距離W_35a和W_35b分別是50μm和10μm，如圖21A和圖21B中示出地數(shù)值計算50至110GHz的信號反射S₁₁。如圖21A中所示，在那些頻率下，信號反射S₁₁變成能與圖16A中示出的第六實施例的信號反射S₁₁相比較。

在第七實施例中，隨著距離W_35v變小，信號線34側(cè)處由焊盤36引起的電容變大，這等同于焊盤36使加寬的線34e或34f與信號線34伴隨的布置。因此，可通過收窄信號線34側(cè)處的空位點35g的距離W_35b來改進信號反射S₁₁。距離W_35b是可選的并且被確定，使得頻率大于80GHz下的信號反射S₁₁被最大地補償。

圖22A至圖23B是半導體器件10H至10M中的空位點35h至35m的各種布置。如圖22A至圖23A中所示，空位點35h至35h具有加寬的區(qū)域，其中，相比于圖20中示出的布置，距離W_35b基本上是恒定的。因此，可以可選地確定其中空位點35h至35k具有在信號線34側(cè)處的焊盤36和接地圖案32之間基本恒定的各個距離的區(qū)域。此外，如圖22B和圖23A中所示，焊盤35j和35k可具有可選的平面形狀，其中，圖22B中的焊盤35j具有五邊形形狀，而圖23A中示出的焊盤35j具有三角形形狀。除了具有可變距離的空位點35m的布置之外，圖23B中示出的半導體器件10M還包括加寬的線34m。加寬的線34m可擴大距離W_35b，因為存在加寬的線34m，信號線34側(cè)處的焊盤36和接地圖案32之間的電容的一部分得以補償。

雖然出于例證目的在本文中已經(jīng)描述了本發(fā)明的特定實施例，但本領(lǐng)域的技術(shù)人員將清楚許多修改和變化。因此，所附權(quán)利要求書旨在涵蓋落入本發(fā)明的真實精神和范圍內(nèi)的所有這種修改和變化。