本申請是申請日為2011年8月3日、發(fā)明名稱為“固體攝像元件和相機(jī)系統(tǒng)”的申請?zhí)枮?01110220662.6的專利申請的分案申請。

相關(guān)申請的交叉引用

本申請包含與2010年9月3日向日本專利局提交的日本專利申請JP2010-197734中公開的相關(guān)主題并要求其優(yōu)先權(quán)，將其全部內(nèi)容通過引用并入此處。

技術(shù)領(lǐng)域

本發(fā)明涉及一種以CMOS圖像傳感器為代表的攝像裝置。

背景技術(shù)：

一種固體攝像元件，其配置為包括：光電轉(zhuǎn)換單元；電荷電壓轉(zhuǎn)換單元，其將累積的電荷轉(zhuǎn)換為電壓；以及單位像素，其具有用于讀出電荷電壓轉(zhuǎn)換單元的電壓的放大電路。

目前已提出了一種針對這種固體攝像元件的技術(shù)，其中，將布置有晶體管的一面的相反側(cè)(＝背面)設(shè)定為光照射面，并且層疊多個半導(dǎo)體層以讀出像素的輸出信號，從而提高集成度和并行度。

例如，在日本未經(jīng)審查的專利申請公開2006-049361號中公開了該技術(shù)。

圖1為表示在日本未經(jīng)審查的專利申請公開2006-049361號中公開的固體攝像元件的基本配置的圖。

在圖1中，在感光部側(cè)的第一半導(dǎo)體層1-1上以陣列狀布置像素單元2，在陣列部的兩側(cè)布置行掃描電路3-1、3-2，并且對應(yīng)于像素單元2的各行而布置像素驅(qū)動電路4-1、4-2。

圖2為表示包括四個晶體管的CMOS圖像傳感器的像素的例子的圖。

像素單元2包括例如由光電二極管(PD)構(gòu)成的光電轉(zhuǎn)換單元(光電轉(zhuǎn)換元件)21。

此外，像素單元2針對一個光電轉(zhuǎn)換單元21包括作為有源元件的四個晶體管，所述四個晶體管包括傳輸晶體管22、復(fù)位晶體管23、放大晶體管24以及選擇晶體管25。

光電轉(zhuǎn)換單元21將入射光光電轉(zhuǎn)換為與入射光量對應(yīng)的量的電荷(這里為電子)。

傳輸晶體管22連接于光電轉(zhuǎn)換單元21和作為輸出節(jié)點的浮動擴(kuò)散部FD之間，并且作為控制信號的傳輸信號TRG經(jīng)由傳輸控制線LTRG而供給傳輸晶體管22的柵極(傳輸柵極)。

因此，傳輸晶體管22將在光電轉(zhuǎn)換單元21中經(jīng)光電轉(zhuǎn)換的電子傳輸至浮動擴(kuò)散部FD。

復(fù)位晶體管23連接于電源線LVDD和浮動擴(kuò)散部FD之間，并且作為控制信號的復(fù)位信號RST經(jīng)由復(fù)位控制線LRST而供給復(fù)位晶體管23的柵極。

因此，復(fù)位晶體管23將浮動擴(kuò)散部FD的電位復(fù)位至電源線LVDD的電位。

放大晶體管24的柵極連接于浮動擴(kuò)散部FD。放大晶體管24經(jīng)由選擇晶體管25而連接于輸出信號線6，并且構(gòu)成作為像素部外面的恒流源的源極跟隨器。

放大晶體管24和選擇晶體管25形成放大電路7。

此外，根據(jù)地址信號而將作為控制信號的選擇信號SEL經(jīng)由選擇控制線LSEL而供給選擇晶體管25的柵極，從而使選擇晶體管25導(dǎo)通。

如果選擇晶體管25導(dǎo)通，則放大晶體管24對浮動擴(kuò)散部FD的電位進(jìn)行放大，并且將根據(jù)該電位的電壓輸出至輸出信號線6。

圖3為表示COMS圖像傳感器的像素共用的例子的圖。

在該配置中，四個像素單元2-1～2-4共用浮動擴(kuò)散部FD、復(fù)位晶體管23以及放大電路7，四個像素單元2-1～2-4分別具有光電轉(zhuǎn)換元件21-1～21-4和傳輸晶體管22-1～22-4。

在固體攝像元件中，圖2的像素單元和圖3的像素單元等都可以應(yīng)用于如圖1所示的固體攝像元件中，圖2的像素單元具有在第一半導(dǎo)體層1-1上形成的用于一個光電轉(zhuǎn)換單元21的一個放大電路7，圖3的像素單元具有用于多個光電轉(zhuǎn)換單元21的一個放大電路7。

此外，在日本未經(jīng)審查的專利申請公開2006-049361號中公開的固體攝像元件具有這樣一種結(jié)構(gòu)，即在該結(jié)構(gòu)中，在像素單元2中連接有疊層連接端子(微凸塊或通孔VIA)8，疊層連接端子8將信號傳播至不同的層疊的第二半導(dǎo)體層1-2。

換言之，每個疊層連接端子8連接于用于讀出信號的放大電路7。

在圖2和圖3的例子中，用作源極跟隨器的恒流源的偏置晶體管(負(fù)載MOS)9形成于第二半導(dǎo)體層1-2上。

在上述相關(guān)技術(shù)的任何情況中，當(dāng)單位像素的尺寸小于疊層連接端子8的尺寸時，難以為每個單位像素布置疊層連接端子8。

為此，如圖4所示，認(rèn)為多個像素單元的放大電路的輸出共用與疊層連接端子連接的輸出信號線。

圖5為表示圖4的固體攝像元件的主要電路的例子的圖。

在該例中，用于讀出多個像素單元的放大電路7的輸出端子連接至同一輸出信號線6，并且該輸出端子與輸出信號線6的連接節(jié)點經(jīng)由疊層連接端子8而連接至第二半導(dǎo)體層1-2。

像素單元2包括多個如圖2所示的光電轉(zhuǎn)換單元(PD)，并且還可共用放大電路7。

如上所述，放大電路7不僅包括放大晶體管24，還包括選擇晶體管25，并且放大電路7經(jīng)由選擇晶體管25而連接至輸出信號線6。

然而，通過使用復(fù)位晶體管23而將非選擇像素的FD的電壓設(shè)定為低，并且通過驅(qū)動放大晶體管24處于OFF狀態(tài)，可省略選擇晶體管25。

在圖4和圖5的配置中，當(dāng)像素被行掃描電路3選中并通過疊層連接端子8輸出信號時，必需驅(qū)動與同一疊層連接端子8連接的其他像素的放大電路7的輸出端子的寄生電容。

換言之，放大晶體管24的源極端子的寄生電容、選擇晶體管25的源極端子的寄生電容或者布線的寄生電容被作為負(fù)載電容而加入。

隨著包括疊層連接端子8的輸出信號線6的寄生電容的增大，在像素選擇后使輸出信號向目標(biāo)值收斂所必需的時間延長，從而妨礙了高速化。

當(dāng)需要進(jìn)行另外的高速讀出操作時，可以考慮例如通過改變施加給偏置晶體管9的柵極的偏置電壓Vb而增大流入放大電路7的電流，然而電流的增加成比例地導(dǎo)致功耗的增加。

技術(shù)實現(xiàn)要素：

本發(fā)明期望提供一種可在層疊結(jié)構(gòu)中實現(xiàn)像素的輸出信號線的驅(qū)動高速化以及低功耗的固體攝像元件和一種相機(jī)系統(tǒng)。

根據(jù)本發(fā)明的實施方式，提供了一種攝像裝置，其包括第一半導(dǎo)體層、第二半導(dǎo)體層和開關(guān)。第一半導(dǎo)體層包括第一半導(dǎo)體基板和第一布線層，第一半導(dǎo)體基板包括第一共用單元和第二共用單元，第一共用單元包括第一光電轉(zhuǎn)換元件和由所述第一光電轉(zhuǎn)換元件共用的第一浮動擴(kuò)散部、第一復(fù)位晶體管、第一放大晶體管以及第一選擇晶體管，第二共用單元包括第二光電轉(zhuǎn)換元件和由所述第二光電轉(zhuǎn)換元件共用的第二浮動擴(kuò)散部、第二復(fù)位晶體管、第二放大晶體管以及第二選擇晶體管，第一布線層設(shè)置在所述第一半導(dǎo)體基板的與光入射側(cè)相對的一側(cè)，所述第一布線層包括：連接到所述第一選擇晶體管的第一信號線，和連接到所述第二選擇晶體管的第二信號線；第二半導(dǎo)體層包括第二半導(dǎo)體基板和第二布線層，第二布線層設(shè)置在所述第二半導(dǎo)體基板的第一側(cè)，其中所述第一半導(dǎo)體基板的與所述光入射側(cè)相對的所述一側(cè)和所述第二半導(dǎo)體基板的所述第一側(cè)彼此面對，并且其中所述第一半導(dǎo)體層結(jié)合到所述第二半導(dǎo)體層；開關(guān)連接到所述第一信號線和所述第二信號線。

根據(jù)本發(fā)明，可在層疊結(jié)構(gòu)中實現(xiàn)像素的輸出信號線的驅(qū)動高速化和低功耗。

附圖說明

圖1為表示日本未經(jīng)審查的專利申請公開2006-049361號中公開的固體攝像元件的基本配置的圖；

圖2為表示包括四個晶體管的CMOS圖像傳感器的像素的例子的圖；

圖3為表示CMOS圖像傳感器的像素共用的例子的圖；

圖4為表示其中多個像素單元的放大電路的輸出共用與疊層連接端子連接的輸出信號線的固體攝像元件的配置例的圖；

圖5為表示圖4的固體攝像元件的主要電路的例子的圖；

圖6為表示根據(jù)本發(fā)明的實施方式的CMOS圖像傳感器(固體攝像元件)的配置例的圖；

圖7為表示根據(jù)本實施方式的包括四個晶體管的CMOS圖像傳感器的像素的例子的圖；

圖8為表示根據(jù)本發(fā)明的第一實施方式的CMOS圖像傳感器(固體攝像元件)的第一半導(dǎo)體層中的像素、疊層連接端子和分離部的布置例的圖；

圖9為表示圖8的CMOS圖像傳感器(固體攝像元件)的主要電路的例子的圖；

圖10為表示根據(jù)本發(fā)明的第二實施方式的CMOS圖像傳感器(固體攝像元件)的主要電路的例子的圖；

圖11為表示根據(jù)本發(fā)明的第三實施方式的CMOS圖像傳感器(固體攝像元件)的第一半導(dǎo)體層中的像素、疊層連接端子和分離部的布置例的圖；

圖12為表示根據(jù)圖11的CMOS圖像傳感器(固體攝像元件)的主要電路的例子的圖；

圖13為表示根據(jù)本發(fā)明的第四實施方式的CMOS圖像傳感器(固體攝像元件)的第一半導(dǎo)體層中的像素、疊層連接端子和分離部的布置例的圖；

圖14A～圖14D-3為具體表示根據(jù)第四實施方式的像素、疊層連接端子和分離部的布置例的圖；

圖15A和圖15B為表示其中元件布置為使得分支點處的分離部的開關(guān)和偽晶體管保持周期性的例子的圖；

圖16為表示其中元件布置為使得分支點處的分離部開關(guān)和偽晶體管保持周期性并且偽晶體管具有預(yù)定的功能的例子的圖；

圖17為表示當(dāng)4×4像素單元共用疊層連接端子時的布局例的圖；

圖18為表示根據(jù)本發(fā)明的第五實施方式的CMOS圖像傳感器(固體攝像元件)的第一半導(dǎo)體層和第二半導(dǎo)體層的層疊結(jié)構(gòu)例的圖；

圖19為表示根據(jù)本發(fā)明的第六實施方式的CMOS圖像傳感器(固體攝像元件)的第一半導(dǎo)體層和第二半導(dǎo)體層的層疊結(jié)構(gòu)例的圖；

圖20為表示根據(jù)本發(fā)明的第七實施方式的CMOS圖像傳感器(固體攝像元件)的第一半導(dǎo)體層和第二半導(dǎo)體層的層疊結(jié)構(gòu)例的圖；

圖21為表示根據(jù)本發(fā)明的第八實施方式的CMOS圖像傳感器(固體攝像元件)的第一半導(dǎo)體層、第二半導(dǎo)體層和第三半導(dǎo)體層的層疊結(jié)構(gòu)例的圖；

圖22為表示根據(jù)本發(fā)明的第九實施方式的CMOS圖像傳感器(固體攝像元件)的第一半導(dǎo)體層和第二半導(dǎo)體層的層疊結(jié)構(gòu)例的圖；并且

圖23為表示根據(jù)本發(fā)明的實施方式的固體攝像元件所適用的相機(jī)系統(tǒng)的配置的例子的圖。

具體實施方式

下面，參照附圖說明本發(fā)明的實施方式。

以下列順序進(jìn)行說明：

1.固體攝像元件的總體配置例

2.采用層疊結(jié)構(gòu)的特征配置的基本概念

3.第一實施方式

4.第二實施方式

5.第三實施方式

6.第四實施方式

7.第五實施方式

8.第六實施方式

9.第七實施方式

10.第八實施方式

11.第九實施方式

12.第十實施方式(相機(jī)系統(tǒng)的配置例)

<1.固體攝像元件的總體配置例>

圖6為表示根據(jù)本發(fā)明的實施方式的CMOS圖像傳感器(固體攝像元件)的配置例的圖。

CMOS圖像傳感器100包括像素陣列部110、作為像素驅(qū)動單元的行選擇電路(Vdec)120以及讀出電路(AFE)130。

在本實施方式中，例如，在上面布置有晶體管的一面的相反側(cè)(＝背面)被設(shè)定為光照射面，并且堆疊并形成多個半導(dǎo)體層以讀出像素的輸出信號。

在后面說明對應(yīng)于半導(dǎo)體層的層疊結(jié)構(gòu)的特征配置。

像素陣列部110以M行×N列的二維形狀(矩陣形狀)布置有多個像素單元110A。

圖7為表示包括根據(jù)本實施方式的四個晶體管的CMOS圖像傳感器的像素的例子的圖。

像素單元110A包括光電轉(zhuǎn)換單元(光電轉(zhuǎn)換元件)111，光電轉(zhuǎn)換單元111例如包括光電二極管(PD)。

此外，像素單元110A針對一個光電轉(zhuǎn)換單元111而具有作為有源元件的四個晶體管，所述四個晶體管包括傳輸晶體管112、復(fù)位晶體管113、放大晶體管114以及選擇晶體管115。

光電轉(zhuǎn)換單元111將入射光光電轉(zhuǎn)換為與入射光量對應(yīng)的量的電荷(這里為電子)。

傳輸晶體管112連接于光電轉(zhuǎn)換單元111和作為輸出節(jié)點的浮動擴(kuò)散部FD之間，并且作為控制信號的傳輸信號TRG經(jīng)由傳輸控制線LTRG而供給傳輸晶體管112的柵極(傳輸柵極)。

于是，傳輸晶體管112將在光電轉(zhuǎn)換單元111中經(jīng)光電轉(zhuǎn)換的電子傳輸至浮動擴(kuò)散部FD。

復(fù)位晶體管113連接于電源線LVREF和浮動擴(kuò)散部FD之間，并且作為控制信號的復(fù)位信號RST經(jīng)由復(fù)位控制線LRST而供給復(fù)位晶體管113的柵極。

于是，復(fù)位晶體管113將浮動擴(kuò)散部FD的電位復(fù)位至電源線LVREF的電位。

浮動擴(kuò)散部FD連接于放大晶體管114的柵極。放大晶體管114經(jīng)由選擇晶體管115而連接于輸出信號線116，并且構(gòu)成作為像素部外面的恒流源的源極跟隨器。

由放大晶體管114和選擇晶體管115形成作為信號輸出部的放大電路117。

此外，將作為對應(yīng)于地址信號的控制信號的選擇信號SEL經(jīng)由選擇控制線LSEL供給選擇晶體管115的柵極，從而使選擇晶體管115導(dǎo)通。

如果選擇晶體管115導(dǎo)通，則放大晶體管114對浮動擴(kuò)散部FD的電位進(jìn)行放大，并且將對應(yīng)于該電位的電壓輸出至輸出信號線116。

從每個像素輸出的電壓通過輸出信號線116而輸出至讀出電路130。

因為例如傳輸晶體管112、復(fù)位晶體管113和選擇晶體管115的各柵極以行為單位彼此連接，故針對一行像素同時進(jìn)行這些操作。

如上所述，放大電路117不僅包括放大晶體管114，還包括選擇晶體管115，并且放大電路117通過選擇晶體管115連接于輸出信號線116。

然而，通過由復(fù)位晶體管113將非選擇像素的FD的電壓設(shè)定為低，并且通過將放大晶體管114驅(qū)動為截止，可省略選擇晶體管115。

在像素陣列部110中布線的復(fù)位控制線LRST、傳輸控制線LTRG以及選擇控制線LSEL被以像素陣列的行為單位而布線。

由行選擇電路120對復(fù)位控制線LRST、傳輸控制線LTRG以及選擇控制線LSEL進(jìn)行驅(qū)動。

行選擇電路120對在像素陣列部110的任意行中布置的像素的操作進(jìn)行控制。行選擇電路120用作像素驅(qū)動單元，該像素驅(qū)動單元通過控制線LSEL、LRST、LTRG來控制像素的驅(qū)動。

讀出電路130對來自通過行選擇電路120的驅(qū)動來選擇或預(yù)選擇的讀出行中的每個像素單元110A而經(jīng)由輸出信號線116輸出的信號VSL進(jìn)行預(yù)定的處理，并且讀出電路130暫時保持例如經(jīng)信號處理的像素信號。

讀出電路130適用于包括采樣保持電路的電路配置，該采樣保持電路對通過輸出信號線116輸出的信號進(jìn)行采樣和保持。

或者，讀出電路130包括采樣保持電路，并且適用于具有下述功能的電路配置，即，通過CDS(相關(guān)雙采樣)處理而去除復(fù)位噪聲以及諸如放大晶體管114的閾值不均的像素所固有的固定模式噪聲。

此外，讀出電路130具有模數(shù)(AD)轉(zhuǎn)換功能，并且適用于將信號電平設(shè)定為數(shù)字信號的配置。

下面，詳述與根據(jù)本實施方式的CMOS圖像傳感器100中的半導(dǎo)體層的層疊結(jié)構(gòu)對應(yīng)的特征配置。

<2.采用層疊結(jié)構(gòu)的特征配置的基本概念>

首先，說明采用層疊結(jié)構(gòu)的特征配置的基本概念。

在CMOS圖像傳感器(固體攝像元件)100中，基本上，多個層疊半導(dǎo)體層通過多個疊層連接端子(疊層連接部)而彼此電連接。

在第一半導(dǎo)體層上二維排列光電轉(zhuǎn)換單元111和具有信號輸出部的單位像素單元110A。

包括多個像素單元的像素組的信號輸出部共用從疊層連接端子布線的輸出信號線116。

此外，輸出信號線116具有分離部，該分離部可分離在從疊層連接端子分支的全部或部分位置中被任意分支的每個輸出信號線116。

更具體地，包括多個放大晶體管的放大電路117的輸出連接于疊層連接端子，并且疊層連接端子和放大電路117之間的部分或全部分支點具有分離部，該分離部用于分離輸出信號線116。

CMOS圖像傳感器(固體攝像元件)100在布置有晶體管和布線的一面的相反側(cè)例如具有光照射面。

在CMOS圖像傳感器100中，當(dāng)輸出信號傳播至通過疊層連接端子而層疊的第一半導(dǎo)體層和不同半導(dǎo)體層時，布置疊層連接端子的自由度升高，并且可在像素陣列內(nèi)以少的數(shù)量額外布置晶體管，而無需縮減光電轉(zhuǎn)換單元的大小。

通過利用上述優(yōu)點，當(dāng)通過放大電路117以讀出像素的信號時，可通過諸如開關(guān)的分離部來降低實際負(fù)載電容，該分離部在從疊層連接端子至每個單位像素的布線所分支的節(jié)點處分離每個分支布線。

在本實施方式中，疊層連接端子的特征在于，該端子布置于它所連接的像素組的中央附近。

而且，通過在可滿意地布置疊層連接端子的間隔范圍內(nèi)將疊層連接端子布置在它所連接的像素組的中央附近，疊層連接端子可平分在分離部處所分離的每個布線的寄生電容。

于是，當(dāng)通過放大電路117讀出每個像素的信號時，可使實際負(fù)載電容最小化。

在本實施方式中，分支點的特征在于，分支點布置于在該分支點之后連接的像素組的中央附近。

而且，通過將分支點布置于在分支點之后連接的像素組的中央附近，分支點可平分在分離部處所分離的每個布線的寄生電容。

因此，當(dāng)通過放大電路117讀出每個像素的信號時，可使實際負(fù)載電容最小化。

在本實施方式中，在分支點處布置的分離部的特征在于，與分離部相同的元件虛設(shè)在未布置分離部的區(qū)域中，以便在布置上具有周期性。

因此，可使像素和電路的布局具有周期性、使攝像特性和晶體管的工作特性均一化、并且避免諸如固定模式噪聲等圖像劣化。

在本實施方式中，二維排列的像素組連接于同一疊層連接端子。

通過不僅將以行或列方向二維排列的像素組連接至同一疊層連接端子，即使在連接至疊層連接端子的像素數(shù)相同的情況下，仍可使從疊層連接端子距最遠(yuǎn)的像素的距離最小化。

因此，在本實施方式中，可通過每個像素的寄生電阻而使讀出電壓的壓降均一化。

例如，可將像素中的放大晶體管114和源極跟隨器電路作為像素的輸出信號的一般讀出電路，該源極跟隨器電路包括通過偏置晶體管與輸出信號線116連接的恒流源。

因為輸出信號線116的寄生電容以恒定電流放電，具體來說，在輸出的收斂時間內(nèi)以電容分量為主，故可實現(xiàn)與電容的分離成比例的高速化或低功耗。

另一方面，因為占主要的是電容性放電而非布線的時間常數(shù)，故特征在于，收斂時間主要不被電阻分量劣化，并且?guī)缀鯖]有由增加開關(guān)作為分離部而引起的成本。

另一方面，認(rèn)為均一性在輸出信號線116的電阻分量中很重要。源極跟隨器電路的輸入電壓輸出至放大晶體管114的源極端子。

為此，通過從放大晶體管114至作為輸出端子的疊層連接端子的布線電阻以及在作為電流源的負(fù)載MOS(偏置晶體管)中產(chǎn)生的恒定電流的乘積，使得疊層連接端子中的輸出電壓偏置。

偏置電壓可易于被諸如相關(guān)雙采樣的CDS單元抵消，但如果所述電壓對于每個像素不同，則可被輸入至輸出端子之后的模擬信號處理電路的電壓范圍需要充分的裕度，該模擬信號處理電路例如為模數(shù)轉(zhuǎn)換電路。

在本實施方式中，因為在分支點處作為分離部件的開關(guān)被加到每個分離后的輸出信號線116，故特征在于，未削弱輸出信號線116的電阻分量的均一性。

下面，說明具體的配置例。

<3.第一實施方式>

圖8為表示根據(jù)本發(fā)明的第一實施方式的CMOS圖像傳感器(固體攝像元件)的第一半導(dǎo)體層中的像素、疊層連接端子和分離部的布置例的圖。

圖9為表示圖8的CMOS圖像傳感器(固體攝像元件)的主要電路的例子的圖。

在第一實施方式的CMOS圖像傳感器100A中，像素單元110A以陣列狀布置于第一半導(dǎo)體層200上。行掃描電路121-1、121-2布置于像素陣列部110的兩側(cè)，并且對應(yīng)于像素單元110A的各行而布置像素驅(qū)動電路122-1、122-2。

在第一實施方式中，像素單元110A的放大電路117沿列方向共用輸出信號線116，并且連接于疊層連接端子118。

在輸出信號線116于疊層連接端子118和每個像素單元的放大電路117之間進(jìn)行分支的位置處設(shè)置輸出信號線116的分離部140。

在圖8的像素陣列部110中，以6×6矩陣形狀布置像素單元。

在第一實施方式中，在可制造的疊層連接端子之間的最小間隔的范圍內(nèi)，疊層連接端子118可優(yōu)選地布置在它所連接的多個像素單元110A的像素組的中央。

在此情況中，在圖8的像素陣列中，理想情況下，疊層連接端子118優(yōu)選地位于列CL0～CL5中的第三像素單元和第四像素單元的形成位置之間、即在每列的中央。

當(dāng)不可能在中央布置時，疊層連接端子優(yōu)選地布置于如圖8所示的可布置所述端子的范圍內(nèi)的中央附近。

在圖8中，在偶數(shù)列CL0、CL2、CL4中，疊層連接端子118布置于第四像素單元和第五像素單元的形成位置之間、即在可布置所述端子的范圍內(nèi)的中央附近。

在奇數(shù)列CL1、CL3、CL5中，疊層連接端子118布置于第二像素單元和第三像素單元的形成位置之間、即在可布置所述端子的范圍內(nèi)的中央附近。

在圖8和圖9的例子中，分離部140布置為沿層疊方向被分離，并且與疊層連接端子118重疊。

而且，為簡化起見，圖9包括四個像素單元110A-1～110A-4，并且表示疊層連接端子118和分離部140基本上布置于像素組的中央的例子。

如圖9所示，在分支點處的分離部140包括開關(guān)141，并且將輸出信號線116分離成兩個輸出信號線116-1、116-2。

輸出信號線116-1連接于像素單元110A-1、110A-2的放大電路117，而輸出信號線116-2連接于像素單元110A-3、110A-4的放大電路117。

構(gòu)成分離部140的開關(guān)141包括一對端子a、b以及一對端子c、d。

端子a連接于疊層連接端子118，而端子b連接于一個輸出信號線116-1。

端子c連接于疊層連接端子118，而端子d連接于另一輸出信號線116-2。

通過上述配置的開關(guān)141，根據(jù)未圖示的控制系統(tǒng)的開關(guān)信號SSW將端子a、b以及端子c、d切換至連接或非連接狀態(tài)。

開關(guān)141可通過其中有NMOS晶體管或/和PMOS晶體管并聯(lián)連接的簡單電路等來實現(xiàn)。

在圖9的例子中，用作源極跟隨器的恒流源的偏置晶體管(負(fù)載MOS)119形成于第二半導(dǎo)體層210上。

偏置晶體管119具有這樣的功能，即，將偏置電壓Vb輸入至柵極使得恒定電流從輸出信號線116流出。

偏置晶體管119可布置于第一半導(dǎo)體層200中。

<4.第二實施方式>

圖10為表示根據(jù)第二實施方式的CMOS圖像傳感器(固體攝像元件)的主要電路的例子的圖。

根據(jù)第二實施方式的CMOS圖像傳感器100B不同于根據(jù)第一實施方式的CMOS圖像傳感器100A之處在于，在分離部140B的輸出信號線116的分支數(shù)不是兩個而是兩個以上(這里為三個分支)。

在CMOS圖像傳感器100B中，輸出信號線116分成三個輸出信號線116-1、116-2、116-3。

此外，像素單元110A-5、110A-6的放大電路117連接于輸出信號線116-3。

開關(guān)141B不僅包括圖9的配置，還包括一對端子e、f。

此外，端子e連接于疊層連接端子118，而端子f連接于輸出信號線116-3。

通過上述配置的開關(guān)141B，根據(jù)未圖示的控制系統(tǒng)的開關(guān)信號SSW將端子a、b和端子c、d以及端子e、f切換至連接或非連接狀態(tài)。

<5.第三實施方式>

圖11為表示根據(jù)本發(fā)明的第三實施方式的CMOS圖像傳感器(固體攝像元件)的第一半導(dǎo)體層上的像素、疊層連接端子和分離部的布置例的圖。

圖12為表示圖11的CMOS圖像傳感器(固體攝像元件)的主要電路的例子的圖。

根據(jù)第三實施方式的CMOS圖像傳感器100C配置為具有共用疊層連接端子118的像素組，所述像素組包括與像素的讀出掃描方向(圖11的垂直方向)垂直(圖11的水平方向)布置的像素。

在圖11的例子中，第0列與第1列、第2列與第3列以及第4列與第5列的每兩列共用一個疊層連接端子118。

此外，從布置于偶數(shù)列中部的分離部140-1的輸出而延伸的輸出線L141以及從奇數(shù)列側(cè)的分離部140-2的輸出返回至偶數(shù)列側(cè)而布線的輸出線L142被連接至分離部140-3，分離部140-3布置于第一分支點處。

分離部140-1、140-2形成第二分支點，并且基本上具有與第一實施方式相同的配置。

在第一分支點處構(gòu)成分離部140-3的開關(guān)141-3包括一對端子g、h和一對端子i、j。

端子g連接于疊層連接端子118，而端子h連接于一個輸出線L141。

端子i連接于疊層連接端子118，而端子j連接于另一輸出線L142。

通過上述配置的開關(guān)141-3，根據(jù)未圖示的控制系統(tǒng)的開關(guān)信號SSW將端子g、h和端子i、j切換至連接或非連接狀態(tài)。

在第三實施方式中，第一分離部140-3位于首先從疊層連接端子118分支的第一分支點處，而第二分離部140-1、140-2位于隨后分支的第二分支點處。

通過讀出掃描以同時選擇在同一像素組中包含的多個像素，然而同時選中的像素的任一個通過第一分離部或第二分離部而連接于疊層連接端子118。

在圖12的例子中，在讀出像素時與疊層連接端子118連接的像素單元的數(shù)量被降至未設(shè)置分離部的情況的四分之一，由此可通過寄生電容的減小而實現(xiàn)高速化和低功耗。

在圖12的例子中，第一分支點和第二分支點都具有分離部，然而其中任一個分支點具有分離部也是可以的。

例如，當(dāng)僅第一分支點設(shè)有分離部時，可將輸出信號線116的總寄生電容減小一半。

當(dāng)僅在兩個第二分支點處布置分離部時，通過連接在分支點處布置的四個開關(guān)之任一個，可將所連接的像素單元數(shù)降低四分之一。

當(dāng)從第一分支點至第二分支點的布線的寄生電容充分小于第二分支點以后的寄生電容時，即使在省略位于第一分支點處的分離部140-3的情況下，仍可實現(xiàn)基本相同的效果。

相反，當(dāng)從第一分支點至第二分支點的布線的寄生電容大于第二分支點以后的寄生電容時，優(yōu)選地也在第一分支點處具有分離部。

<6.第四實施方式>

圖13為表示根據(jù)本發(fā)明的第四實施方式的CMOS圖像傳感器(固體攝像元件)的第一半導(dǎo)體層上的像素、疊層連接端子和分離部的布置例的圖。

圖14A～圖14D-3為具體表示根據(jù)第四實施方式的像素、疊層連接端子和分離部的布置例的圖。

在圖13的像素陣列部110D中，以6×6矩陣形狀布置像素單元。

此外，圖13舉例表示了4×4像素單元組GRP共用一個疊層連接端子11的情況下的布置例。

為使距最遠(yuǎn)的像素的布線長度最小化，疊層連接端子118優(yōu)選地布置在4×4像素單元組GRP的中央附近。

而且，如圖14A所示，第一分支點被優(yōu)選地布置在像素單元組GRP的中央附近，在第一分支點處布置有第一分離部140-3。

而且，如圖14B所示，第二分支點的第二分離部140-1、140-2布置在被第一分支點分離的每個像素單元組GRP的中央附近。

同樣，如圖14C所示，第三分支點的第三分離部140-4布置在被第二分支點140-1、140-2分離的每個像素單元組GRP的中央附近。

結(jié)果，如圖14D-1所示的分離部的布置和輸出信號線116的配置優(yōu)選地使布線電容或布線電阻最小化。

然而，由于晶體管的布置和布線的復(fù)雜度，故對于中央布置沒有嚴(yán)格限制，然而如果分離部布置于可行范圍內(nèi)的中央附近，可獲得滿意的效果。

此外，如圖14D-2所示，考慮到分離部件的布置的周期性，優(yōu)選地在未布置分離部件的位置布置偽晶體管DMT作為偽元件。

通過在每個像素單元的晶體管的形成中保持周期性，使感光元件和晶體管的特性均一化，并且抑制固定模式噪聲的發(fā)生。

而且，如圖14D-3所示，分離部也可在部分分支點處省略，并以偽晶體管DMT來替代。

在該例中，布置偽晶體管DMT以替代第二分離部140-1、140-2。

圖15A和圖15B為表示布置元件使得分支點處的分離部的開關(guān)和偽晶體管保持周期性的例子的圖。

圖15A和圖15B為對應(yīng)于圖14D-3的電路圖，并且其中的元件被布置為使得分支點處的分離部的開關(guān)和偽晶體管保持周期性。

圖15B的偽晶體管DMT配置為使得例如兩個NMOS晶體管NT1和NT2的柵極、漏極和源極接地，兩個NMOS晶體管NT1和NT2形成分離部的開關(guān)并且被彼此級聯(lián)。

圖16為表示其中所述元件布置為使得分支點處的分離部的開關(guān)和偽晶體管保持周期性并且偽晶體管具有預(yù)定的功能的例子的圖。

如圖16所示，偽晶體管DMT可配置為具有任何功能。

在圖16的例子中，偽晶體管DMT被用作源極跟隨器的恒流源I1。

具體來說，NMOS晶體管NT1的源極接地，NMOS晶體管NT2的漏極連接至輸出信號線116，并且NMOS晶體管NT1、NT2的柵極連接至用于偏置電壓Vb的電源，從而構(gòu)成恒流源I1。

圖17為表示當(dāng)4×4像素單元共用疊層連接端子時的布局例的圖。

當(dāng)4×4像素單元共用疊層連接端子118時，如圖17所示，例如，可將分離部140布置在各個像素單元110A之間的間隙中。

具體來說，在不減小感光部的面積的情況下，可將分離部布置在背面照射型圖像傳感器中，在該背面照射型圖像傳感器中，通過用光照射與晶體管布置面相反的面而進(jìn)行光電轉(zhuǎn)換，或者可將分離部布置在光電轉(zhuǎn)換膜形成于比布線層更上層的圖像傳感器中。

<7.第五實施方式>

圖18為表示根據(jù)本發(fā)明的第五實施方式的CMOS圖像傳感器(固體攝像元件)的第一半導(dǎo)體層和第二半導(dǎo)體層的層疊結(jié)構(gòu)例的圖。

在第一半導(dǎo)體層200中，在硅(Si)基板(P型阱)201上形成布線層202。

在Si基板201上形成n型擴(kuò)散區(qū)2011以作為光電轉(zhuǎn)換單元(PD)111，并且在光電轉(zhuǎn)換單元111的表面部(與布線層202的邊界)上方形成p+型擴(kuò)散區(qū)2012。

在Si基板201的表面部上方形成多個FD的n+型擴(kuò)散區(qū)2013和用于分離部140的開關(guān)的晶體管的n+型擴(kuò)散區(qū)2014。

在布線層202中，在諸如SiO₂的絕緣層中形成每個晶體管的柵極布線2021和信號傳播布線2022，并且在布線層202的表面部上方形成由Cu等制成的微型焊盤(micro-pad)2023。

此外，在布線層202中形成過孔(VIA)2024，以便將分離部140的n+型擴(kuò)散區(qū)2014連接至微型焊盤2023。

在第二半導(dǎo)體層210中，在Si基板211上形成布線層212。

在Si基板211上的表面部中形成晶體管的擴(kuò)散區(qū)2111、2112。

在布線層212中，在諸如SiO₂的絕緣層中形成每個晶體管的柵極布線2121和信號傳播布線2122，并且在布線層212的表面部上方形成由Cu等制成的微型焊盤2123。

此外，在布線層212中形成過孔(VIA)2124，以便將擴(kuò)散區(qū)2111等連接至微型焊盤2123。

圖18的CMOS圖像傳感器(固體攝像元件)100E為這樣一種圖像傳感器，即其中，通過將微凸塊MBP用作疊層連接端子118，在與晶體管和布線層相反的半導(dǎo)體面上形成光電轉(zhuǎn)換單元111，并且用光照射背面。

在圖像傳感器100E中，第一半導(dǎo)體層200的布線層202的表面部和第二半導(dǎo)體層210的布線層212的表面部彼此相對，從而通過微凸塊MBP連接微型焊盤2023和微型焊盤2123。

<8.第六實施方式>

圖19為表示根據(jù)本發(fā)明的第六實施方式的CMOS圖像傳感器(固體攝像元件)的第一半導(dǎo)體層和第二半導(dǎo)體層的層疊結(jié)構(gòu)例的圖。

根據(jù)第六實施方式的圖像傳感器100F不同于根據(jù)第五實施方式的圖像傳感器100E之處在于，作為最上層布線的微型焊盤2023和微型焊盤2123不通過微凸塊而彼此連接。

<9.第七實施方式>

圖20為表示根據(jù)本發(fā)明的第七實施方式的CMOS圖像傳感器(固體攝像元件)的第一半導(dǎo)體層和第二半導(dǎo)體層的層疊結(jié)構(gòu)例的圖。

根據(jù)第七實施方式的圖像傳感器100G不同于根據(jù)第六實施方式的圖像傳感器100F之處如下：

在圖像傳感器100G中，在第一半導(dǎo)體層200的布線202的表面?zhèn)炔贾玫诙雽?dǎo)體層210的Si基板211。

此外，第二半導(dǎo)體層210的布線層212的微型焊盤2123經(jīng)由貫穿第二半導(dǎo)體層210的通孔VIA電極213而連接于第一半導(dǎo)體層200的布線層202的微型焊盤2023。

而且，第二半導(dǎo)體層210的布線層212的布線2122經(jīng)由貫穿第二半導(dǎo)體層210的通孔VIA電極214而連接于第一半導(dǎo)體層200的布線層202的布線2022。

<10.第八實施方式>

圖21為表示根據(jù)本發(fā)明的第八實施方式的CMOS圖像傳感器(固體攝像元件)的第一半導(dǎo)體層、第二半導(dǎo)體層和第三半導(dǎo)體層的層疊結(jié)構(gòu)例的圖。

根據(jù)第八實施方式的CMOS圖像傳感器100H為具有第一半導(dǎo)體層200、第二半導(dǎo)體層210以及第三半導(dǎo)體層220的層疊結(jié)構(gòu)。

在第三半導(dǎo)體層220中，在Si基板221上形成布線層222。

在Si基板221上，在表面部中形成晶體管的擴(kuò)散區(qū)2211、2212。

在布線層222中，在諸如SiO₂的絕緣層中形成每個晶體管的柵極布線2221和信號傳播布線2222，并且在布線層222的表面部上方形成由Cu等制成的微型焊盤2223。

此外，在布線層222中形成過孔(VIA)2224，以便連接擴(kuò)散區(qū)2211和布線2222，或者連接布線2222和微型焊盤2223。

在圖像傳感器100H中，在第一半導(dǎo)體層200的布線層202上形成光電轉(zhuǎn)換膜240，并且第一半導(dǎo)體層200的布線2022和第二半導(dǎo)體層210的微型焊盤2123經(jīng)由貫穿第一半導(dǎo)體層200的通孔VIA203而連接。

此外，第二半導(dǎo)體層210的布線層212的微型焊盤2123和第三半導(dǎo)體層220的布線層222的微型焊盤2223經(jīng)由貫穿第二半導(dǎo)體層210的通孔VIA電極213H而連接。

而且，眾所周知，有機(jī)光電轉(zhuǎn)換膜可作為布線層上的光電轉(zhuǎn)換膜。此外，半導(dǎo)體層可以任何層數(shù)進(jìn)行堆疊。

這樣，如果在第一半導(dǎo)體層200內(nèi)在不同于晶體管的層上形成光電轉(zhuǎn)換層，則在不減小感光元件的面積的情況下，可以高的自由度布置分離部件和疊層連接端子。

此外，可以堆疊信號處理電路或存儲電路作為第三半導(dǎo)體層的半導(dǎo)體層，并且被疊層連接端子118連接。

<11.第九實施方式>

圖22為表示根據(jù)本發(fā)明的第九實施方式的CMOS圖像傳感器(固體攝像元件)的第一半導(dǎo)體層和第二半導(dǎo)體層的層疊結(jié)構(gòu)例的圖。

在根據(jù)第九實施方式的CMOS圖像傳感器100I中，以與圖13相同的布局形成第一半導(dǎo)體層200，并且由AD轉(zhuǎn)換單元150和信號處理單元160形成第二半導(dǎo)體層210。

在圖22的例子中，在中央部中布置一個信號處理單元160，并且在長邊部的兩側(cè)分別布置兩個AD轉(zhuǎn)換單元150。

此外，在CMOS圖像傳感器100I中，分別與每個疊層連接端子118并列地布置AD轉(zhuǎn)換電路151、152、153、154。

而且，如果像素單元具有用于信號輸出的放大電路，則還可使用其中多個感光元件共用放大電路的像素共用型、在像素中設(shè)置實現(xiàn)批量曝光(batch exposure)的電荷保持區(qū)的像素配置等。

如上所述，根據(jù)本實施方式可得到下列效果：

在多個像素單元的放大電路中共用與層疊的(三維安裝)不同半導(dǎo)體層連接的連接端子的圖像傳感器中，可減小輸出信號線的寄生電容，并且實現(xiàn)從像素讀出輸出信號的高速化和低功耗。

此外，因為僅通過開關(guān)電路的簡單添加和布線即可實現(xiàn)上述效果，所以在背面照射圖像傳感器或使用有機(jī)光電轉(zhuǎn)換膜的圖像傳感器中，對感光元件的縮小或分辨率的下降幾乎沒有影響。

通過將疊層連接端子和分支點處的分離部布置在它們所連接的像素組的中央附近，可通過寄生電容的最小化來實現(xiàn)高速化和低功耗的效果，并且通過布線電阻的均一化來實現(xiàn)后級模擬信號處理電路所必需的輸入電壓范圍減小的效果。

帶來上述效果的固體攝像元件可適用于數(shù)碼相機(jī)或攝像機(jī)的攝像器件。

<12.第十實施方式>

圖23為表示根據(jù)本發(fā)明的實施方式的固體攝像元件所適用的相機(jī)系統(tǒng)的配置的例子的圖。

如圖23所示，相機(jī)系統(tǒng)300設(shè)有根據(jù)本實施方式的CMOS圖像傳感器(固體攝像元件)100、100A～100I之一所適用的攝像器件310。

而且，相機(jī)系統(tǒng)300包括將入射光導(dǎo)入攝像器件310的像素區(qū)的光學(xué)系統(tǒng)(形成拍照對象的圖像)，例如在成像面上以入射光(圖像光)形成圖像的透鏡320。

相機(jī)系統(tǒng)300包括：驅(qū)動電路(DRV)330，其對攝像器件310進(jìn)行驅(qū)動；以及信號處理電路(PRC)340，其對攝像器件310的輸出信號進(jìn)行處理。

驅(qū)動電路330具有時序發(fā)生器(未圖示)，該時序發(fā)生器產(chǎn)生對攝像器件310中的電路進(jìn)行驅(qū)動的各種時序信號，所述各種時序信號包括啟動脈沖和時鐘脈沖，并且以預(yù)定的時序信號驅(qū)動攝像器件310。

此外，信號處理電路340對攝像器件310的輸出信號進(jìn)行預(yù)定的信號處理。

在信號處理電路340中處理的圖像信號被記錄在例如存儲器等記錄介質(zhì)上。記錄介質(zhì)上所記錄的圖像信息通過打印機(jī)等而制作成硬拷貝。此外，在包括液晶顯示器等的監(jiān)視器上將在信號處理電路340中所處理的圖像信號顯示為動態(tài)圖像。

如上所述，通過將上述攝像元件100、100A～100I作為攝像器件310而安裝在包括數(shù)碼相機(jī)等的攝像裝置中，可實現(xiàn)具有高精度和低功耗的相機(jī)。

本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)明白，在不脫離所附權(quán)利要求及其等同物的范圍內(nèi)，取決于設(shè)計需要和其它因素可出現(xiàn)各種變化、組合、子組合和替代。