本發(fā)明涉及一種暫態(tài)電壓抑制集成電路，尤其涉及一種可分散靜電放電能量的暫態(tài)電壓抑制集成電路。

背景技術(shù)：

在現(xiàn)有的集成電路技術(shù)中，利用暫態(tài)電壓抑制器(transientvoltagesuppressor，tvs)來(lái)提供靜電放電電流的路徑，并藉以保護(hù)集成電路不因靜電放電現(xiàn)象而損毀是常見(jiàn)的作法。在已知技術(shù)領(lǐng)域中，暫態(tài)電壓抑制器提供串接在電源端以及接地端間的二極管串與齊納二極管(zenerdiode)來(lái)配合，并藉此產(chǎn)生電流路徑以執(zhí)行靜電放電保護(hù)的動(dòng)作。然而，當(dāng)暫態(tài)電壓抑制器上的輸入輸出端上存在靜電放電電壓時(shí)，所有的靜電放電能量全由單一暫態(tài)電壓抑制器承受。如此一來(lái)，暫態(tài)電壓抑制器能提供的靜電放電保護(hù)能力將會(huì)受到限制。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種暫態(tài)電壓抑制集成電路，可有效增加靜電放電保護(hù)的能力。

本發(fā)明提供一種暫態(tài)電壓抑制集成電路，其包括輸入輸出引腳、接地引腳、基板、第一暫態(tài)電壓抑制晶粒以及第二暫態(tài)電壓抑制晶粒?；逄峁┕餐偩€。第一暫態(tài)電壓抑制晶粒配置在基板上，且包括第一輸入輸出端與第一參考接地端。第二暫態(tài)電壓抑制晶粒配置在基板上，且包括第二輸入輸出端與第二參考接地端。第二參考接地端通過(guò)共同總線電性連接至第一參考接地端，第一輸入輸出端連接輸入輸出引腳，第二輸入輸出端連接接地引腳。

在本發(fā)明的一實(shí)施例中，上述的第一暫態(tài)電壓抑制晶粒包括二極管串以及齊納二極管，連接于電源端以及第一參考接地端間。二極管串包括第一輸入輸出端。齊納二極管的陽(yáng)極連接至第一參考接地端，陰極連接至電源端。

在本發(fā)明的一實(shí)施例中，上述的二極管串包括第一溝道二極管以及第二 溝道二極管。第一溝道二極管的陰極連接至電源端，其陽(yáng)極連接至第一輸入輸出端。第二溝道二極管的陰極連接至第一溝道二極管的陽(yáng)極，其陽(yáng)極連接至第一參考接地端。

在本發(fā)明的一實(shí)施例中，上述的第二暫態(tài)電壓抑制晶粒包括二極管串以及齊納二極管。二極管串連接于電源端以及第二參考接地端間，二極管串包括第二輸入輸出端。齊納二極管的陽(yáng)極連接至第二參考接地端，其陰極連接至電源端。

在本發(fā)明的一實(shí)施例中，上述的二極管串包括第一溝道二極管以及第二溝道二極管。第一溝道二極管的陰極連接至電源端，其陽(yáng)極連接至第二輸入輸出端。第二溝道二極管的陰極連接至第一溝道二極管的陽(yáng)極，其陰極連接至第二參考接地端。

在本發(fā)明的一實(shí)施例中，上述的第二暫態(tài)電壓抑制晶粒與第一暫態(tài)電壓抑制晶粒為相同構(gòu)造。

在本發(fā)明的一實(shí)施例中，上述的暫態(tài)電壓抑制晶粒的基底與基板電性隔離。

在本發(fā)明的一實(shí)施例中，上述的第二暫態(tài)電壓抑制晶粒更具有一電源端，其中電源端與共同總線電性連接。

在本發(fā)明的一實(shí)施例中，當(dāng)上述的第一暫態(tài)電壓抑制晶粒的數(shù)量為多個(gè)時(shí)，第二暫態(tài)電壓抑制晶粒配置于暫態(tài)電壓抑制晶粒的幾何中心。

本發(fā)明提供另一種暫態(tài)電壓抑制集成電路，其包括至少一輸入輸出引腳、接地引腳、基板、至少一第一暫態(tài)電壓抑制晶粒以及第二暫態(tài)電壓抑制晶粒?；逄峁┕餐偩€。第一暫態(tài)電壓抑制晶粒配置在基板上，包括第一輸入輸出端與第一參考接地端。第二暫態(tài)電壓抑制晶粒配置在基板上，包括第二輸入輸出端與第二參考接地端。第二參考接地端通過(guò)共同總線電性連接至第一參考接地端，第一輸入輸出端連接輸入輸出引腳其中之一，第二輸入輸出端連接接地引腳。當(dāng)靜電放電電壓存在于輸入輸出引腳的其中一個(gè)時(shí)，電流路徑經(jīng)由與輸入輸出引腳連接的第一輸入輸出端、第一參考接地端、共同總線、第二參考接地端、第二輸入輸出端至接地引腳。

基于上述，本發(fā)明提供暫態(tài)電壓抑制集成電路，以在靜電放電現(xiàn)象發(fā)生時(shí)，通過(guò)第一暫態(tài)電壓抑制晶粒以及第二暫態(tài)電壓抑制晶粒提供的電流路徑來(lái)執(zhí)行靜電放電的電流宣泄動(dòng)作。如此一來(lái)，靜電放電的能量可由多個(gè)晶粒 來(lái)共同分擔(dān)，可有效提升暫態(tài)電壓抑制集成電路的靜電放電保護(hù)的能力。

本發(fā)明的基板可為半導(dǎo)體基板、陶瓷基板、印刷電路板、導(dǎo)線架或其他任何已知基板，并于其上布置共同總線。此外，本發(fā)明實(shí)施例利用基板做為共同總線(例如：導(dǎo)線架)，可使暫態(tài)電壓抑制集成電路具有較佳散熱效果。

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說(shuō)明如下。

附圖說(shuō)明

圖1示出本發(fā)明的暫態(tài)電壓抑制集成電路的等效電路及靜電放電動(dòng)作示意圖。

圖2a示出本發(fā)明一實(shí)施例的多溝道暫態(tài)電壓抑制集成電路的示意圖。

圖2b及圖2c示出本發(fā)明一實(shí)施例的多溝道暫態(tài)電壓抑制集成電路的等效電路及靜電放電動(dòng)作示意圖。

圖3a及圖3b示出本發(fā)明另一實(shí)施例的多溝道暫態(tài)電壓抑制集成電路的等效電路及靜電放電動(dòng)作示意圖。

圖4及圖5分別示出本發(fā)明不同實(shí)施例的多溝道暫態(tài)電壓抑制集成電路的晶粒配置方式的示意圖。

附圖標(biāo)記：

100、200、300、400、500：暫態(tài)電壓抑制集成電路

101、sub：基板

11、12、110、120、130、310、320、330、401～404、501～503、410、510：暫態(tài)電壓抑制晶粒

rgnd1～rgnd3：參考接地端

io1～io8：輸入輸出端

oio1～oio8：輸入輸出引腳

bwir1～bwir5：封裝導(dǎo)線

aio1：輸入輸出端

gpad：接地引腳

zd1～zd3：齊納二極管

pwr1～pwr3：電源端

du1、dd1、du2、dd2、du11、dd11、dur1、ddr1：溝道二極管

gbus、gbus1、gbus2：總線

cdp1～cdp6：電流路徑

具體實(shí)施方式

請(qǐng)參照?qǐng)D1，圖1示出本發(fā)明的暫態(tài)電壓抑制集成電路的等效電路及靜電放電動(dòng)作示意圖。暫態(tài)電壓抑制集成電路100包括基板sub、輸入輸出引腳oio1～oio4、接地引腳gpad以及暫態(tài)電壓抑制晶粒11、12?；錽ub提供共同總線gbus，暫態(tài)電壓抑制晶粒11、12配置在基板sub上，且第一暫態(tài)電壓抑制晶粒11包括由溝道二極管du1以及dd1串接形成的二極管串，第二暫態(tài)電壓抑制晶粒12則包括由溝道二極管du2以及dd2串接形成的二極管串。在本實(shí)施例中，溝道二極管du1的陰極連接至電源端pwr1，溝道二極管du1的陽(yáng)極連接至溝道二極管dd1的陰極并形成輸入輸出端io1。溝道二極管dd1的陽(yáng)極則連接至參考接地端rgnd1。此外，溝道二極管du2的陰極連接至電源端pwr2，溝道二極管du1的陽(yáng)極連接至溝道二極管dd2的陰極并形成輸入輸出端io2。溝道二極管dd2的陽(yáng)極則連接至參考接地端rgnd2。

暫態(tài)電壓抑制晶粒11、12并分別包括齊納二極管zd1及zd2。齊納二極管zd1的陰極連接至電源端pwr1，其陽(yáng)極連接至參考接地端rgnd1，齊納二極管zd2的陰極連接至電源端pwr2，其陽(yáng)極連接至參考接地端rgnd2。

此外，輸入輸出端io1可通過(guò)封裝導(dǎo)線電性連接至輸入輸出引腳oio1～oio4的其中之一。

上述第一暫態(tài)電壓抑制晶粒11的參考接地端rgnd1通過(guò)封裝導(dǎo)線bwir1電性連接至共同總線gbus，其中共同總線gbus可以為具導(dǎo)電性的基板sub(例如：導(dǎo)線架)或配置在基板sub上的導(dǎo)線(或?qū)щ妼?。當(dāng)共同總線gbus為具導(dǎo)電性的基板sub時(shí)，參考接地端rgnd1通過(guò)封裝導(dǎo)線bwir1直接電性連接至基板sub。第二暫態(tài)電壓抑制晶粒12的參考接地端rgnd2也通過(guò)封裝導(dǎo)線bwir2電性連接至共同總線gbus1，并與參考接地端rgnd1電性連接。第二暫態(tài)電壓抑制晶粒12的輸入輸出端io2則通過(guò)封裝導(dǎo)線bwir3電性連接至?xí)簯B(tài)電壓抑制集成電路100的接地引腳gpad，并可通過(guò)接地引腳gpad連接至接地電壓。

當(dāng)靜電放電現(xiàn)象發(fā)生，例如在輸入輸出端io1發(fā)生正向(大于0伏特)的靜電放電電壓時(shí)，溝道二極管du1、齊納二極管zd1以及溝道二極管dd2對(duì)應(yīng)靜電放電電壓被導(dǎo)通，電流路徑cdp1對(duì)應(yīng)被形成并使靜電放電電流可以由輸入輸出端io1依序通過(guò)溝道二極管du1、齊納二極管zd1、共同總線gbus、溝道二極管dd2以及輸入輸出端io2順利地被宣泄至接地引腳gpad。

在另一方面，當(dāng)靜電放電現(xiàn)象發(fā)生時(shí)，在輸入輸出端io1發(fā)生負(fù)向(小于0伏特)的靜電放電電壓，溝道二極管du2、齊納二極管zd2以及溝道二極管dd1對(duì)應(yīng)靜電放電電壓被導(dǎo)通，電流路徑cdp2對(duì)應(yīng)被形成并使靜電放電電流可以由輸入輸出端io2依序經(jīng)由溝道二極管du2、齊納二極管zd2、共同總線gbus以及溝道二極管dd1順利地被宣泄至輸入輸出端io1。

由上述說(shuō)明可知，當(dāng)靜電放電現(xiàn)象發(fā)生時(shí)，本發(fā)明實(shí)施例的暫態(tài)電壓抑制集成電路100利用暫態(tài)電壓抑制晶粒11、12共同承擔(dān)靜電放電能量。也就是說(shuō)，本發(fā)明實(shí)施例通過(guò)共同總線來(lái)使得多個(gè)暫態(tài)電壓抑制晶粒承擔(dān)靜電放電能量，并可有效提升所能提供的靜電放電保護(hù)的能力。

上述實(shí)施例中，暫態(tài)電壓抑制晶粒11、12可以是具有完全相同電路結(jié)構(gòu)的晶粒，如此一來(lái)，本發(fā)明實(shí)施例可通過(guò)一種基本的暫態(tài)電壓抑制組件，藉由封裝手段來(lái)產(chǎn)生不同的溝道，如此，可以不需制作額外的新光罩、也不需生產(chǎn)新的晶圓的條件下，就可有效達(dá)到以多晶粒承受靜電放電能量的功效。

特別值得一提的，本發(fā)明實(shí)施例中可直接由具導(dǎo)電性的基板sub(例如：導(dǎo)線架)來(lái)提供共同總線gbus，可使暫態(tài)電壓抑制集成電路100在靜電放電電流宣泄的過(guò)程中，還可具有較佳散熱效果。

請(qǐng)參照?qǐng)D2a，圖2a示出本發(fā)明一實(shí)施例的多溝道暫態(tài)電壓抑制集成電路的示意圖。與圖1實(shí)施例不同的是，圖2a實(shí)施例的暫態(tài)電壓抑制晶粒為多溝道暫態(tài)電壓抑制晶粒，并且具有額外的第一暫態(tài)電壓抑制晶粒120，用以提供更多的輸入輸出端。

多溝道暫態(tài)電壓抑制集成電路200包括基板101、暫態(tài)電壓抑制晶粒110、120、130。暫態(tài)電壓抑制晶粒110、120以及130分別配置于基板101不同位置上，且暫態(tài)電壓抑制晶粒110、120、130與基板101的接觸面間可具有介電層(未示出)，以使暫態(tài)電壓抑制晶粒110、120、130的基底與基板101電性隔離。

第一暫態(tài)電壓抑制晶粒110、120分別具有多個(gè)輸入輸出端io1～io4、io5～io8以及參考接地端rgnd1、rgnd3。在本實(shí)施例中，參考接地端rgnd1以及rgnd3可分別通過(guò)封裝導(dǎo)線bwir1以及bwir3電性連接至基板101，而基板101可提供一總線使參考接地端rgnd1以及rgnd3相互連接。

此外，多個(gè)輸入輸出端io1～io8可通過(guò)多個(gè)封裝導(dǎo)線分別電性連接至多溝道暫態(tài)電壓抑制集成電路200的多個(gè)輸入輸出引腳oio1～oio8。

第二暫態(tài)電壓抑制晶粒130具有一個(gè)(或一個(gè)以上)的輸入輸出端aio1以及參考接地端rgnd2。第二暫態(tài)電壓抑制晶粒130的參考接地端rgnd2可通過(guò)基板101電性連接至參考接地端rgnd1。在本實(shí)施例中，第二暫態(tài)電壓抑制晶粒130的參考接地端rgnd2可通過(guò)封裝導(dǎo)線bwir2電性連接至基板101所提供的總線，并通過(guò)這個(gè)總線與參考接地端rgnd1與rgnd3電性連接。并且，第二暫態(tài)電壓抑制晶粒130的輸入輸出端aio1可通過(guò)封裝導(dǎo)線bwir4連接至接地引腳gpad，并通過(guò)接地引腳gpad接收接地電壓。

當(dāng)靜電放電現(xiàn)象發(fā)生時(shí)，靜電放電電流可以自輸入輸出引腳oio1～oio8進(jìn)入第一暫態(tài)電壓抑制晶粒110(或120)。經(jīng)由基板101所提供的總線，靜電放電電流可進(jìn)一步的通過(guò)第二暫態(tài)電壓抑制晶粒130宣泄至接地引腳gpad(接地電壓)，以達(dá)到靜電放電保護(hù)的效果。

為更仔細(xì)得知本發(fā)明實(shí)施例的動(dòng)作細(xì)節(jié)，以下請(qǐng)參照?qǐng)D2b以及圖2c示出的暫態(tài)電壓抑制集成電路的等效電路及靜電放電動(dòng)作示意圖。

在圖2b中，第一暫態(tài)電壓抑制晶粒110包括多個(gè)二極管串以及齊納二極管zd1，并具有電源端pwr1、參考接地端rgnd1以及多個(gè)輸入輸出端io1～io4。二極管串相互并聯(lián)連接，并連接在電源端pwr1以及參考接地端rgnd1間，齊納二極管zd1同樣連接在電源端pwr1以及參考接地端rgnd1間，并且，齊納二極管zd1的陽(yáng)極連接至參考接地端rgnd1而齊納二極管zd1的陰極連接至電源端pwr1。以由溝道二極管du11以及dd11所形成的二極管串為范例，溝道二極管du11的陰極連接至電源端pwr1而其陽(yáng)極形成輸入輸出端io2并連接至溝道二極管dd11的陰極。另外，溝道二極管dd11的陽(yáng)極則連接至參考接地端rgnd1。

第一暫態(tài)電壓抑制晶粒120包括多個(gè)二極管串以及齊納二極管zd2，并具有電源端pwr3、參考接地端rgnd3以及多個(gè)輸入輸出端io5～io8。第一 暫態(tài)電壓抑制晶粒120與第一暫態(tài)電壓抑制晶粒110可具有相同的電路架構(gòu)，在此處不多贅述。

在另一方面，第二暫態(tài)電壓抑制晶粒130包括多個(gè)并聯(lián)連接于電源端pwr2以及參考接地端rgnd2的二極管串以及齊納二極管zd3。此外，由溝道二極管dur1以及ddr1所形成的二極管串中，溝道二極管dur1的陰極連接至電源端pwr2，其陽(yáng)極形成輸入輸出端aio1并連接至溝道二極管ddr1的陰極。另外，溝道二極管ddr1的陽(yáng)極則連接至參考接地端rgnd2。

第一暫態(tài)電壓抑制晶粒110、120以及第二暫態(tài)電壓抑制晶粒130分別具有參考接地端rgnd1-rgnd3，分別通過(guò)封裝導(dǎo)線bwir2、bwir2及bwir3電性連接至基板所提供的共同總線gbus。另外，第二暫態(tài)電壓抑制晶粒130上的輸入輸出端aio1則通過(guò)封裝導(dǎo)線bwir4電性連接至接地引腳gpad。

圖2b為正向的靜電放電動(dòng)作示意圖，當(dāng)大于接地電壓(例如0伏特)的靜電放電電壓存在于一連接輸入輸出端io2上的輸入輸出引腳(未示出)時(shí)，由于第一暫態(tài)電壓抑制晶粒110通過(guò)共同總線gbus連接第二暫態(tài)電壓抑制晶粒130。形成電流路徑cdp3經(jīng)由輸入輸出端io2、參考接地端rgnd1、共同總線gbus、參考接地端rgnd2至輸入輸出端aio1，并延伸至接地引腳gpad，以將靜電放電電流至接地電壓。

圖2c為負(fù)向的靜電放電動(dòng)作示意圖，在當(dāng)小于接地電壓(例如0伏特)的靜電放電電壓存在于例如與輸入輸出端io7連接的輸入輸出引腳(未示出)時(shí)，形成電流路徑cdp4通過(guò)第二暫態(tài)電壓抑制晶粒130、共同總線gbus及第一暫態(tài)電壓抑制晶粒120，以進(jìn)行靜電放電電流的宣泄動(dòng)作，達(dá)到以多晶粒承載靜電放電能量的功效。

在本實(shí)施例中，第一暫態(tài)電壓抑制晶粒110、120以及第二暫態(tài)電壓抑制晶粒130都可以利用相同電路架構(gòu)的晶粒來(lái)實(shí)施。而關(guān)于第二暫態(tài)電壓抑制晶粒130的實(shí)施方式中，僅需選擇第二暫態(tài)電壓抑制晶粒130中的一個(gè)或多個(gè)輸入輸出端為輸入輸出端，并將被選中的輸入輸出端通過(guò)封裝導(dǎo)線電性連接至基板所提供的共同總線gbus上即可。

圖3a及圖3b示出本發(fā)明另一實(shí)施例的多溝道暫態(tài)電壓抑制集成電路的等效電路及靜電放電動(dòng)作示意圖。與前述實(shí)施例不同的是，第二暫態(tài)電壓抑制晶粒330的電源端pwr2通過(guò)封裝導(dǎo)線bwir5電性連接至基板所提供的共同總線gbus上。此結(jié)構(gòu)除了具有前述實(shí)施例的功效外，更可降低負(fù)向靜 電放電時(shí)，電流路徑的導(dǎo)通電壓，進(jìn)而提升靜電放電保護(hù)的效果。

圖3a為正向的靜電放電動(dòng)作示意圖，當(dāng)大于接地電壓(例如0伏特)的靜電放電電壓存在于與輸入輸出端io2連接的輸入輸出引腳上(未示出)時(shí)，其電流路徑cdp5與圖2b的實(shí)施例相同，在此不多贅述。

圖3b為負(fù)向的靜電放電動(dòng)作示意圖，當(dāng)小于接地電壓(例如0伏特)的靜電放電電壓存在于與輸入輸出端io7連接的輸入輸出引腳(未示出)時(shí)，產(chǎn)生電流路徑cdp6通過(guò)兩個(gè)晶粒，達(dá)到以多晶粒承載靜電放電能量的功效。由于第二暫態(tài)電壓抑制晶粒330的電源端pwr2電性連接至共同總線gbus上，電流路徑cdp6僅通過(guò)溝道二極管dur1與dd21，并避過(guò)齊納二極管zd3，降低了電流路徑cdp6上電流路徑的導(dǎo)通電壓，進(jìn)而提升靜電放電保護(hù)的效果。

以下請(qǐng)參照?qǐng)D4及圖5，圖4及圖5分別示出本發(fā)明不同實(shí)施例的暫態(tài)電壓抑制集成電路的晶粒配置方式的示意圖。本發(fā)明實(shí)施例中，第一暫態(tài)電壓抑制晶粒與第二暫態(tài)電壓抑制晶粒的配置方式，可依據(jù)圖2實(shí)施例的方式，將第二暫態(tài)電壓抑制晶粒130配置在第一暫態(tài)電壓抑制晶粒110及120的中間。通過(guò)這樣的配置方式，可以使發(fā)生在輸入輸出端上的靜電放電電壓所產(chǎn)生的電流路徑長(zhǎng)度均勻化，而不會(huì)因?yàn)橐粋€(gè)或部分的輸入輸出端所產(chǎn)生的電流路徑的長(zhǎng)度過(guò)長(zhǎng)而降低靜電放電保護(hù)的等級(jí)。除圖2的配置方式外，本發(fā)明實(shí)施例的暫態(tài)電壓抑制集成電路上的晶粒還有多種不同的配置方式。

請(qǐng)先參照?qǐng)D4，圖4中的暫態(tài)電壓抑制集成電路400具有第一暫態(tài)電壓抑制晶粒401-404以及第二暫態(tài)電壓抑制晶粒410。第一暫態(tài)電壓抑制晶粒401-404分別具有參考接地端rgnd1、rgnd3、rgnd4以及rgnd5，第二暫態(tài)電壓抑制晶粒410則具有參考接地端rgnd2。參考接地端rgnd1、rgnd3分別通過(guò)不同的封裝導(dǎo)線電性連接至基板所提供的共同總線gbus1，而參考接地端rgnd4、rgnd5分別通過(guò)不同的封裝導(dǎo)線電性連接至基板所提供的共同總線gbus2，而參考接地端rgnd2則可通過(guò)多個(gè)封裝導(dǎo)線電性連接至共同總線gbus1及gbus2。共同總線gbus1及gbus2是電性相連的。在圖4中，第二暫態(tài)電壓抑制晶粒410可配置在鄰近于第一暫態(tài)電壓抑制晶粒401-404的幾何中心的位置或直接配置在第一暫態(tài)電壓抑制晶粒401-404的幾何中心的位置上。并藉此均勻化發(fā)生在第一暫態(tài)電壓抑制晶粒401-404上的輸入輸出端上的靜電放電電壓產(chǎn)生的電流路徑長(zhǎng)度。

接著請(qǐng)參照?qǐng)D5，在圖5中，暫態(tài)電壓抑制集成電路500具有第一暫態(tài)電壓抑制晶粒501-503以及第二暫態(tài)電壓抑制晶粒510。第一暫態(tài)電壓抑制晶粒501-503以三角形的方式進(jìn)行配置，而第二暫態(tài)電壓抑制晶粒510則鄰近于第一暫態(tài)電壓抑制晶粒501-503的幾何中心來(lái)進(jìn)行配置，并使靜電放電電壓在第一暫態(tài)電壓抑制晶粒501-503上的多個(gè)輸入輸出端所產(chǎn)生的電流路徑的長(zhǎng)度可以均勻化。

附帶一提的，本發(fā)明實(shí)施例中的第一暫態(tài)電壓抑制晶粒以及第二暫態(tài)電壓抑制晶粒的數(shù)量并沒(méi)有固定的限制，設(shè)計(jì)者可以依據(jù)實(shí)際的需求來(lái)設(shè)置不同數(shù)量的第一暫態(tài)電壓抑制晶粒以及第二暫態(tài)電壓抑制晶粒，并依據(jù)基板的形狀、基板所提供的外引腳的位置來(lái)針對(duì)第一暫態(tài)電壓抑制晶粒以及第二暫態(tài)電壓抑制晶粒進(jìn)行不同位置配置。

綜上所述，本發(fā)明在暫態(tài)電壓抑制集成電路中提供一個(gè)或多個(gè)的第二暫態(tài)電壓抑制晶粒，以分擔(dān)第一暫態(tài)電壓抑制晶粒所承載靜電放電現(xiàn)象產(chǎn)生的能量，有效提升暫態(tài)電壓抑制集成電路所能提供的靜電放電保護(hù)的等級(jí)。

雖然本發(fā)明已以實(shí)施例揭示如上，然其并非用以限定本發(fā)明，本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的改動(dòng)與潤(rùn)飾，故本發(fā)明的保護(hù)范圍當(dāng)視所附權(quán)利要求界定范圍為準(zhǔn)。