本發(fā)明涉及一種異質(zhì)結(jié)半導(dǎo)體裝置以及一種制造異質(zhì)結(jié)半導(dǎo)體裝置的方法。

背景技術(shù)：

公開(kāi)了一種氮化物半導(dǎo)體裝置，其為一種其中由氮化鎵(GaN)形成的溝道層和由氮化鋁鎵(AlGaN)形成的勢(shì)壘層相互接合的異質(zhì)結(jié)半導(dǎo)體元件裝置。在在該氮化物半導(dǎo)體裝置中，p型GaN層、n型GaN層以及柵電極層疊在勢(shì)壘層上(日本專(zhuān)利申請(qǐng)公開(kāi)第2013-80894號(hào)(JP 2013-80894A)。

在根據(jù)上述現(xiàn)有技術(shù)的氮化物半導(dǎo)體裝置中，p型GaN層中的摻雜劑濃度可以被設(shè)置為高，使得該裝置在未施加電壓到柵電極的狀態(tài)下處于關(guān)斷狀態(tài)(常關(guān)狀態(tài))。此外，該n型GaN層中的摻雜劑濃度可以被設(shè)置為高使得其與柵電極的接觸電阻被降低。

技術(shù)實(shí)現(xiàn)要素：

在具有高摻雜劑濃度的p型GaN層和具有高摻雜劑濃度的n型GaN層彼此接合的情況下，在p型GaN層和n型GaN層之間的界面處形成的耗盡層變窄。其結(jié)果是，從柵電極流到源電極的漏電流會(huì)增加。

根據(jù)本發(fā)明的第一方面，異質(zhì)結(jié)半導(dǎo)體裝置包括：溝道層，其包括第一半導(dǎo)體；勢(shì)壘層，其被設(shè)置在所述溝道層上，并且包括具有大于所述第一半導(dǎo)體的帶隙的帶隙的半導(dǎo)體；源電極和漏電極，所述源電極和所述漏電極設(shè)置在所述勢(shì)壘層上，并歐姆接觸到勢(shì)壘層；設(shè)置在勢(shì)壘層上的p型半導(dǎo)體層，所述p型半導(dǎo)體層設(shè)置在勢(shì)壘層上源電極和漏電極之間的區(qū)域中；設(shè)置在所述p型半導(dǎo)體層上的n型半導(dǎo)體層；以及接合到所述n型半導(dǎo)體層的柵電極。所述p型半導(dǎo)體層和所述n型半導(dǎo)體層之間的接合界面具有凹凸結(jié)構(gòu)。

在第一方面中，在凹凸結(jié)構(gòu)的p型半導(dǎo)體層的凸區(qū)域中,p型半導(dǎo)體層和柵電極可以通過(guò)絕緣層彼此接合。

在第一方面中，柵電極可以設(shè)置在n型半導(dǎo)體層的上表面和n型半導(dǎo)體層的側(cè)表面上。

在第一方面中，凹凸結(jié)構(gòu)的轉(zhuǎn)角可以具有彎曲的表面。

在第一方面中，溝道層可以由GaN構(gòu)成。勢(shì)壘層可以由AlGaN構(gòu)成。p型半導(dǎo)體層可以由p型GaN構(gòu)成。n型半導(dǎo)體層可以由n型GaN構(gòu)成。

在第一方面中，凹凸結(jié)構(gòu)中的槽的寬度可以被設(shè)置為使得耗盡層擴(kuò)展至p型半導(dǎo)體層的整個(gè)凸區(qū)域和n型半導(dǎo)體層的整個(gè)凸區(qū)域。

本發(fā)明的第二方面提供了一種制造異質(zhì)結(jié)半導(dǎo)體裝置的方法。該第二方面包括：a)在溝道層上形成勢(shì)壘層，所述溝道層包括第一半導(dǎo)體，所述勢(shì)壘層包括具有大于第一半導(dǎo)體的帶隙的帶隙的半導(dǎo)體；b)形成歐姆接觸到勢(shì)壘層的源電極和漏電極，所述源電極和漏電極形成在所述勢(shì)壘層上；c)在所述勢(shì)壘層上形成p型半導(dǎo)體層，所述p型半導(dǎo)體層被設(shè)置在所述源電極和漏電極之間；d)處理所述p型半導(dǎo)體層的表面以形成凹凸結(jié)構(gòu)，所述p型半導(dǎo)體層的所述表面與所述p型半導(dǎo)體層的面對(duì)所述勢(shì)壘層的表面相反；e)在所述p型半導(dǎo)體層上形成n型半導(dǎo)體層，所述n型半導(dǎo)體層與所述p型半導(dǎo)體層的接合界面具有凹凸結(jié)構(gòu)；以及f)在所述n型半導(dǎo)體層上形成柵電極。

第二方面可以包括：g)在步驟c)和步驟d)之間的時(shí)期期間，在所述p型半導(dǎo)體層上形成絕緣層。

在第二方面中，上述步驟d)包括處理絕緣層和p型半導(dǎo)體層，使得絕緣層和p型半導(dǎo)體層形成凹凸結(jié)構(gòu)，且絕緣層覆蓋凹凸部分的凸區(qū)域的頂端。

在第二方面中，上述步驟f)可以包括在n型半導(dǎo)體層的上表面和側(cè)表面上形成柵電極。

在第二方面中，上述步驟d)可以包括：將凹凸結(jié)構(gòu)的轉(zhuǎn)角處理為具有彎曲的表面。

在第二方面中，在上述步驟d)中，凹凸結(jié)構(gòu)中的槽可以被處理成具有耗盡層擴(kuò)展至p型半導(dǎo)體層的整個(gè)凸區(qū)域和n型半導(dǎo)體層的整個(gè)凸區(qū)域的寬度。

根據(jù)第一方面和第二方面，異質(zhì)結(jié)半導(dǎo)體裝置具有常斷特性，并且能夠提供柵極的減小的漏電流。

附圖說(shuō)明

下面將參照附圖對(duì)本發(fā)明的示范性實(shí)施例的特征、優(yōu)點(diǎn)以及技術(shù)和工業(yè)意義進(jìn)行描述，其中相同的標(biāo)號(hào)表示相同的元件，并且其中：

圖1是示意性地示出根據(jù)第一實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的配置的剖視圖；

圖2A是示出在p型半導(dǎo)體層和n型半導(dǎo)體層之間的接合界面上未設(shè)置凹凸結(jié)構(gòu)的情況下，異質(zhì)結(jié)半導(dǎo)體裝置的柵極上的耗盡層的擴(kuò)展的圖；

圖2B是示出在p型半導(dǎo)體層和n型半導(dǎo)體層之間的接合界面上未設(shè)置凹凸結(jié)構(gòu)的情況下，異質(zhì)結(jié)半導(dǎo)體裝置的柵極上的耗盡層的擴(kuò)展的圖；

圖2C是示出在p型半導(dǎo)體層和n型半導(dǎo)體層之間的接合界面上未設(shè)置凹凸結(jié)構(gòu)的情況下，異質(zhì)結(jié)半導(dǎo)體裝置的柵極上的耗盡層的擴(kuò)展的圖；

圖3A是示出根據(jù)第一實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的柵極上的耗盡層的擴(kuò)展的圖；

圖3B是示出根據(jù)第一實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的柵極上的耗盡層的擴(kuò)展的圖；

圖3C是示出根據(jù)第一實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的柵極上的耗盡層的擴(kuò)展的圖；

圖4A是示出制造根據(jù)第一實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的方法的圖。

圖4B是示出制造根據(jù)第一實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的方法的圖。

圖4C是示出制造根據(jù)第一實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的方法的圖。

圖4D是示出制造根據(jù)第一實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的方法的圖。

圖4E是示出制造根據(jù)第一實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的方法的圖。

圖4F是示出制造根據(jù)第一實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的方法的圖。

圖4G是示出制造根據(jù)第一實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的方法的圖。

圖4H是示出制造根據(jù)第一實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的方法的圖。

圖4I是示出制造根據(jù)第一實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的方法的圖。

圖5是示意性地示出根據(jù)第二實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的配置的剖視圖；

圖6是示出制造根據(jù)第二實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的方法的圖。

圖7是示意性地示出根據(jù)第三實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的配置的剖視圖；

圖8是示出制造根據(jù)第三實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的方法的圖。

圖9是示意性地示出根據(jù)第四實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的配置的剖視圖；以及

圖10是示出制造根據(jù)第四實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的方法的圖。

具體實(shí)施例

<第一實(shí)施例>

如圖1所示，根據(jù)第一實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置包括基板10、緩沖層12、溝道層14、勢(shì)壘層16、p型半導(dǎo)體層18、n型半導(dǎo)體層20、柵電極22，源電極24、漏電極26和保護(hù)膜28。

溝道層14是在與下面所描述的勢(shì)壘層16的界面處形成異質(zhì)結(jié)的半導(dǎo)體層。溝道層14是由具有與勢(shì)壘層16的高晶格匹配的半導(dǎo)體材料形成的。溝道層14的厚度沒(méi)有特別的限制，優(yōu)選地，約為幾百納米。

溝道層14形成在基板10上?；?0由具有與溝道層14的晶格常數(shù)和熱膨脹系數(shù)類(lèi)似的晶格常數(shù)和熱膨脹系數(shù)的材料形成，例如，碳化硅、藍(lán)寶石、氮化鋁、氮化鋁鎵、氮化鎵或硅。此外，可選地，緩沖層12可以形成在基板10和溝道層14之間。設(shè)置緩沖層12是為了緩解基板10和溝道層14之間的晶格失配。優(yōu)選地，緩沖層12是由具有介于基板10的晶格常數(shù)和溝道層14的晶格常數(shù)之間的中間晶格常數(shù)的材料所形成的。緩沖層12可以形成為由諸如氮化鎵(GaN)、氮化鋁鎵(AlGaN)、氮化鋁(AlN)、氮化銦鎵(InGaN)或銦鋁鎵氮化物(InAlGaN)所形成的單層或復(fù)合層。

勢(shì)壘層16是層疊在溝道層14上的半導(dǎo)體層，并在與溝道層14的界面處形成異質(zhì)結(jié)。勢(shì)壘層16是由具有大于溝道層14的帶隙的帶隙的半導(dǎo)體材料形成的，并且與溝道層14具有高晶格匹配。結(jié)果，在溝道層14和勢(shì)壘層16之間的界面處發(fā)生自發(fā)極化或壓電極化。由于這種極化效應(yīng)，在溝道層14和勢(shì)壘層16之間的界面處產(chǎn)生具有高載流子(電子)密度的二維電子氣(2DEG)。

另外，二維電子氣(2DEG)可以通過(guò)添加摻雜劑到溝道層14和勢(shì)壘層16之間的界面區(qū)域以δ摻雜該界面區(qū)域而產(chǎn)生。例如，在勢(shì)壘層16是由AlGaN形成的情況下，硅(Si)、鍺(Ge)以及氧(O)中的至少一種可以被用作δ摻雜的n型摻雜劑。

溝道層14和勢(shì)壘層16的組合并沒(méi)有特別限制，只要形成具有高結(jié)晶度 的異質(zhì)界面。例如，可以適當(dāng)?shù)剡x擇包含一種或多種III族元素以及一種或多種V族元素的III-V族半導(dǎo)體化合物、包含一種或多種II族元素以及一種或多種VI族元素的II-VI族半導(dǎo)體化合物，以及包含IV族元素的IV族半導(dǎo)體，并相互組合。勢(shì)壘層16和溝道層14的組合的例子包括AlGaN/GaN、AlGaAs/GaAs、AlN/GaN、InAlN/GaN、AlGaNP/GaNP、InAlGaAsP/InGaP、AlN/InN以及GaP/Si。例如，溝道層14可以由i型GaN形成，而勢(shì)壘層16可以由i型Al_XGa_1-XN形成。勢(shì)壘層16的Al和Ga的化學(xué)計(jì)量組成比x沒(méi)有特別的限制。例如，在高功率異質(zhì)結(jié)半導(dǎo)體裝置中，優(yōu)選地，整個(gè)勢(shì)壘層16的平均組成比x為0.1至0.3。

p型半導(dǎo)體層18設(shè)置在勢(shì)壘層16上，在源電極24和漏電極26之間的區(qū)域中。p型半導(dǎo)體層18是加入了p型摻雜劑的半導(dǎo)體層。p型半導(dǎo)體層18的厚度沒(méi)有特別的限制，但優(yōu)選為50nm至300nm(例如，150nm)。

例如，在p型半導(dǎo)體層18是由III-V族半導(dǎo)體化合物形成的情況下，且該III-V族半導(dǎo)體化合物的實(shí)例包括通過(guò)添加p型摻雜劑到氮化鎵(GaN)、氮化鋁鎵(AlGaN)、氮化鋁(AlN)、氮化銦鎵(InGaN)、銦鋁鎵氮化物(InAlGaN系)或類(lèi)似物而獲得的材料。p型摻雜劑的實(shí)例包括鎂(Mg)。優(yōu)選地，p型半導(dǎo)體層18中的摻雜劑濃度高于溝道層14中的摻雜劑濃度。

在根據(jù)本實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置中，p型半導(dǎo)體層18具有溝槽結(jié)構(gòu)(凹凸結(jié)構(gòu))，其中在深度方向上形成槽18a。槽18a的寬度沒(méi)有特別的限制，但優(yōu)選為0.1μm到1μm(例如，0.5μm)。優(yōu)選地，槽18a的深度是根據(jù)p型半導(dǎo)體層18的厚度而設(shè)定的，槽18a的深度沒(méi)有特別的限制，但優(yōu)選為50nm至250nm(例如，100nm)。

可以設(shè)置槽18a的寬度使得耗盡層30擴(kuò)展至p型半導(dǎo)體層18的整個(gè)凸區(qū)域和n型半導(dǎo)體層20的整個(gè)凸區(qū)域?？紤]所使用的半導(dǎo)體材料、該半導(dǎo)體材料中的摻雜劑濃度和溝槽的深度來(lái)確定該寬度。當(dāng)耗盡層30擴(kuò)展至p型半導(dǎo)體層18的整個(gè)凸區(qū)域和n型半導(dǎo)體層20的整個(gè)凸區(qū)域時(shí)，能夠確保對(duì)應(yīng)于至少凹凸結(jié)構(gòu)中槽18a的深度的耗盡層30的區(qū)域。

n型半導(dǎo)體層20形成在p型半導(dǎo)體層18上。在根據(jù)本實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置中，n型半導(dǎo)體層20被嵌入到設(shè)置在p型半導(dǎo)體層18中的槽18a中。即，p型半導(dǎo)體層18和n型半導(dǎo)體層20之間的接合界面具有凹凸結(jié)構(gòu)。更具體地，在p型半導(dǎo)體層18和p型半導(dǎo)體層18之間的接合界面處，p型 半導(dǎo)體層18的凹部(槽18a)嵌有n型半導(dǎo)體層20的凸部，而n型半導(dǎo)體層20的凹部嵌有p型半導(dǎo)體層18的凸部。n型半導(dǎo)體層20的厚度和p型半導(dǎo)體層18的厚度的總和優(yōu)選為50nm至300nm(例如，150nm)。

例如，在n型半導(dǎo)體層20是由III-V族半導(dǎo)體化合物形成的情況下，該III-V族半導(dǎo)體化合物的實(shí)例包括通過(guò)添加p型摻雜劑到氮化鎵(GaN)、氮化鋁鎵(AlGaN)、氮化鋁(AlN)、氮化銦鎵(InGaN)、銦鋁鎵氮化物(InAlGaN系)等而獲得的材料。n型摻雜劑的實(shí)例包括硒(Se)、硅(Si)、鍺(Ge)以及氧(O)。優(yōu)選地，n型半導(dǎo)體層20中的摻雜劑濃度高于溝道層14中的摻雜劑濃度。

柵電極22形成在n型半導(dǎo)體層20上。優(yōu)選地，柵電極22是由金屬、金屬硅化物、以及它們的合金形成的。例如，盡管并不限于此，但優(yōu)選地，柵電極22包含選自由鋁(Al)，鉬(Mo)、金(Au)、鎳(Ni)、鉑(Pt)、鈦(Ti)、鈀(Pd)、銥(Ir)、銠(Rh)、鈷(Co)、鎢(W)、鉭(Ta)、銅(Cu)和鋅(Zn)組成的群組中的至少一種。柵電極22可以使用如光刻法的公知掩模技術(shù)，通過(guò)濺射、汽相淀積等形成在n型半導(dǎo)體層20上。

源電極24和漏電極26是用于將電流施加到異質(zhì)結(jié)半導(dǎo)體裝置的電極。源電極24和漏電極26設(shè)置在勢(shì)壘層16上，從而形成與勢(shì)壘層16的歐姆接合。優(yōu)選地，源電極24和漏電極26是由金屬、金屬硅化物以及它們的合金形成的。例如，盡管并不限于此，優(yōu)選地，源電極24和漏電極26包含選自由鋁(Al)、鉬(Mo)、金(Au)、鎳(Ni)、鉑(Pt)、鈦(Ti)、鈀(Pd)、銥(Ir)、銠(Rh)、鈷(Co)、鎢(W)、鉭(Ta)、銅(Cu)和鋅(Zn)組成的群組中的至少一種。例如，源電極24和漏電極26可以具有鈦(Ti)/鋁(Al)/鎳(Ni)的層疊結(jié)構(gòu)或鈦(Ti)/鋁-銅(AlCu)的層疊結(jié)構(gòu)。在勢(shì)壘層16是由另一半導(dǎo)體材料形成的情況下，源電極24和漏電極26可以由選自能夠與該半導(dǎo)體材料形成歐姆接合的材料形成。源電極24和漏電極26可以使用如光刻法的公知掩模技術(shù)，通過(guò)濺射、汽相淀積等形成在勢(shì)壘層16上的適當(dāng)區(qū)域上。

設(shè)置保護(hù)膜28以保護(hù)勢(shì)壘層16的表面。保護(hù)膜28設(shè)置在勢(shì)壘層16的表面的未設(shè)置柵電極22、源電極24和漏電極26的區(qū)域中。例如，在勢(shì)壘層16是由AlGaN形成的情況下，保護(hù)膜28可以由氧化硅(SiO₂)、氮化硅(SiN)、氧化鋁(Al₂O₃)等中選擇的材料制成。在勢(shì)壘層16是由另一半導(dǎo)體材料形成 的情況下，保護(hù)膜28可以由比勢(shì)壘層16化學(xué)上和機(jī)械上均更穩(wěn)定的材料形成。通過(guò)形成保護(hù)膜28，能夠在化學(xué)上和機(jī)械上保護(hù)勢(shì)壘層16的表面，并且能夠減少與勢(shì)壘層16的界面處的界面態(tài)密度。

在根據(jù)本實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置中，通過(guò)在源電極24和漏電極26之間施加電壓并且施加電壓到柵電極22，電流在源電極24和漏電極26之間流動(dòng)。通過(guò)改變施加到柵電極22的電壓，能夠控制在源電極24和漏電極26之間流動(dòng)的電流。

此處，通過(guò)在柵電極22下方設(shè)置p型半導(dǎo)體層18和n型半導(dǎo)體層20，在沒(méi)有施加電壓到柵電極22的狀態(tài)下，能夠控制電流不在源電極24和漏電極26之間流動(dòng)。即，根據(jù)本實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置用作常斷異質(zhì)結(jié)半導(dǎo)體裝置。

此處，如圖2A所示，在假設(shè)p型半導(dǎo)體層18不具有溝槽結(jié)構(gòu)的情況下，將對(duì)施加電壓到柵電極22的期間，耗盡層在p型半導(dǎo)體層18和n型半導(dǎo)體層20之間的界面處的擴(kuò)展進(jìn)行討論。如圖2B和圖2C所示，隨著施加到柵電極22的電壓的增加，耗盡層30在p型半導(dǎo)體層18和n型半導(dǎo)體層20之間的界面處擴(kuò)展。此時(shí)，在p型半導(dǎo)體層18中的摻雜劑濃度被設(shè)置為高以實(shí)現(xiàn)常斷狀態(tài)，并且n型半導(dǎo)體層20中的摻雜劑濃度被設(shè)定為高以減少與柵電極22的接觸電阻的情況下，在p型半導(dǎo)體層18和n型半導(dǎo)體層20之間的界面處的耗盡層30的寬度變窄，并且柵電極22和源電極24之間的漏電流的量增加。

此處，如圖3A所示，在假設(shè)p型半導(dǎo)體層18具有溝槽結(jié)構(gòu)的情況下，將對(duì)在施加電壓到柵電極22的期間p型半導(dǎo)體層18和n型半導(dǎo)體層20之間的界面處的耗盡層的擴(kuò)展進(jìn)行討論。如圖3B和圖3C所示，隨著施加到柵電極22的電壓增加，耗盡層30在p型半導(dǎo)體層18和n型半導(dǎo)體層20之間的界面處擴(kuò)展。此時(shí)，即使當(dāng)p型半導(dǎo)體層18和n型半導(dǎo)體層20中的摻雜劑濃度被設(shè)定為高時(shí)，也能夠減少柵電極22和源電極24之間的漏電流的量。這樣的原因在于，由于p型半導(dǎo)體層18和n型半導(dǎo)體層20之間的界面的接合面積大，所以耗盡層30的寬度比圖2A-圖2C所示的未設(shè)置凹凸結(jié)構(gòu)的結(jié)構(gòu)中耗盡層的寬度寬。

(制造方法)

在下文中，將參照?qǐng)D4A至圖4I對(duì)制造根據(jù)第一實(shí)施例的異質(zhì)結(jié)半導(dǎo)體 裝置的方法進(jìn)行說(shuō)明。

在步驟S10中，如圖4A所示，緩沖層12、溝道層14和勢(shì)壘層16形成在基板10上。緩沖層12、溝道層14和勢(shì)壘層16可以使用例如金屬有機(jī)化學(xué)氣相沉積(MOCVD)或分子束外延(MBE)的公知方法來(lái)形成?？梢愿鶕?jù)構(gòu)成緩沖層12、溝道層14和勢(shì)壘層16的半導(dǎo)體材料來(lái)適當(dāng)?shù)剡x擇在MOCVD法或MBE法中使用的原料(原料氣體)和成膜條件。

例如，為了使用GaN來(lái)形成溝道層14且使用AlGaN來(lái)形成勢(shì)壘層16，溝道層14和勢(shì)壘層16可以通過(guò)使用氨氣、三甲基鋁(TMA)和三甲基鎵(TMG)的MOCVD法來(lái)形成。為了改變溝道層14和勢(shì)壘層16的組成比x，考慮到與基板溫度、原料供給壓力和成膜時(shí)間的關(guān)系，可以適當(dāng)?shù)馗淖儼睔狻MA和TMG的供應(yīng)流率的比率，使得溝道層14和勢(shì)壘層16具有期望的組成比x。當(dāng)緩沖層12、溝道層14和勢(shì)壘層16是由其他半導(dǎo)體材料形成時(shí)，可以使用公知的成膜方法來(lái)形成這些層。

在步驟S12中，如圖4B所示，p型半導(dǎo)體層18形成在勢(shì)壘層16上。在對(duì)步驟的接下來(lái)的說(shuō)明中，基板10、緩沖層12和溝道層14未在圖中示出。為了使用GaN形成p型半導(dǎo)體層18，p型半導(dǎo)體層18可以通過(guò)在加入鎂(Mg)作為摻雜劑的同時(shí)使用氨氣和三甲基鎵(TMG)的MOCVD法而形成。p型半導(dǎo)體層18可以形成在勢(shì)壘層16的整個(gè)表面上。

在步驟S14中，如圖4C所示，對(duì)p型半導(dǎo)體層18進(jìn)行蝕刻，使得p型半導(dǎo)體層18僅保留在勢(shì)壘層16的柵極區(qū)中。使用光刻技術(shù)，光刻膠32只形成在用于形成柵極的區(qū)域，且通過(guò)光刻膠32作為掩膜而對(duì)p型半導(dǎo)體層18進(jìn)行蝕刻。對(duì)于p型半導(dǎo)體層18的蝕刻，可以使用干蝕刻或者濕蝕刻。例如，可以利用使用氯氣等離子體的反應(yīng)離子蝕刻對(duì)p型半導(dǎo)體層18進(jìn)行蝕刻。蝕刻完成后，去除光刻膠32。

在步驟S16中，如圖4D所示，凹凸結(jié)構(gòu)的槽18a形成在p型半導(dǎo)體層18上，槽18a是溝槽。使用光刻技術(shù)，光刻膠34形成在p型半導(dǎo)體層18的除了用于形成槽18a的區(qū)域之外的區(qū)域中，并且p型半導(dǎo)體層18通過(guò)光刻膠34作為掩膜進(jìn)行蝕刻。對(duì)于p型半導(dǎo)體層18的蝕刻，如在步驟S14的情況下，可以使用干蝕刻或濕蝕刻。蝕刻完成后，去除光刻膠34。

在步驟S18中，如圖4E所示，形成n型半導(dǎo)體層20。為了使用GaN來(lái)形成n型半導(dǎo)體層20，可以通過(guò)MOCVD在加入硒(Se)作為摻雜劑的同時(shí)通 過(guò)使用氨氣和三甲基鎵(TMG)而形成n型半導(dǎo)體層20。n型半導(dǎo)體層20可以形成在勢(shì)壘層16和p型半導(dǎo)體層18的整個(gè)表面上。結(jié)果，n型半導(dǎo)體層20被嵌入到形成在p型半導(dǎo)體層18上的溝槽結(jié)構(gòu)的槽18a中。

在步驟S20中，如圖4F所示，對(duì)n型半導(dǎo)體層20進(jìn)行蝕刻，使得n型半導(dǎo)體層20僅保留在柵極區(qū)中。使用光刻技術(shù)，光刻膠36僅形成在柵極區(qū)中，且n型半導(dǎo)體層20通過(guò)光刻膠36作為掩模進(jìn)行蝕刻。對(duì)于n型半導(dǎo)體層20的蝕刻，如在步驟S14的情況下，可以使用干蝕刻或濕蝕刻。蝕刻完成后，去除光刻膠36。

在步驟S22中，如圖4G所示，形成柵電極22。使用光刻技術(shù)，光刻膠38形成在除柵極區(qū)之外的區(qū)域中，且柵電極22通過(guò)光刻膠38作為掩膜進(jìn)行蝕刻。柵電極22可以通過(guò)將金屬、金屬硅化物或它們的合金用作靶或汽相淀積源進(jìn)行濺射或真空汽相淀積而形成。柵電極22的形成完成后，去除光刻膠38。

在步驟S24中，如圖4H所示，形成源電極24和漏電極26。使用光刻技術(shù)，光刻膠40形成在除了源電極24和漏電極26的區(qū)域之外的區(qū)域，以及源電極24和漏電極26通過(guò)將光刻膠40作為掩模而形成。源電極24和漏電極26可以通過(guò)將金屬、金屬硅化物或它們的合金用作靶或汽相淀積源進(jìn)行濺射或真空汽相淀積而形成。源電極24和漏電極26的形成完成后，去除光刻膠40。

在步驟S26中，如圖4I所示，保護(hù)膜28形成在除柵電極22、源電極24和漏電極26之外的區(qū)域中。保護(hù)膜28可以通過(guò)使用例如氧化硅(SiO₂)、氮化硅(SiN)或氧化鋁(Al₂O₃)等材料濺射而形成。

通過(guò)上述的步驟，能夠制造根據(jù)第一實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置。

<第二實(shí)施例>

如圖5所示，根據(jù)第二實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置包括絕緣層50，絕緣層50形成在根據(jù)第一實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的p型半導(dǎo)體層18上。除絕緣層50之外的配置與根據(jù)第一實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的配置相同。因此，組件用與第一實(shí)施例中的附圖標(biāo)記相同的附圖標(biāo)記來(lái)表示，并且將不再重復(fù)其說(shuō)明。

絕緣層50設(shè)置在p型半導(dǎo)體層18的溝槽結(jié)構(gòu)的凸部的頂端和柵電極22之間。凸區(qū)域到柵電極22的距離比凹區(qū)域到柵電極22的距離短，并且凸區(qū) 域具有柵電極22和p型半導(dǎo)體層18彼此相對(duì)的表面。例如，在凸區(qū)域中，柵電極22和p型半導(dǎo)體層18之間的距離為50nm或更小。盡管并不限于此，但絕緣層50可以由例如二氧化硅(SiO₂)、氮化硅(SiN)或氧化鋁(Al₂O₃)的材料形成。絕緣層50的厚度沒(méi)有特別地限制，但優(yōu)選為10nm至100nm。

如圖6所示，絕緣層50可以使用如下方法只形成在p型半導(dǎo)體層18的溝槽結(jié)構(gòu)的頂端部分上，該方法包括：在步驟S12和步驟S14之間的時(shí)期期間，提供在p型半導(dǎo)體層18上形成絕緣層50的步驟S13；并使用與在步驟S14和步驟S16中對(duì)于p型半導(dǎo)體層18的相同的方法來(lái)蝕刻絕緣層50。

在現(xiàn)有技術(shù)的異質(zhì)結(jié)半導(dǎo)體裝置中，在靜電等高電壓瞬間施加到柵電極22的情況下，耗盡層可以在柵電極22和p型半導(dǎo)體層18的溝槽結(jié)構(gòu)的頂端部分之間擴(kuò)展后到達(dá)柵電極22，換句話說(shuō)，到達(dá)在p型半導(dǎo)體層18的凸區(qū)域中柵電極22和p型半導(dǎo)體層18彼此相對(duì)的表面。在這種情況下，高電流可以流過(guò)柵極部分并破壞該裝置。在根據(jù)第二實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置中，絕緣層50設(shè)置在柵電極22與p型半導(dǎo)體層18的溝槽結(jié)構(gòu)的頂端部分之間。因此，在該區(qū)域中，阻止了耗盡層的擴(kuò)展。所以，能減少由施加靜電等高電壓所引起的對(duì)柵極的破壞。柵電極22和n型半導(dǎo)體層20之間的接合面積被減小，并且能減小流過(guò)柵電極22的漏電流。

<第三實(shí)施例>

如圖7所示，在根據(jù)第三實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置中，柵電極22設(shè)置在根據(jù)第一實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的n型半導(dǎo)體層20的上表面和側(cè)表面上。除了柵電極22的形成區(qū)域以外的配置與根據(jù)第一實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的配置相同。因此，組件用與第一實(shí)施例中的附圖標(biāo)記相同的附圖標(biāo)記表示，并且將不再重復(fù)其說(shuō)明。

如圖8所示，柵電極22可以使用如下方法而形成，該方法包括：在步驟S22中，在n型半導(dǎo)體層20的上表面和側(cè)表面的局部區(qū)域中將光刻膠38形成為開(kāi)口；以及使用金屬、金屬硅化物或它們的合金，用濺射法或真空汽相淀積法通過(guò)光刻膠38作為掩模來(lái)形成柵電極22。此時(shí)，為了在n型半導(dǎo)體層20的側(cè)表面上形成具有足夠的厚度的柵電極22，優(yōu)選地，在旋轉(zhuǎn)相對(duì)于靶或汽相淀積源處于傾斜狀態(tài)的基板10的同時(shí)，可以應(yīng)用濺射法或真空汽相淀積法。

在根據(jù)第三實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置中，柵電極22設(shè)置在n型半導(dǎo)體 層20的側(cè)表面上，由此能夠加寬柵電極22與n型半導(dǎo)體層20之間的接合區(qū)域。因此，改善了柵電極22中的熱耗散。結(jié)果，即使在靜電等高電壓被施加到柵電極22且高電流流過(guò)柵電極22的情況下，也能夠抑制由柵電極22的熔化等所造成的對(duì)該裝置的破壞。

<第四實(shí)施例>

如圖9中所示，在根據(jù)第四實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置中，p型半導(dǎo)體層18的溝槽結(jié)構(gòu)的轉(zhuǎn)角18b具有彎曲的表面。除了p型半導(dǎo)體層18的形狀以外的配置與根據(jù)第一實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的配置相同。因此，組件用與第一實(shí)施例中的附圖標(biāo)記相同的附圖標(biāo)記表示，并且將不再重復(fù)其說(shuō)明。

如圖10所示，在p型半導(dǎo)體層18中，溝槽結(jié)構(gòu)的轉(zhuǎn)角18b可以使用下述方法被處理為彎曲表面，該方法包括：在形成該溝槽結(jié)構(gòu)的步驟S16中形成溝槽結(jié)構(gòu)的槽18a；并且各向同性地蝕刻槽18a。

在根據(jù)第四實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置中，當(dāng)施加電壓到柵電極22時(shí)，電場(chǎng)不集中在p型半導(dǎo)體層18的溝槽結(jié)構(gòu)的轉(zhuǎn)角18b上。此外，在施加高電壓到柵電極22的情況下，能夠抑制對(duì)柵電極的破壞。

可以應(yīng)用根據(jù)第一實(shí)施例至第四實(shí)施例的異質(zhì)結(jié)半導(dǎo)體裝置的配置的適當(dāng)組合。

本發(fā)明的實(shí)施例的適用范圍并不限定于異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管(HJFET)。實(shí)施例能夠應(yīng)用于由柵極控制電流的任何異質(zhì)結(jié)半導(dǎo)體裝置。