本發(fā)明構(gòu)思的實施方式涉及包括合并的接觸插塞的半導(dǎo)體器件和/或形成該半導(dǎo)體器件的方法。

背景技術(shù)：

隨著半導(dǎo)體器件變得更高度集成，減小或基本上防止來自接觸插塞的泄漏電流通常變得更加困難。接觸插塞用于提供下部圖案和上部互連之間的電連接。下部圖案可以以不同的間隔布置以構(gòu)造電路。由于接觸插塞通常以不同的間隔形成在下部圖案上，所以可能發(fā)生各種問題諸如泄漏電流的增大。

技術(shù)實現(xiàn)要素：

本發(fā)明構(gòu)思的實施方式提供一種具有改善的電特性的半導(dǎo)體器件。

本發(fā)明構(gòu)思的其它實施方式提供形成具有改善的電特性的半導(dǎo)體器件的方法。

本發(fā)明構(gòu)思的技術(shù)目的不限于以上的公開內(nèi)容；基于下面的描述，其它目的對于本領(lǐng)域普通技術(shù)人員可以變得明顯。

根據(jù)本發(fā)明構(gòu)思的示例實施方式，一種半導(dǎo)體器件包括多鰭有源區(qū)(multi-fin active region)，該多鰭有源區(qū)具有形成在基板中的N個子鰭(sub-fin)。雜質(zhì)區(qū)域形成在子鰭上。具有比多鰭有源區(qū)小的水平寬度的接觸插塞形成在雜質(zhì)區(qū)域上。N個子鰭包括形成在多鰭有源區(qū)的最外部中的第一子鰭和靠近第一子鰭形成的第二子鰭。垂直于基板的表面并穿過接觸插塞的虛擬底邊緣的直線設(shè)置在第一子鰭和第二子鰭之間，或者穿過第二子鰭。接觸插塞的虛擬底邊緣限定在接觸插塞的側(cè)表面上延伸的相關(guān)線(correlation line)和與接觸插塞的最下端接觸且平行于基板的表面的水平線的相交點處。

子鰭上的雜質(zhì)區(qū)域可以包括相同導(dǎo)電類型的雜質(zhì)。

N個子鰭可以基本上彼此平行并具有基本上相同的節(jié)距P。接觸插塞的 水平寬度可以在(N-3)P至(N-1.5)P的范圍內(nèi)。

N個子鰭可以包括第一子鰭、第N子鰭以及第二子鰭至第(N-1)子鰭。第二至第(N-1)子鰭可以設(shè)置在第一子鰭和第N子鰭之間。第一子鰭和第N子鰭可以定位在接觸插塞之外。

接觸插塞可以交疊第二子鰭至第(N-1)子鰭。

第一子鰭和第N子鰭可以配置為不交疊接觸插塞。

多鰭有源區(qū)可以包括第一導(dǎo)電類型雜質(zhì)。雜質(zhì)區(qū)域可以包括與第一導(dǎo)電類型雜質(zhì)不同的第二導(dǎo)電類型雜質(zhì)。雜質(zhì)區(qū)域可以包括形成在第一子鰭上的第一雜質(zhì)區(qū)域、形成在第二子鰭上的第二雜質(zhì)區(qū)域、形成在第(N-1)子鰭上的第三雜質(zhì)區(qū)域以及形成在第N子鰭上的第四雜質(zhì)區(qū)域。接觸插塞可以交疊第二雜質(zhì)區(qū)域和第三雜質(zhì)區(qū)域。

第一雜質(zhì)區(qū)域和第四雜質(zhì)區(qū)域可以配置為不交疊接觸插塞。

半導(dǎo)體器件還可以包括形成在第二雜質(zhì)區(qū)域和第三雜質(zhì)區(qū)域上的金屬硅化物層。第一雜質(zhì)區(qū)域和第四雜質(zhì)區(qū)域可以與金屬硅化物層分隔開。

每個雜質(zhì)區(qū)域可以具有比N個子鰭的對應(yīng)水平寬度大的水平寬度。

雜質(zhì)區(qū)域可以包括晶體生長的半導(dǎo)體材料。

半導(dǎo)體器件還可以包括形成在接觸插塞和多鰭有源區(qū)之間的金屬硅化物層。金屬硅化物層可以選擇性地形成在接觸插塞下面。

半導(dǎo)體器件還可以包括形成在基板中的器件隔離層。器件隔離層可以包括形成在N個子鰭中的每兩個相鄰的子鰭之間的第一部分和形成在多鰭有源區(qū)之外的第二部分。第二部分的下端可以設(shè)置在比第一部分的下端低的水平處。

N可以為在約八(8)至約一千(1000)的范圍內(nèi)的整數(shù)。

N個子鰭可以包括第一子鰭、第N子鰭和第二子鰭至第(N-1)子鰭。第二至第(N-1)子鰭可以設(shè)置在第一子鰭和第N子鰭之間。雜質(zhì)區(qū)域包括第一子鰭上的第一雜質(zhì)區(qū)域、第二子鰭上的第二雜質(zhì)區(qū)域、第(N-1)子鰭上的第三雜質(zhì)區(qū)域和第N子鰭上的第四雜質(zhì)區(qū)域。第二雜質(zhì)區(qū)域和第三雜質(zhì)區(qū)域中的第二導(dǎo)電類型雜質(zhì)的濃度可以高于第一雜質(zhì)區(qū)域和第四雜質(zhì)區(qū)域中的第二導(dǎo)電類型雜質(zhì)的濃度。

根據(jù)本發(fā)明構(gòu)思另一個示例實施方式，一種半導(dǎo)體器件包括多鰭有源區(qū)，該多鰭有源區(qū)具有形成在基板中的N個子鰭。與多鰭有源區(qū)交叉的柵電 極被形成。設(shè)置形成在子鰭上的柵電極附近的源/漏區(qū)域。設(shè)置形成在源/漏區(qū)域上并具有小于多鰭有源區(qū)的寬度的接觸插塞。N個子鰭包括形成在多鰭有源區(qū)的最外部中的第一子鰭和靠近第一子鰭形成的第二子鰭。垂直于基板的表面并穿過接觸插塞的虛擬底邊緣的直線設(shè)置在第一子鰭和第二子鰭之間，或者穿過第二子鰭。接觸插塞的虛擬底邊緣限定在接觸插塞的側(cè)表面上延伸的相關(guān)線和與接觸插塞的最下端接觸且平行于基板的表面的水平線的相交點處。

柵電極可以基本上完全交叉多鰭有源區(qū)。

柵電極可以在N個子鰭之間延伸。第一柵電極的下端可以設(shè)置在比N個子鰭的上端低的水平處。

半導(dǎo)體器件還可以包括金屬硅化物層，該金屬硅化物層選擇性地形成在接觸插塞之下設(shè)置的源/漏區(qū)域上。

根據(jù)本發(fā)明構(gòu)思的另一個示例實施方式，一種半導(dǎo)體器件包括阱，該阱形成在基板中并包括第一導(dǎo)電類型雜質(zhì)。可以設(shè)置第一多鰭有源區(qū)，該第一多鰭有源區(qū)包括限定在阱中的N個子鰭。設(shè)置第一雜質(zhì)區(qū)域，該第一雜質(zhì)區(qū)域形成在子鰭上并包括與第一導(dǎo)電類型雜質(zhì)不同的第二導(dǎo)電類型雜質(zhì)。設(shè)置形成在第一雜質(zhì)區(qū)域上并具有比第一多鰭有源區(qū)小的水平寬度的第一接觸插塞。設(shè)置連接到阱的第二接觸插塞。N個子鰭包括形成在多鰭有源區(qū)的最外部中的第一子鰭和靠近第一子鰭形成的第二子鰭。垂直于基板的表面并穿過第一接觸插塞的虛擬底邊緣的直線設(shè)置在第一子鰭和第二子鰭之間，或者穿過第二子鰭。第一接觸插塞的虛擬底邊緣限定在第一接觸插塞的側(cè)表面上延伸的相關(guān)線和與第一接觸插塞的最下端接觸且平行于基板的表面的水平線的相交點處。

半導(dǎo)體器件還可以包括第二多鰭有源區(qū)，該第二多鰭有源區(qū)包括限制在阱中的M個子鰭。M可以為在約八(8)至約一千(1000)的范圍內(nèi)的整數(shù)。第二接觸插塞可以定位在第二多鰭有源區(qū)上。N可以在約八(8)至約一千(1000)的范圍內(nèi)的整數(shù)。

第二接觸插塞的水平寬度可以小于第二多鰭有源區(qū)的水平寬度。

半導(dǎo)體器件還可以包括形成在第二多鰭有源區(qū)的M個子鰭上的第二雜質(zhì)區(qū)域。第二雜質(zhì)區(qū)域可以形成在第二接觸插塞和M個子鰭之間。

第二雜質(zhì)區(qū)域可以包括第一導(dǎo)電類型雜質(zhì)。

第二雜質(zhì)區(qū)域可以包括第二導(dǎo)電類型雜質(zhì)。

半導(dǎo)體器件還可以包括形成在第二接觸插塞和第二多鰭有源區(qū)之間的金屬硅化物層。金屬硅化物層可以選擇性地形成在第二接觸插塞下面。

根據(jù)本發(fā)明構(gòu)思的另一個示例實施方式，一種半導(dǎo)體器件包括多鰭有源區(qū)，該多鰭有源區(qū)具有形成在基板中的N個子鰭。設(shè)置形成在多鰭有源區(qū)上并具有比第一多鰭有源區(qū)小的水平寬度的接觸插塞。N個子鰭的每個具有大于水平寬度的垂直高度。N個子鰭包括形成在多鰭有源區(qū)的最外部中的第一子鰭和靠近第一子鰭形成的第二子鰭。垂直于基板的表面且穿過接觸插塞的虛擬底邊緣的直線設(shè)置在第一子鰭和第二子鰭之間，或者穿過第二子鰭。接觸插塞的虛擬底邊緣限定在接觸插塞的側(cè)表面上延伸的相關(guān)線和與接觸插塞的最下端接觸且平行于基板的表面的水平線的相交點處。N個子鰭基本上彼此平行并具有基本上相同的節(jié)距P。

接觸插塞的水平寬度可以在(N-3)P至(N-1.5)P的范圍內(nèi)。

根據(jù)本發(fā)明構(gòu)思的示例實施方式，一種半導(dǎo)體器件包括在基板中的多個子鰭。多個雜質(zhì)區(qū)域形成在多個子鰭上。接觸插塞形成在多個雜質(zhì)區(qū)域上。所述多個子鰭中的第一子鰭縱向地在從接觸插塞的第一側(cè)表面延伸的線之外。

所述多個子鰭中的最后一個子鰭可以縱向地在從接觸插塞的與第一側(cè)表面相反的第二側(cè)表面延伸的線之外。

所述多個子鰭的數(shù)目可以是在約8和約1000的范圍內(nèi)的整數(shù)。

第二子鰭的與第一子鰭相鄰的部分可以縱向地在從接觸插塞的第一側(cè)表面延伸的線之外。

倒數(shù)第二個子鰭的與最后子鰭相鄰的部分可以縱向地在從接觸插塞的第二側(cè)表面延伸的線之外。

相鄰的子鰭的雜質(zhì)區(qū)域可以為相反的類型。

根據(jù)本發(fā)明構(gòu)思的示例實施方式，一種半導(dǎo)體器件包括第一多鰭有源區(qū)，該第一多鰭有源區(qū)包括在基板中的N個子鰭。多個第一雜質(zhì)區(qū)域形成在N個子鰭上。第一接觸插塞形成在具有比第一多鰭有源區(qū)小的水平寬度的多個第一雜質(zhì)區(qū)域上。包括K個子鰭的第二多鰭有源區(qū)形成在基板中。多個第二雜質(zhì)區(qū)域形成在K個子鰭上。第二接觸插塞形成在多個第二雜質(zhì)區(qū)域上。N是在約八(8)至約一千(1000)的范圍內(nèi)的整數(shù)。K是在二(2)至七(7) 的范圍內(nèi)的整數(shù)。N個子鰭包括在第一多鰭有源區(qū)的最外部處的第一子鰭和靠近第一子鰭的第二子鰭。垂直于基板的表面且穿過第一接觸插塞的第一虛擬底邊緣的第一直線設(shè)置在第一子鰭和第二子鰭之間，或者穿過第二子鰭。第一接觸插塞的虛擬底邊緣限定在從第一接觸插塞的側(cè)表面延伸的相關(guān)線和與第一接觸插塞的最下端接觸且平行于基板的表面的水平線的相交點處。

第二接觸插塞可以交疊所述K個子鰭中的處于第二多鰭有源區(qū)的最外部分的第一子鰭。

N個子鰭上的第一雜質(zhì)區(qū)域可以包括相同導(dǎo)電類型的雜質(zhì)。

N個子鰭可以包括第一子鰭、第N子鰭和第二子鰭至第(N-1)子鰭。第二至第(N-1)子鰭可以在第一子鰭和第N子鰭之間。第一雜質(zhì)區(qū)域包括在第一子鰭上的第一雜質(zhì)區(qū)域、在第二子鰭上的第二雜質(zhì)區(qū)域、在第(N-1)子鰭上的第三雜質(zhì)區(qū)域和在第N子鰭上的第四雜質(zhì)區(qū)域。第二雜質(zhì)區(qū)域和第三雜質(zhì)區(qū)域中的第二導(dǎo)電類型雜質(zhì)的濃度可以高于第一雜質(zhì)區(qū)域和第四雜質(zhì)區(qū)域中的第二導(dǎo)電類型雜質(zhì)的濃度。

N個子鰭可以基本上彼此平行并具有基本上相同的節(jié)距P。第一接觸插塞的水平寬度可以為(N-3)P或更大并且(N-1.5)P或更小。

其它示例實施方式的細(xì)節(jié)被包括在具體描述和附圖中。

附圖說明

本發(fā)明構(gòu)思的前述和其它的特征以及優(yōu)點將通過如附圖所示的本發(fā)明構(gòu)思的示例實施方式的更具體描述而變得明顯，附圖中相同的附圖標(biāo)記在不同的視圖中始終表示相同的相應(yīng)元件。附圖不必按比例，而是重點在于示出本發(fā)明構(gòu)思的原理。在附圖中：

圖1是用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的截面圖；

圖2是用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的布置圖；

圖3和圖4是用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的截面圖；

圖5至圖12是用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的截面圖；

圖13是用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的布置圖；

圖14和圖15是用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的截面圖；

圖16是用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的布置圖；

圖17至圖22是用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的截面圖；

圖23是用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的布置圖；

圖24至圖30是用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的截面圖；

圖31至圖38是用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的制造半導(dǎo)體器件的方法的截面圖；

圖39和圖40是根據(jù)本發(fā)明構(gòu)思的示例實施方式的電子設(shè)備的系統(tǒng)方框圖；

圖41是用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的截面圖；以及

圖42是詳細(xì)示出圖41的一部分的局部放大圖。

具體實施方式

示例發(fā)明構(gòu)思的優(yōu)點和特征及其方法將參照附圖和下面詳細(xì)描述的示例實施方式而變得明顯。然而，本發(fā)明構(gòu)思應(yīng)不限于這里闡述的示例實施方式，而應(yīng)解釋為不同形式的各種實施方式。相反，這些示例實施方式被提供以使本發(fā)明構(gòu)思的公開內(nèi)容透徹且完整，并將本發(fā)明構(gòu)思充分傳達(dá)給本領(lǐng)域普通技術(shù)人員。本發(fā)明構(gòu)思由權(quán)利要求書限定。

這里所用的術(shù)語僅旨在描述本發(fā)明構(gòu)思的示例實施方式，而不旨在限制本發(fā)明構(gòu)思的范圍。如這里所用的，單數(shù)形式“一”、“一個”和“該”旨在也包括復(fù)數(shù)形式，除非明確地另外指示。這里使用的術(shù)語“包括”和/或“包含”指定了所述元件、步驟、操作和/或器件的存在，但是不排除一個或多個其它的元件、步驟、操作和/或器件的存在或添加。

當(dāng)一個元件(或多個元件)“連接”或“聯(lián)接”到另一個元件(或另一些元件)時，這可以表示所述一個元件(或多個元件)直接連接或聯(lián)接到所述另一個元件(或另一些元件)，或者可以存在居間的元件。另一方面，當(dāng)一個元件被稱為“直接連接(直接連接到)”或“直接聯(lián)接(直接聯(lián)接到)”另一個元件(或另一些元件)時，沒有居間元件存在。遍及整個說明書，相同的附圖標(biāo)記表示相同的部件。“和/或”包括所提及的一個或多個項目的每個和所有組合。

這里可以使用空間關(guān)系術(shù)語諸如“在...之下”、“在...下面”、“下”、“之上”、“上”等以容易描述附圖所示的一個器件或幾個元件與另一個器件或另一些元件之間的關(guān)系?？臻g關(guān)系術(shù)語應(yīng)當(dāng)被理解為包括器件在另外的使用或操作中的與附圖所示的取向不同的取向的術(shù)語。例如，當(dāng)附圖中示出的器件被翻轉(zhuǎn)時，被描述為設(shè)置在另一個器件“之下”或“下面”的器件可以設(shè)置在另一個器件“之上”。因此，示例術(shù)語“之下”或“下面”可以包括之下和之上兩種取向。器件可以定向在另外的取向，這里所用的空間關(guān)系術(shù)語可以被相應(yīng)地解釋。

此外，這里參照截面圖和/或平面圖描述了實施方式，所述截面圖和/或平面圖是本發(fā)明構(gòu)思的理想化示意圖。為了技術(shù)內(nèi)容的有效描述，附圖中的層和部分的厚度被夸大。因此，示意圖的形狀可以根據(jù)制造技術(shù)和/或公差而變化。因此，本發(fā)明構(gòu)思的實施方式不限于這里所示的特定形狀，而是包括根據(jù)制造工藝形成的形狀偏差。例如，示出為矩形形狀的蝕刻區(qū)域可以為圓化的形狀或者一定曲率的形狀。因此，附圖所示的區(qū)域在本質(zhì)上是示意性的，附圖所示的區(qū)域的形狀旨在示出器件的區(qū)域的特定形狀，而不意在限制本發(fā)明構(gòu)思的范圍。

此外，類似的附圖標(biāo)記在這里的整個文本中指代類似的元件。因此，相同或類似的附圖標(biāo)記可以參照其它附圖描述，即使那些附圖標(biāo)記在對應(yīng)的附圖中沒有被提及也沒有被描述。此外，沒有被附圖標(biāo)記指示的元件可以參照其它附圖描述。

為了容易理解，這里使用諸如“前側(cè)”和“后側(cè)”的術(shù)語作為相對的概念來描述本發(fā)明構(gòu)思的實施方式。因此，術(shù)語“前側(cè)”和“后側(cè)”不必表示特定的方向、位置或元件，而是可以互換地使用。例如，術(shù)語“前側(cè)”可以被解釋為術(shù)語“后側(cè)”，并且術(shù)語“后側(cè)”可以被解釋為術(shù)語“前側(cè)”。因此， 術(shù)語“前側(cè)”可以被表示為術(shù)語“第一側(cè)”，并且術(shù)語“后側(cè)”可以被表示為術(shù)語“第二側(cè)”。反之，術(shù)語“后側(cè)”可以被表示為術(shù)語“第一側(cè)”，并且術(shù)語“前側(cè)”可以被表示為術(shù)語“第二側(cè)”。然而，術(shù)語“前側(cè)”和“后側(cè)”在一個實施方式中不以相同的含義來使用。

這里所用的諸如“靠近”的術(shù)語表示具有對稱構(gòu)思的至少兩個元件中的任一個設(shè)置為比其中的其它元件更靠近另一個特定元件。例如，諸如第一端靠近第一側(cè)的表述可以推斷為第一端比第二端更靠近第一側(cè)，或者第一端更靠近第一側(cè)而不是第二側(cè)。

將理解，盡管這里可以使用術(shù)語“第一”、“第二”等來描述各種元件、部件、區(qū)域、層和/或部分，但是這些元件、部件、區(qū)域、層和/或部分不應(yīng)受到這些術(shù)語限制。這些術(shù)語僅用于將一個元件、部件、區(qū)域、層或部分與另一個元件、部件、區(qū)域、層或部分區(qū)別開。因此，下面討論的第一元件、部件、區(qū)域、層或部分可以被稱為第二元件、部件、區(qū)域、層或部分，而沒有脫離示例實施方式的教導(dǎo)。

在附圖中，為了圖示的清晰，可以夸大層和區(qū)域的尺寸。類似的附圖標(biāo)記始終表示類似的元件。相同的附圖標(biāo)記在整個說明書中表示相同的部件。

這里參照截面圖描述示例實施方式，所述截面圖是示例實施方式的理想實施方式(和中間結(jié)構(gòu))的示意圖。因而，由例如制造技術(shù)和/或公差引起的圖示形狀的變化是可預(yù)期的。因此，示例實施方式不應(yīng)被解釋為限于這里所示的區(qū)域的特定形狀，而是包括例如由制造引起的形狀偏差。例如，示出為矩形的注入?yún)^(qū)域通常具有在其邊緣處的圓化或彎曲的特征和/或注入濃度的梯度，而不是從注入?yún)^(qū)域到非注入?yún)^(qū)域的二元變化。同樣地，通過注入形成的埋入?yún)^(qū)域可能導(dǎo)致在埋入?yún)^(qū)域和通過其發(fā)生注入的表面之間的區(qū)域中的某些注入。因此，附圖所示的區(qū)域在本質(zhì)上是示意性的，它們的形狀不意在示出器件的區(qū)域的實際形狀，也不意在限制示例實施方式的范圍。

除非另外地限定，否則這里所用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)都具有示例實施方式所屬的領(lǐng)域內(nèi)的普通技術(shù)人員所通常理解的相同的含義。還將理解的是，術(shù)語諸如通用詞典中定義的那些術(shù)語應(yīng)當(dāng)被解釋為具有與它們在相關(guān)領(lǐng)域的背景中的含義一致的含義，而不應(yīng)被解釋為理想化或過分形式化的含義，除非這里明確如此限定。如這里所用的，表述諸如“...中的至少一個”，當(dāng)在一列元件之后時，修飾元件的整個列表，而不修飾該列 表的單個元件。

當(dāng)術(shù)語“約”或“基本上”在本說明書中結(jié)合數(shù)值一起使用時，相關(guān)的數(shù)值意在包括所述數(shù)值周圍±10％的公差。而且，當(dāng)參照本說明書中的百分比時，那些百分比旨在基于重量，即重量百分比。表述“直到”包括零至所述上限的量以及兩者之間的所有值。當(dāng)范圍被指定時，該范圍包括其間的所有值，諸如0.1％的增量。而且，當(dāng)詞語“通?！焙汀盎旧稀苯Y(jié)合幾何形狀來使用時，所意欲的是，不要求幾何形狀的精確性，而是形狀的范圍在本公開的范圍內(nèi)。盡管實施方式的管狀元件可以為圓柱形的，但是其它管狀的截面形式被考慮到，諸如正方形、矩形、橢圓形、三角形以及其它形狀。

盡管可能沒有示出某些截面圖的對應(yīng)平面圖和/或透視圖，但是這里所示的器件結(jié)構(gòu)的截面圖提供對多個器件結(jié)構(gòu)的支持，該多個器件結(jié)構(gòu)如在平面圖中所示地沿著兩個不同的方向延伸，和/或如在透視圖中所示地在三個不同的方向上延伸。該兩個不同的方向可以彼此垂直或者可以不彼此垂直。該三個不同的方向可以包括與所述兩個不同的方向垂直的第三方向。多個器件結(jié)構(gòu)可以被集成在相同的電子器件中。例如，當(dāng)器件結(jié)構(gòu)(例如，存儲器單元結(jié)構(gòu)或晶體管結(jié)構(gòu))在截面圖中示出時，電子器件可以包括多個器件結(jié)構(gòu)(例如存儲器單元結(jié)構(gòu)或晶體管結(jié)構(gòu))，如將由該電子器件的平面圖所示出的。多個器件結(jié)構(gòu)可以布置成陣列和/或二維圖案。

圖1是用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的截面圖。

參照圖1，阱23、器件隔離層26、第一多鰭有源區(qū)30、雜質(zhì)區(qū)域51至58、蝕刻停止層67、下絕緣層69、上絕緣層71、第一金屬硅化物層175和第一接觸插塞179可以形成在基板21上。第一多鰭有源區(qū)30可以包括N個子鰭31至38。第一多鰭有源區(qū)30可以包括第一子鰭31、第二子鰭32、第三子鰭33、第四子鰭34、第(N-3)子鰭35、第(N-2)子鰭36、第(N-1)子鰭37和第N子鰭38。這里，N是大于約八(8)且小于約一千(1000)的整數(shù)。第一接觸插塞179可以包括第一阻擋層176和第一導(dǎo)電層177。雜質(zhì)區(qū)域51至58可以被解釋為源/漏區(qū)域。在一個示例實施方式中，第二子鰭32的與第一子鰭31相鄰的部分縱向地在從第一接觸插塞179的側(cè)表面延伸的直線之外。在一個示例實施方式中，第(N-1)子鰭37的與第N子鰭38相鄰的部分縱向地在從第一接觸插塞179的另一個側(cè)表面延伸的直線之外。

圖2是用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的布置圖。

參照圖2，形成交叉第一多鰭有源區(qū)30的柵電極63。第一接觸插塞179可以形成在設(shè)置于柵電極63之間的第一多鰭有源區(qū)30上。第一子鰭31至第N子鰭38可以基本上彼此平行。第一接觸插塞179可以交叉第二子鰭32至第(N-1)子鰭37。第一子鰭31和第N子鰭38可以設(shè)置在第一接觸插塞179之外。第一子鰭31和第N子鰭38可以配置為不交疊第一接觸插塞179。

圖3是用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的截面圖。

參照圖3，阱23、第三子鰭33、雜質(zhì)區(qū)域53、下柵極介電層61、上柵極介電層62、柵電極63、間隔物65、蝕刻停止層67、下絕緣層69、上絕緣層71、第一金屬硅化物層175和第一接觸插塞179可以形成在基板21上。

圖4是用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的截面圖。

參照圖4，阱23、器件隔離層26、第一多鰭有源區(qū)30、下柵極介電層61、上柵極介電層62、柵電極63和上絕緣層71可以形成在基板21上。

圖1是沿著圖2的線I-I’截取的截面圖，圖3是沿著圖2的線II-II’截取的截面圖，圖4是沿著圖2的線III-III’截取的截面圖。根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件可以是輸入/輸出(I/O)器件或二極管。

再次參照圖1至圖4，基板21可以是半導(dǎo)體基板，例如硅晶片或絕緣體上硅(SOI)晶片。例如，基板21可以是包括p型雜質(zhì)的單晶硅晶片。阱23可以形成在基板21中。例如，阱23可以是包括第一導(dǎo)電類型雜質(zhì)的半導(dǎo)體層。

器件隔離層26可以包括絕緣層，例如硅氧化物、硅氮化物、硅氮氧化物或其組合。器件隔離層26可以包括第一部分26A和第二部分26B。器件隔離層26的第一部分26A可以形成在第一多鰭有源區(qū)30的N個子鰭31至38中的每兩個相鄰的子鰭之間。器件隔離層26的第二部分26B可以形成在第一多鰭有源區(qū)30之外。第二部分26B的下端可以形成在比第一部分26A的下端低的水平處。第二部分26B的水平寬度可以大于第一部分26A的水平寬度。

第一多鰭有源區(qū)30可以由器件隔離層26限定在阱23中。第一多鰭有 源區(qū)30可以是包括與阱23相同的導(dǎo)電類型雜質(zhì)的半導(dǎo)體層。例如，N個子鰭31至38的每個可以是包括第一導(dǎo)電類型雜質(zhì)的硅層。在平面圖中，N個子鰭31至38的每個可以具有線形或條形。在截面圖中，N個子鰭31至38的每個可以具有大于水平寬度的垂直高度。N個子鰭31至38可以基本上彼此平行。第一子鰭31和第N子鰭38可以形成在第一多鰭有源區(qū)30的最外側(cè)。第二子鰭32至第(N-1)子鰭37可以順序地形成在第一子鰭31和第N子鰭38之間。

雜質(zhì)區(qū)域51至58可以包括形成在第一子鰭31上的第一雜質(zhì)區(qū)域51、形成在第二子鰭32上的第二雜質(zhì)區(qū)域52、形成在第三子鰭33上的第三雜質(zhì)區(qū)域53、形成在第四子鰭34上的第四雜質(zhì)區(qū)域54、形成在第(N-3)子鰭35上的第五雜質(zhì)區(qū)域55、形成在第(N-2)子鰭36上的第六雜質(zhì)區(qū)域56、形成在第(N-1)子鰭37上的第七雜質(zhì)區(qū)域57以及形成在第N子鰭38上的第八雜質(zhì)區(qū)域58。雜質(zhì)區(qū)域51至58可以包括例如晶體生長材料。雜質(zhì)區(qū)域51至58可以包括通過選擇性外延生長(SEG)法形成的半導(dǎo)體層。雜質(zhì)區(qū)域51至58中的每個的水平寬度可以大于N個子鰭31至38中的對應(yīng)子鰭的水平寬度。雜質(zhì)區(qū)域51至58的上端可以分別突出到比N個子鰭31至38的上端高的水平。雜質(zhì)區(qū)域51至58可以包含與第一導(dǎo)電類型雜質(zhì)不同的第二導(dǎo)電類型雜質(zhì)。

例如，第一導(dǎo)電類型雜質(zhì)可以為n型雜質(zhì)，并且第二導(dǎo)電類型雜質(zhì)可以為p型雜質(zhì)。雜質(zhì)區(qū)域51至58可以包括含有p型雜質(zhì)的SiGe層、Si層或其組合。

在另一個示例實施方式中，第一導(dǎo)電類型雜質(zhì)可以是p型雜質(zhì)，第二導(dǎo)電類型雜質(zhì)可以是n型雜質(zhì)。雜質(zhì)區(qū)域51至58可以包括含有n型雜質(zhì)的SiC層、Si層或其組合。

下柵極介電層61可以形成在柵電極63和N個子鰭31至38之間。下柵極介電層61可以與N個子鰭31至38直接接觸。上柵極介電層62可以形成在下柵極介電層61上。上柵極介電層62可以圍繞柵電極63的底表面和側(cè)表面。

柵電極63可以基本上完全交叉第一多鰭有源區(qū)30以在器件隔離層26的第二部分26B上延伸。柵電極63可以在N個子鰭31至38之間延伸。柵電極63可以覆蓋N個子鰭31至38的上表面和側(cè)表面。柵電極63的下端可 以形成在比N個子鰭31至38的上端低的水平處。間隔物65可以形成在柵電極63的側(cè)表面上。上柵極介電層62可以保留在柵電極63和間隔物65之間。

下柵極介電層61可以包括在清潔工藝中形成的化學(xué)氧化物。下柵極介電層61可以包括通過H₂O₂和Si的反應(yīng)形成的硅氧化物。下柵極介電層61可以稱為界面氧化物。上柵極介電層62可以包括高k電介質(zhì)。柵電極63可以包括功函數(shù)金屬層和導(dǎo)電層。間隔物65可以包括絕緣層，諸如硅氧化物、硅氮化物、硅氧氮化物或其組合。

蝕刻停止層67可以覆蓋雜質(zhì)區(qū)域51至58和器件隔離層26。蝕刻停止層67可以覆蓋間隔物65的側(cè)表面。蝕刻停止層67可以包括相對于雜質(zhì)區(qū)域51至58具有蝕刻選擇性的材料。蝕刻停止層67可以包括絕緣層，諸如硅氧化物、硅氮化物、硅氧氮化物或其組合。

下絕緣層69可以形成在蝕刻停止層67上。下絕緣層69可以包括絕緣層，諸如硅氧化物、硅氮化物、硅氧氮化物或其組合。下絕緣層69可以包括相對于蝕刻停止層67具有蝕刻選擇性的材料。例如，下絕緣層69可以包括硅氧化物諸如四乙基原硅酸鹽(TEOS)，蝕刻停止層67可以包括硅氮化物。柵電極63、上柵極介電層62、間隔物65、蝕刻停止層67和下絕緣層69的上端可以基本上共平面。

上絕緣層71可以覆蓋柵電極63、上柵極介電層62、間隔物65、蝕刻停止層67和下絕緣層69。上絕緣層71可以包括絕緣層，諸如硅氧化物、硅氮化物、硅氧氮化物或其組合。

第一金屬硅化物層175可以形成在第二雜質(zhì)區(qū)域52至第七雜質(zhì)區(qū)域57上。第一接觸插塞179可以穿過上絕緣層71、下絕緣層69和蝕刻停止層67以與第二雜質(zhì)區(qū)域52至第七雜質(zhì)區(qū)域57接觸。第一阻擋層176可以圍繞第一導(dǎo)電層177的底表面和側(cè)表面。第一阻擋層176可以包括Ti、TiN、Ta、TaN或其組合。第一導(dǎo)電層177可以包括W、WN、Ru、Al、Cu、導(dǎo)電碳或其組合。

N個子鰭31至38可以具有基本上相同的節(jié)距P。節(jié)距P可以表示為第一尺寸d1。N個子鰭31至38可以具有基本上相同的水平寬度和距離。N個子鰭31至38的每個的水平寬度可以被稱為第二尺寸d2。N個子鰭31至38之間的距離可以被稱為第三尺寸d3。第二尺寸d2可以與第三尺寸d3基本上 相同。第二尺寸d2可以對應(yīng)于節(jié)距P的一半。第三尺寸d3可以對應(yīng)于節(jié)距P的一半。第一多鰭有源區(qū)30的水平寬度可以被稱為第四尺寸d4。第四尺寸d4可以對應(yīng)于節(jié)距P的(N-0.5)倍。第一接觸插塞179的水平寬度可以小于第一多鰭有源區(qū)30的水平寬度。第一接觸插塞179的水平寬度可以被稱為第五尺寸d5。第一接觸插塞179的水平寬度可以大于或等于節(jié)距P的(N-3)倍并且小于或等于節(jié)距P的(N-1.5)倍。根據(jù)示例實施方式，d1＝P，d2＝d3＝0.5P，d4＝(N-0.5)P＝NP-0.5P，(N-3)P≤d5≤(N-1.5)P，或NP-3P≤d5≤NP-1.5P。

沿著第一接觸插塞179的側(cè)表面經(jīng)過并基本上垂直于基板21的表面的直線可以在第一子鰭31和第二子鰭32之間經(jīng)過，或者穿過第二子鰭32。例如，沿著第一接觸插塞179的側(cè)表面經(jīng)過且基本上垂直于基板21的表面的直線可以定位在第一子鰭31和第二子鰭32之間。第一接觸插塞179可以覆蓋第二子鰭32至第(N-1)子鰭37。第一子鰭31和第N子鰭38可以形成在第一接觸插塞179之外。第一子鰭31和第N子鰭38可以配置為不交疊第一接觸插塞179。

第一接觸插塞179可以覆蓋第二雜質(zhì)區(qū)域52至第七雜質(zhì)區(qū)域57。第一接觸插塞179可以電連接到第二雜質(zhì)區(qū)域52至第七雜質(zhì)區(qū)域57。第一雜質(zhì)區(qū)域51和第八雜質(zhì)區(qū)域58可以形成在第一接觸插塞179之外。第一雜質(zhì)區(qū)域51和第八雜質(zhì)區(qū)域58可以配置為不交疊第一接觸插塞179。第一雜質(zhì)區(qū)域51和第八雜質(zhì)區(qū)域58可以與第一接觸插塞179分開。

第一金屬硅化物層175可以定位在第一接觸插塞179下面。第一金屬硅化物層175可以選擇性地形成在第二雜質(zhì)區(qū)域52至第七雜質(zhì)區(qū)域57上。第一金屬硅化物層175可以配置為不形成在第一雜質(zhì)區(qū)域51和第八雜質(zhì)區(qū)域58上。第一接觸插塞179可以與第一金屬硅化物層175直接接觸。

圖5至圖12是沿著圖2的線I-I’截取的截面圖，用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件。

參照圖2和圖5，器件隔離層26可以包括形成在N個子鰭31至38中的每兩個相鄰的子鰭之間的第一部分26A和形成在第一多鰭有源區(qū)30之外的第二部分26B。第二部分26B的上端可以形成在比第一部分26A的上端低的水平處。第一雜質(zhì)區(qū)域51的靠近第二部分26B的側(cè)表面可以與第一雜質(zhì)區(qū)域51的靠近第一部分26A的側(cè)表面相比相對凸起。

參照圖2和圖6，器件隔離層26可以包括形成在N個子鰭31至38中的每兩個相鄰的子鰭之間的第一部分26A和形成在第一多鰭有源區(qū)30之外的第二部分26B。第一部分26A的下端可以是圓化的。

參照圖2和圖7，雜質(zhì)區(qū)域51至58的側(cè)表面可以彼此接觸。

參照圖2和圖8，雜質(zhì)區(qū)域51至58的側(cè)表面可以彼此接觸。此外，器件隔離層26的第一部分26A的下端可以是圓化的。

參照圖2和圖9，雜質(zhì)區(qū)域51至58的側(cè)表面可以彼此接觸。此外，器件隔離層26的第一部分26A的下端可以是圓化的。此外，第一雜質(zhì)區(qū)域51的靠近器件隔離層26的第二部分26B的側(cè)表面可以與第一雜質(zhì)區(qū)域51的靠近第一部分26A的側(cè)表面相比相對凸起。

參照圖2和圖10，雜質(zhì)區(qū)域51至58可以通過在N個子鰭31至38的上部中注入雜質(zhì)而形成。

參照圖2和圖11，雜質(zhì)區(qū)域51至58可以通過在N個子鰭31至38的上部中注入雜質(zhì)而形成。器件隔離層26可以包括形成在N個子鰭31至38中的每兩個相鄰的子鰭之間的第一部分26A和形成在第一多鰭有源區(qū)30之外的第二部分26B。第二部分26B的上端可以形成在比第一部分26A的上端低的水平處。

參照圖2和圖12，雜質(zhì)區(qū)域51至58可以通過在N個子鰭31至38的上部中注入雜質(zhì)而形成。器件隔離層26的第二部分26B的上端可以形成在比器件隔離層26的第一部分26A的上端低的水平處。此外，器件隔離層26的第一部分26A的下端可以是圓化的。

圖13是描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的布置圖。根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件可以是二極管。

參照圖13，可以形成第一多鰭有源區(qū)30、第二多鰭有源區(qū)40、第一接觸插塞179和第二接觸插塞189。第一多鰭有源區(qū)30可以包括第一子鰭31、第二子鰭32、第三子鰭33、第四子鰭34、第(N-3)子鰭35、第(N-2)子鰭36、第(N-1)子鰭37和第N子鰭38。第二多鰭有源區(qū)40可以包括M個子鰭41至46。第二多鰭有源區(qū)40可以包括第一子鰭41、第二子鰭42、第三子鰭43、第(M-2)子鰭44、第(M-1)子鰭45和第M子鰭46。N和M的每個可以是大于約八(8)且小于約一千(1000)的整數(shù)。

第一接觸插塞179可以基本上彼此平行。第一多鰭有源區(qū)30的第一子 鰭31至第N子鰭38可以基本上彼此平行。第一接觸插塞179可以交叉第一多鰭有源區(qū)30的第二子鰭32至第(N-1)子鰭37。第一多鰭有源區(qū)30的第一子鰭31和第N子鰭38可以設(shè)置在第一接觸插塞179之外。第一多鰭有源區(qū)30的第一子鰭31和第N子鰭38可以配置為不交疊第一接觸插塞179。

第二接觸插塞189可以基本上彼此平行。第二多鰭有源區(qū)40的第一子鰭41至第M子鰭46可以基本上彼此平行。第二接觸插塞189可以交叉第二多鰭有源區(qū)40的第二子鰭42至第(M-1)子鰭45。第二多鰭有源區(qū)40的第一子鰭41和第M子鰭46可以設(shè)置在第二接觸插塞189之外。第二多鰭有源區(qū)40的第一子鰭41和第M子鰭46可以配置為不交疊第二接觸插塞189。

第一接觸插塞179可以對應(yīng)于二極管的第一電極，并且第二接觸插塞189可以對應(yīng)于該二極管的第二電極。

圖14和圖15是沿著圖13的線IV-IV’截取的截面圖，用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件。

參照圖13和圖14，阱23、器件隔離層26、第一多鰭有源區(qū)30、第二多鰭有源區(qū)40、雜質(zhì)區(qū)域51至58、蝕刻停止層67、下絕緣層69、上絕緣層71、第一金屬硅化物層175、第二金屬硅化物層185、第一接觸插塞179和第二接觸插塞189可以形成在基板21上。第一接觸插塞179可以包括第一阻擋層176和第一導(dǎo)電層177。第二接觸插塞189可以包括第二阻擋層186和第二導(dǎo)電層187。

器件隔離層26可以包括第一部分26A和第二部分26B。器件隔離層26的第一部分26A可以形成在第一多鰭有源區(qū)30的N個子鰭31至38中的每兩個相鄰的子鰭之間以及在第二多鰭有源區(qū)40的M個子鰭41至46中的每兩個相鄰的子鰭之間。器件隔離層26的第二部分26B可以形成在第一多鰭有源區(qū)30和第二多鰭有源區(qū)40之外。第二部分26B的下端可以形成在比第一部分26A的下端低的水平處。

第二多鰭有源區(qū)40可以與阱23中的第一多鰭有源區(qū)30分隔開。

第二多鰭有源區(qū)40可以是包括與阱23相同的導(dǎo)電類型的雜質(zhì)的半導(dǎo)體層。例如，M個子鰭41至46的每個可以是包括第一導(dǎo)電類型雜質(zhì)的硅層。在平面圖中，M個子鰭41至46的每個可以具有線形或條形。在截面圖中，M個子鰭41至46的每個可以具有大于水平寬度的垂直高度。M個子鰭41 至46可以基本上彼此平行。第一子鰭41和第M子鰭46可以形成在第二多鰭有源區(qū)40的最外側(cè)。第二子鰭42至第(M-1)子鰭45可以順序地形成在第一子鰭41和第M子鰭46之間。

蝕刻停止層67可以覆蓋雜質(zhì)區(qū)域51至58、M個子鰭41至46以及器件隔離層26。

第二金屬硅化物層185可以形成在第二子鰭42至第(M-1)子鰭45上。第二接觸插塞189可以穿過上絕緣層71、下絕緣層69和蝕刻停止層67以連接到第二子鰭42至第(M-1)子鰭45。第二阻擋層186可以圍繞第二導(dǎo)電層187的底表面和側(cè)表面。第二阻擋層186可以包括Ti、TiN、Ta、TaN或其組合。第二導(dǎo)電層187可以包括W、WN、Ru、Al、Cu、導(dǎo)電碳或其組合。

沿著第二接觸插塞189的側(cè)表面經(jīng)過且基本上垂直于基板21的表面的直線可以在第一子鰭41和第二子鰭42之間經(jīng)過，或者穿過第二子鰭42。例如，沿著第二接觸插塞189的側(cè)表面經(jīng)過且基本上垂直于基板21的表面的直線可以定位在第一子鰭41和第二子鰭42之間。第二接觸插塞189可以覆蓋第二子鰭42至第(M-1)子鰭45。第一子鰭41和第M子鰭46可以形成在第二接觸插塞189之外。第一子鰭41和第M子鰭46可以配置為不交疊第二接觸插塞189。

第二金屬硅化物層185可以定位在第二接觸插塞189下面。第二金屬硅化物層185可以選擇性地形成在第二子鰭42至第(M-1)子鰭45上。第二金屬硅化物層185可以配置為不形成在第一子鰭41和第M子鰭46上。第二接觸插塞189可以與第二金屬硅化物層185直接接觸。

參照圖13和圖15，可以形成雜質(zhì)區(qū)域51至58和81至86。雜質(zhì)區(qū)域51至58和81至86可以包括第一雜質(zhì)區(qū)域51、第二雜質(zhì)區(qū)域52、第三雜質(zhì)區(qū)域53、第四雜質(zhì)區(qū)域54、第五雜質(zhì)區(qū)域55、第六雜質(zhì)區(qū)域56、第七雜質(zhì)區(qū)域57、第八雜質(zhì)區(qū)域58、形成在第二多鰭有源區(qū)40的第一子鰭41上的第九雜質(zhì)區(qū)域81、形成在第二多鰭有源區(qū)的第二子鰭42上的第十雜質(zhì)區(qū)域82、形成在第二多鰭有源區(qū)40的第三子鰭43上的第十一雜質(zhì)區(qū)域83、形成在第二多鰭有源區(qū)40的第(M-2)子鰭44上的第十二雜質(zhì)區(qū)域84、形成在第二多鰭有源區(qū)40的第(M-1)子鰭45上的第十三雜質(zhì)區(qū)域85以及形成在第二多鰭有源區(qū)40的第M子鰭46上的第十四雜質(zhì)區(qū)域86。

第九雜質(zhì)區(qū)域81至第十四雜質(zhì)區(qū)域86可以通過在M個子鰭41至46 的上部中注入雜質(zhì)而形成。第九雜質(zhì)區(qū)域81至第十四雜質(zhì)區(qū)域86的每個可以是包括與第二多鰭有源區(qū)40和阱23不同的導(dǎo)電類型雜質(zhì)的半導(dǎo)體層。例如，第九雜質(zhì)區(qū)域81至第十四雜質(zhì)區(qū)域86的每個可以是包括第二導(dǎo)電類型雜質(zhì)的硅層。

在另一個示例實施方式中，第九雜質(zhì)區(qū)域81至第十四雜質(zhì)區(qū)域86的每個可以是包括與第二多鰭有源區(qū)40和阱23相同的導(dǎo)電類型雜質(zhì)的半導(dǎo)體層。例如，第九雜質(zhì)區(qū)域81至第十四雜質(zhì)區(qū)域86的每個可以是包括第一導(dǎo)電類型雜質(zhì)的硅層。

第二金屬硅化物層185可以選擇性地形成在第十雜質(zhì)區(qū)域82至第十三雜質(zhì)區(qū)域85上。

圖16是用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的截面圖。

參照圖16，第二接觸插塞189可以穿過上絕緣層71、下絕緣層69、蝕刻停止層67和器件隔離層26以連接到阱23。第二金屬硅化物層185可以形成在阱23和第二接觸插塞189之間。第二金屬硅化物層185可以選擇性地形成在第二接觸插塞189下面。

圖17至圖22是沿著圖13的線IV-IV’截取的截面圖，用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件。

參照圖13和圖17，第九雜質(zhì)區(qū)域81至第十四雜質(zhì)區(qū)域86可以形成在M個子鰭41至46上。第九雜質(zhì)區(qū)域81至第十四雜質(zhì)區(qū)域86可以包括晶體生長材料。第九雜質(zhì)區(qū)域81至第十四雜質(zhì)區(qū)域86的每個可以是包括與第二多鰭有源區(qū)40和阱23不同的導(dǎo)電類型雜質(zhì)的半導(dǎo)體層。

在另一個示例實施方式中，第九雜質(zhì)區(qū)域81至第十四雜質(zhì)區(qū)域86的每個可以是包括與第二多鰭有源區(qū)40和阱23相同的導(dǎo)電類型雜質(zhì)的半導(dǎo)體層。

第二金屬硅化物層185可以選擇性地形成在第十雜質(zhì)區(qū)域82至第十三雜質(zhì)區(qū)域85上。

參照圖13和圖18，器件隔離層26可以包括形成在第一多鰭有源區(qū)30的N個子鰭31至38中的每兩個相鄰的子鰭之間和在第二多鰭有源區(qū)40的M個子鰭41至46中的每兩個相鄰的子鰭之間的第一部分26A以及形成在第一多鰭有源區(qū)30之外和在第二多鰭有源區(qū)40之外的第二部分26B。第二 部分26B的上端可以形成在比第一部分26A的上端低的水平處。第九雜質(zhì)區(qū)域81的靠近第二部分26B設(shè)置的側(cè)表面可以與第九雜質(zhì)區(qū)域81的靠近第一部分26A設(shè)置的側(cè)表面相比相對凸起。

參照圖13和圖19，器件隔離層26的第一部分26A的下端可以是圓化的。

參照圖13和圖20，第九雜質(zhì)區(qū)域81至第十四雜質(zhì)區(qū)域86的側(cè)表面可以彼此接觸。

參照圖13和圖21，第九雜質(zhì)區(qū)域81至第十四雜質(zhì)區(qū)域86的側(cè)表面可以彼此接觸。器件隔離層26的第一部分26A的下端可以是圓化的。第九雜質(zhì)區(qū)域81的靠近第二部分26B設(shè)置的側(cè)表面可以與第九雜質(zhì)區(qū)域81的靠近第一部分26A的側(cè)表面相比相對凸起。

參照圖13和圖22，第一雜質(zhì)區(qū)域51至第八雜質(zhì)區(qū)域58可以通過在N個子鰭31至38的上部中注入雜質(zhì)而形成。器件隔離層26的第二部分26B的上端可以形成在比器件隔離層26的第一部分26A的上端低的水平處。器件隔離層26的第一部分26A的下端可以是圓化的。第二金屬硅化物層185可以形成在第二子鰭42至第(M-1)子鰭45上。

圖23是用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的布置圖。圖24至圖30是沿著圖23的線V-V’截取的截面圖，用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件。根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件可以是二極管。

參照圖23和圖24，可以形成第一多鰭有源區(qū)30、第二多鰭有源區(qū)40、第一接觸插塞179和第二接觸插塞199。第一多鰭有源區(qū)30可以包括第一子鰭31、第二子鰭32、第三子鰭33、第四子鰭34、第(N-3)子鰭35、第(N-2)子鰭36、第(N-1)子鰭37和第N子鰭38。第二多鰭有源區(qū)40可以包括M個子鰭41至46。第二多鰭有源區(qū)40可以包括第一子鰭41、第二子鰭42、第三子鰭43、第(M-2)子鰭44、第(M-1)子鰭45和第M子鰭46。N和M的每個可以是大于約八(8)且小于約一千(1000)的整數(shù)。

第二接觸插塞199可以基本上彼此平行。第二多鰭有源區(qū)40的第一子鰭41至第M子鰭46可以基本上彼此平行。第二接觸插塞199可以形成在第二多鰭有源區(qū)40的第一子鰭41至第M子鰭46上。

第一接觸插塞179可以對應(yīng)于二極管的第一電極，第二接觸插塞199可 以對應(yīng)于該二極管的第二電極。

第二接觸插塞199可以包括第二阻擋層196和第二導(dǎo)電層197。

第二金屬硅化物層195可以形成在第一子鰭41至第M子鰭46上。第二接觸插塞199可以穿過上絕緣層71、下絕緣層69和蝕刻停止層67以連接到第一子鰭41至第M子鰭46。

參照圖23和圖25，第九雜質(zhì)區(qū)域81至第十四雜質(zhì)區(qū)域86可以通過在M個子鰭41至46的上部中注入雜質(zhì)而形成。第二金屬硅化物層195可以選擇性地形成在第九雜質(zhì)區(qū)域81至第十四雜質(zhì)區(qū)域86上。

參照圖23和圖26，第九雜質(zhì)區(qū)域81至第十四雜質(zhì)區(qū)域86可以形成在M個子鰭41至46上。第九雜質(zhì)區(qū)域81至第十四雜質(zhì)區(qū)域86可以包括晶體生長材料。第二金屬硅化物層195可以選擇性地形成在第九雜質(zhì)區(qū)域81至第十四雜質(zhì)區(qū)域86上。

參照圖23和圖27，第九雜質(zhì)區(qū)域81的靠近器件隔離層26的第二部分26B的側(cè)表面可以與第九雜質(zhì)區(qū)域81的靠近器件隔離層26的第一部分26A的側(cè)表面相比相對凸起。第二金屬硅化物層195可以選擇性地形成在第九雜質(zhì)區(qū)域81至第十四雜質(zhì)區(qū)域86上。

參照圖23和圖28，器件隔離層26的第一部分26A的下端可以是圓化的。

參照圖23和圖29，第九雜質(zhì)區(qū)域81至第十四雜質(zhì)區(qū)域86的側(cè)表面可以彼此接觸。

參照圖23和圖30，第九雜質(zhì)區(qū)域81至第十四雜質(zhì)區(qū)域86的側(cè)表面可以彼此接觸。器件隔離層26的第一部分26A的下端可以是圓化的。第九雜質(zhì)區(qū)域81的靠近器件隔離層26的第二部分26B的側(cè)表面可以與第九雜質(zhì)區(qū)域81的靠近器件隔離層26的第一部分26A的側(cè)表面相比相對凸起。

圖31至圖38是用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的制造半導(dǎo)體器件的方法的截面圖。

圖31至圖34以及圖37是沿著圖2的線I-I’截取的截面圖，用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的制造半導(dǎo)體器件的方法，圖35和圖38是沿著圖2的線II-II’截取的截面圖，圖36是沿著圖2的線III-III’截取的截面圖。

參照圖2和圖31，阱23可以形成在基板21的所期望的(或者，預(yù)定的)區(qū)域中。上溝槽24T可以通過圖案化基板21而形成。包括N個子鰭31至 38的第一多鰭有源區(qū)30可以由于上溝槽24T而形成在阱23中。

參照圖2和圖32，下溝槽25T可以通過圖案化基板21而形成。下溝槽25T的底部可以形成在比上溝槽24T的底部低的水平處。下溝槽25T可以形成在第一多鰭有源區(qū)30之外。

參照圖2和圖33，器件隔離層26可以形成在下溝槽25T和上溝槽24T中。器件隔離層26的上端可以形成在比N個子鰭31至38的上端低的水平處。N個子鰭31至38的上表面和側(cè)表面可以突出到比器件隔離層26高的水平處。N個子鰭31至38的上邊緣可以是圓化的。

器件隔離層26可以包括第一部分26A和第二部分26B。器件隔離層26的第一部分26A可以形成在第一多鰭有源區(qū)30的N個子鰭31至38中的每兩個相鄰的子鰭之間。器件隔離層26的第二部分26B可以形成在第一多鰭有源區(qū)30之外。第二部分26B的下端可以形成在比第一部分26A的下端低的水平處。第二部分26B的水平寬度可以大于第一部分26A的水平寬度。

參照圖2和圖34至圖36，可以形成雜質(zhì)區(qū)域51至58、下柵極介電層61、上柵極介電層62、柵電極63、間隔物65、蝕刻停止層67和下絕緣層69。雜質(zhì)區(qū)域51至58可以包括形成在第一子鰭31上的第一雜質(zhì)區(qū)域51、形成在第二子鰭32上的第二雜質(zhì)區(qū)域52、形成在第三子鰭33上的第三雜質(zhì)區(qū)域53、形成在第四子鰭34上的第四雜質(zhì)區(qū)域54、形成在第(N-3)子鰭35上的第五雜質(zhì)區(qū)域55、形成在第(N-2)子鰭36上的第六雜質(zhì)區(qū)域56、形成在第(N-1)子鰭37上的第七雜質(zhì)區(qū)域57和形成在第N子鰭38上的第八雜質(zhì)區(qū)域58。

參照圖2、圖4、圖37和圖38，可以形成上絕緣層71?？梢孕纬纱┻^上絕緣層71、下絕緣層69和蝕刻停止層67以暴露第二雜質(zhì)區(qū)域52至第七雜質(zhì)區(qū)域57的接觸孔173T。

再次參照圖1至圖4，第一金屬硅化物層175和第一接觸插塞179可以形成在接觸孔173T中。

圖39和圖40是示出根據(jù)本發(fā)明構(gòu)思的示例實施方式的電子設(shè)備的系統(tǒng)方框圖。

參照圖39，參照圖1至圖38描述的半導(dǎo)體器件可以應(yīng)用于電子系統(tǒng)2100。電子系統(tǒng)2100可以包括本體2110、微處理器2120、電源單元2130、功能單元2140和顯示器控制器2150。本體2110可以是由印刷電路板(PCB) 形成的或包括印刷電路板(PCB)的母板。微處理器2120、電源單元2130、功能單元2140和顯示器控制器2150可以安裝在本體2110上。顯示器2160可以設(shè)置在本體2110之內(nèi)或之外。例如，顯示器2160可以設(shè)置在本體2110的表面上并顯示由顯示器控制器2150處理的圖像。

電源單元2130可以從外部電池等接收恒定電壓，將該電壓分成各種電平的所需電壓，并將這些電壓提供到微處理器2120、功能單元2140和顯示器控制器2150等。微處理器2120可以從電源單元2130接收電壓以控制功能單元2140和顯示器2160。功能單元2140可以執(zhí)行電子系統(tǒng)2100的各種功能。例如，當(dāng)電子系統(tǒng)2100是智能手機(jī)時，功能單元2140可以具有通過撥號或與外部設(shè)備2170通訊而執(zhí)行移動電話的功能(諸如輸出圖像到顯示器2160或輸出聲音到揚聲器)的幾個部件。當(dāng)安裝了照相機(jī)時，功能單元2140可以用作照相機(jī)圖像處理器。

在應(yīng)用了本發(fā)明構(gòu)思的示例實施方式中，當(dāng)電子系統(tǒng)2100連接到存儲卡等以便擴(kuò)充其容量時，功能單元2140可以為存儲卡控制器。功能單元2140可以通過有線或無線通訊單元2180而與外部設(shè)備2170交換信號。此外，當(dāng)電子系統(tǒng)2100需要通用串行總線(USB)等以便擴(kuò)展功能時，功能單元2140可以用作接口控制器。此外，功能單元2140可以包括大容量存儲裝置。

參照圖1至圖38描述的半導(dǎo)體器件可以被包括在功能單元2140或微處理器2120中。

參照圖40，電子系統(tǒng)2400可以包括根據(jù)本發(fā)明構(gòu)思的各種示例實施方式的半導(dǎo)體器件中的至少一個。電子系統(tǒng)2400可以用于制作移動設(shè)備或計算機(jī)。例如，電子系統(tǒng)2400可以包括存儲器系統(tǒng)2412、微處理器2414、隨機(jī)存取存儲器(RAM)2416、總線2420和用戶界面2418。微處理器2414、存儲器系統(tǒng)2412和用戶界面2418可以通過總線2420互連。用戶界面2418可以用于輸入數(shù)據(jù)到電子系統(tǒng)2400或者從電子系統(tǒng)2400輸出數(shù)據(jù)。微處理器2414可以編程并控制電子系統(tǒng)2400。RAM 2416可以用作微處理器2414的運行存儲器。微處理器2414、RAM 2416和/或其它部件可以被組裝在單個封裝中。存儲器系統(tǒng)2412可以存儲用于操作微處理器2414的代碼、由微處理器2414處理的數(shù)據(jù)或外部輸入的數(shù)據(jù)。存儲器系統(tǒng)2412可以包括控制器和存儲器器件。

參照圖1至圖38描述的半導(dǎo)體器件可以被包括在微處理器2414、RAM 2416或存儲器系統(tǒng)2412中。

圖41是用于描述根據(jù)本發(fā)明構(gòu)思的示例實施方式的半導(dǎo)體器件的截面圖。

參照圖41，第一阱23、第二阱223、器件隔離層26、第一多鰭有源區(qū)30、第二多鰭有源區(qū)240、雜質(zhì)區(qū)域51至58和281至284、蝕刻停止層67、下絕緣層69、上絕緣層71、第一金屬硅化物層175、第二金屬硅化物層295、第一接觸插塞279和第二接觸插塞299可以形成在基板21上。第一多鰭有源區(qū)30可以對應(yīng)于輸入/輸出(I/O)器件或二極管的一部分，第二多鰭有源區(qū)240可以對應(yīng)于邏輯電路或存儲器單元陣列的一部分。

第一多鰭有源區(qū)30可以包括第一子鰭31、第二子鰭32、第三子鰭33、第四子鰭34、第(N-3)子鰭35、第(N-2)子鰭36、第(N-1)子鰭37和第N子鰭38。第二多鰭有源區(qū)240可以包括K個子鰭。例如，在圖41中示出了，第二多鰭有源區(qū)240可以包括第一子鰭241、第二子鰭242、第三子鰭243和第四子鰭244。N是大于約八(8)且小于約一千(1000)的整數(shù)。K是大于約二(2)且小于約七(7)的整數(shù)。第一接觸插塞279和第二接觸插塞299的每個可以具有倒梯形形狀，其中上部的水平寬度大于下部的水平寬度。

第一接觸插塞279的底邊緣可以設(shè)置在第一子鰭31和第二子鰭32之間，或者在第二子鰭32上。穿過第一接觸插塞279的底邊緣且垂直于基板21的表面的直線可以設(shè)置在第一子鰭31和第二子鰭32之間，或者在第二子鰭32上。第一接觸插塞279的底邊緣可以限定為第一接觸插塞279的底表面與側(cè)表面相交的位置。第二接觸插塞299的底邊緣可以交疊第一子鰭241。

第一多鰭有源區(qū)30可以包括N個子鰭31至38。第一雜質(zhì)區(qū)域51至第八雜質(zhì)區(qū)域58可以形成在N個子鰭31至38上。第一雜質(zhì)區(qū)域51至第八雜質(zhì)區(qū)域58的每個可以包括具有相同導(dǎo)電類型的雜質(zhì)。第一雜質(zhì)區(qū)域51至第八雜質(zhì)區(qū)域58可以包括與第一導(dǎo)電類型雜質(zhì)不同的第二導(dǎo)電類型雜質(zhì)。第一雜質(zhì)區(qū)域51和第八雜質(zhì)區(qū)域58可以形成在第一接觸插塞279的外側(cè)。第二雜質(zhì)區(qū)域52至第七雜質(zhì)區(qū)域57可以交疊第一接觸插塞279。第二雜質(zhì)區(qū)域52至第七雜質(zhì)區(qū)域57可以電連接到第一接觸插塞279。第二雜質(zhì)區(qū)域52至第七雜質(zhì)區(qū)域57中的第二導(dǎo)電類型雜質(zhì)的濃度可以高于第一雜質(zhì)區(qū)域51和第八雜質(zhì)區(qū)域58中的第二導(dǎo)電類型雜質(zhì)的濃度。

第九雜質(zhì)區(qū)域281至第十二雜質(zhì)區(qū)域284可以形成在K個子鰭上。第九雜質(zhì)區(qū)域281至第十二雜質(zhì)區(qū)域284可以包括晶體生長材料。第二金屬硅化物層295可以選擇性地形成在第九雜質(zhì)區(qū)域281至第十二雜質(zhì)區(qū)域284上。第一接觸插塞279可以包括第一阻擋層276和第一導(dǎo)電層277。第二接觸插塞299可以包括第二阻擋層296和第二導(dǎo)電層297。

圖42是詳細(xì)示出圖41的一部分的局部放大圖。

參照圖42，可以限定在第一接觸插塞279的一個側(cè)表面上延伸的第一相關(guān)線279S1?？梢韵薅ㄅc第一接觸插塞279的最下端接觸且平行于基板21的表面的第一水平線279B1。第一虛擬底邊緣279E1可以限定在第一相關(guān)線279S1和第一水平線279B1的交叉點處。第一垂直線279E1V可以限定為垂直于基板21的表面且穿過第一虛擬底邊緣279E1的線。第一垂直線279E1V可以設(shè)置在第一子鰭31和第二子鰭32之間的中心與第二子鰭32之間或者在第二子鰭32上。例如，第一垂直線279E1V可以在第一子鰭31和第二子鰭32之間的中心與第二子鰭32之間穿過。第一垂直線279E1V可以穿過第二子鰭32。

在示例實施方式中，第一垂直線279E1V可以設(shè)置在第一子鰭31和第二子鰭32之間或者在第二子鰭32上?？梢岳斫?，第一子鰭31形成在第一接觸插塞279的外側(cè)。

再次參照圖41和圖42，可以限定面對第一虛擬底邊緣279E1的第二虛擬底邊緣。垂直于基板21的表面且穿過第二虛擬底邊緣的第二垂直線可以設(shè)置在第(N-1)子鰭37和第N子鰭38之間的中心與第(N-1)子鰭37之間或者在第(N-1)子鰭37上?？梢韵薅ǖ诙佑|插塞299的第三虛擬底邊緣和第四虛擬底邊緣。垂直于基板21的表面且穿過第三虛擬底邊緣的第三垂直線可以穿過第一子鰭241。垂直于基板21的表面且穿過第四虛擬底邊緣的第四垂直線可以穿過第四子鰭244。

如以上所述的，根據(jù)本發(fā)明構(gòu)思的示例實施方式，可以形成具有比多鰭有源區(qū)小的水平寬度的接觸插塞。金屬硅化物層可以形成在多鰭有源區(qū)和接觸插塞之間。金屬硅化物層可以選擇性地形成在接觸插塞下面。接觸插塞的泄漏電流能夠被顯著降低。具有改善的電特性的半導(dǎo)體器件能夠被實現(xiàn)。以上僅是為了說明本發(fā)明的實施方式，而不應(yīng)被解釋為對其進(jìn)行限制。盡管已經(jīng)描述了幾個示例實施方式，但是本領(lǐng)域技術(shù)人員將容易理解，可以有許多 變型而在實質(zhì)上沒有脫離新穎教導(dǎo)和優(yōu)點。