本發(fā)明涉及一種封裝結(jié)構(gòu)及其制作方法，尤其涉及一種電子元件的嵌埋技術(shù)。

背景技術(shù)：

隨著芯片技術(shù)的日益發(fā)展，對(duì)所述芯片封裝結(jié)構(gòu)及制程要求也在逐步提高。當(dāng)前，封裝結(jié)構(gòu)的制作大都采用逐步增層技術(shù)，制程工序較為繁瑣，所費(fèi)工時(shí)較長且成本較高。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，有必要提供一種克服上述問題的封裝結(jié)構(gòu)及其制作方法。

一種封裝結(jié)構(gòu)的制作方法，包括步驟：提供一承載基板，在所述承載基板的相背兩側(cè)貼合有第一銅箔層及第二銅箔層；將所述第一銅箔層制作形成第一導(dǎo)電線路層，所述第一導(dǎo)電線路層包括多個(gè)接觸墊；提供一第一芯片，將所述第一芯片固定在所述多個(gè)接觸墊上；提供一壓合基板，所述壓合基板包括相互貼合的絕緣層及第三銅箔層，將所述絕緣層壓合在所述承載基板固定有所述第一芯片的一側(cè)，所述第三銅箔層背離所述第一芯片；在所述承載基板及所述壓合基板上開設(shè)多個(gè)盲孔；對(duì)所述承載基板及所述壓合基板進(jìn)行化學(xué)鍍銅，在所述第二銅箔層、所述第三銅箔層及所述多個(gè)盲孔表面形成一晶種層；對(duì)所述承載基板及所述壓合基板進(jìn)行電鍍以在所述晶種層上形成一電鍍層，所述電鍍層填滿所述盲孔，形成多個(gè)導(dǎo)電孔；對(duì)電鍍后的所述承載基板及所述壓合基板進(jìn)行線路制作，將所述第三銅箔層、所述晶種層及所述電鍍層制作形成第二導(dǎo)電線路層，將所述第二銅箔層、所述晶種層及所述電鍍層制作形成第三導(dǎo)電線路層；對(duì)所述第二導(dǎo)電線路層及所述第三導(dǎo)電線路層進(jìn)行防焊處理，形成多個(gè)焊墊；在所述焊墊上形成焊料凸點(diǎn)，從而形成所述封裝結(jié)構(gòu)。

一種封裝結(jié)構(gòu)，其包括承載基板、位于所述承載基板一側(cè)且依次接觸的第一導(dǎo)電線路層、第一芯片、絕緣層、第二導(dǎo)電線路層、第一防焊層、以及位于所述承載基板另一側(cè)且依次接觸的第三導(dǎo)電線路層及第二防焊層，所述 絕緣層及所述承載基板上形成有多個(gè)導(dǎo)電孔，部分所述多個(gè)導(dǎo)電孔導(dǎo)通電連接所述第一導(dǎo)電線路層與所述第二導(dǎo)電線路層，另一部分所述多個(gè)導(dǎo)電孔電連接所述第一導(dǎo)電線路層與所述第三導(dǎo)電線路層，所述第一芯片內(nèi)埋在所述絕緣層內(nèi)，并與所述第一導(dǎo)電線路層電連接，所述第一防焊層覆蓋在所述絕緣層和所述第二導(dǎo)電線路層表面，所述第二防焊層覆蓋在所述承載基板及所述第三導(dǎo)電線路層表面，部分所述第二導(dǎo)電線路層及第三導(dǎo)電線路層分別從所述第一、第二防焊層中露出形成多個(gè)焊墊，所述多個(gè)焊墊上形成有多個(gè)焊料凸點(diǎn)。

本發(fā)明提供的所述封裝結(jié)構(gòu)通過線路制作形成所述多個(gè)接觸墊，所述第一芯片直接封裝在所述多個(gè)接觸墊上，確保了所述第一芯片的定位精度。所述第一芯片內(nèi)埋于所述絕緣層內(nèi)，不僅降低了所述封裝結(jié)構(gòu)的高度，而且取代底部填充層對(duì)所述第一芯片進(jìn)行封裝，節(jié)約了制作成本。所述封裝結(jié)構(gòu)在制作過程中進(jìn)行相對(duì)的開孔、化學(xué)鍍銅、電鍍銅及線路制作，縮短了所述封裝結(jié)構(gòu)的加工程序及時(shí)間。

附圖說明

圖1是本發(fā)明實(shí)施例所提供的承載基板的剖視圖。

圖2是在圖1中的第一銅箔上形成第一導(dǎo)電線路層及接觸墊后的剖視圖。

圖3是自圖2中接觸墊上固定第一芯片后的剖視圖。

圖4是圖3中第一導(dǎo)電線路層及所述第一芯片上壓合壓合基板后的剖視圖。

圖5是在圖4所示的第一導(dǎo)電線路層兩側(cè)形成多個(gè)盲孔后的剖視圖。

圖6是在圖5所示的承載基板兩側(cè)及多個(gè)盲孔內(nèi)形成晶種層后的剖視圖。

圖7是在圖6所示的承載基板電鍍形成電鍍層后的剖視圖。

圖8是將圖7中所示承載基板線路制作后形成第二導(dǎo)電線路層及第三導(dǎo)電線路層后的剖視圖。

圖9是在圖8所示的形成第二導(dǎo)電線路層及第三導(dǎo)電線路層上覆蓋防焊層并安裝兩個(gè)第二芯片后的剖視圖。

主要元件符號(hào)說明

封裝結(jié)構(gòu)100

承載基板10

第一銅箔層12

第二銅箔層14

第一導(dǎo)電線路層16

接觸墊18

第一芯片20

壓合基板30

絕緣層32

第三銅箔層34

第一盲孔36

第二盲孔38

直線式柱狀結(jié)構(gòu)39

晶種層40

電鍍層50

第一導(dǎo)電孔52

第二導(dǎo)電孔54

第二導(dǎo)電線路層56

第三導(dǎo)電線路層58

第一防焊層60

第一焊墊62

第二防焊層70

第二焊墊72

第二芯片80

焊料凸點(diǎn)90

如下具體實(shí)施方式將結(jié)合上述附圖進(jìn)一步說明本發(fā)明。

具體實(shí)施方式

本發(fā)明提供一種封裝結(jié)構(gòu)100的制造方法，具體步驟如下：

第一步，請(qǐng)參閱圖1，提供一個(gè)承載基板10。

所述承載基板10兩側(cè)表面貼合有第一銅箔層12及第二銅箔層14。所述第一銅箔層12及所述第二銅箔層14分別粘結(jié)于所述承載基板10的相背兩 側(cè)。

第二步，請(qǐng)參閱圖2，對(duì)所述第一銅箔層12進(jìn)行線路制作，將所述第一銅箔層12制作形成第一導(dǎo)電線路層16。

其中，所述第一導(dǎo)電線路層16上形成有多個(gè)接觸墊18。所述第一導(dǎo)電線路層16通過對(duì)所述第一銅箔層12進(jìn)行曝光、顯影及蝕刻制程制作而成。

第三步，請(qǐng)參閱圖3，提供一個(gè)第一芯片20，將所述第一芯片固定連接在所述多個(gè)接觸墊18上。具體地，所述第一芯片20可以通過焊錫的方式固定在所述多個(gè)接觸墊18上。在所述第一芯片20上沾上加熱后的錫膏，并與所述多個(gè)接觸墊18相對(duì)準(zhǔn)，使所述第一芯片20粘貼在所述多個(gè)接觸墊18上。

第四步，請(qǐng)參閱圖4，提供一壓合基板30，將所述壓合基板30壓合在所述第一導(dǎo)電線路層16及所述第一芯片20上。所述壓合基板30包括一絕緣層32及一第三銅箔層34。所述第三銅箔層34貼合在所述壓合基板30一表面。進(jìn)行壓合時(shí)，所述絕緣層32相對(duì)于所述第一芯片20放置，所述第三銅箔層34遠(yuǎn)離所述第一芯片20。

所述第一芯片20被內(nèi)埋在所述絕緣層32內(nèi)。所述絕緣層32與所述承載基板10一表面及所述第一導(dǎo)電線路層16相粘貼。

第五步，請(qǐng)參閱圖5，對(duì)壓合了所述壓合基板30之后的所述承載基板10進(jìn)行開孔制作，形成多個(gè)第一盲孔36及多個(gè)第二盲孔38。

所述第一盲孔36貫穿所述第三銅箔層34及所述絕緣層32，截止于所述第一導(dǎo)電線路層16。所述第一導(dǎo)電線路層16從所述第一盲孔36中暴露。所述第二盲孔38貫穿所述第二銅箔層14及所述承載基板10，截止于所述第一導(dǎo)電線路層16。所述第一導(dǎo)電線路層16從所述第二盲孔38中暴露。所述承載基板10兩端形成有直線式柱狀結(jié)構(gòu)39。所述直線式柱狀結(jié)構(gòu)39由所述第一導(dǎo)電線路層16及開設(shè)在所述第一導(dǎo)電線路層16兩側(cè)相互對(duì)稱的所述第一盲孔36、所述第二盲孔38構(gòu)成。

所述第一盲孔36及所述第二盲孔38通過激光蝕刻制作而成。

第六步，請(qǐng)參閱圖6，對(duì)盲孔制作后的所述承載基板10及所述壓合基板30進(jìn)行化學(xué)鍍銅，在所述第三銅箔層34、所述第二銅箔層14、所述第一盲孔36及所述第二盲孔38內(nèi)表面形成晶種層40。所述晶種層40有利于后續(xù)電鍍過 程中鍍銅更為牢固地結(jié)合在所述盲孔及外層銅箔上。

第七步，請(qǐng)參閱圖7，對(duì)所述承載基板10及所述壓合基板30進(jìn)行電鍍銅處理，以在所述晶種層40上形成一層電鍍層50。所述電鍍層50填滿所述第一盲孔36及所述第二盲孔38，形成所述第一導(dǎo)電孔52及所述第二導(dǎo)電孔54。所述直線式柱狀結(jié)構(gòu)39中的所述第一盲孔36及所述第二盲孔38被所述電鍍層50填滿，使所述承載基板10兩端具備較強(qiáng)的物理強(qiáng)度，以抑制所述承載基板10兩端產(chǎn)生翹曲現(xiàn)象。

第八步，請(qǐng)參閱圖8，對(duì)電鍍處理后所述承載基板10及所述壓合基板30上的銅箔進(jìn)行線路制作，形成第二導(dǎo)電線路層56及第三導(dǎo)電線路層58。

具體地，在所述電鍍層50表面貼覆一層覆蓋膜(圖未示)，再對(duì)所述承載基板10進(jìn)行曝光、顯影及蝕刻處理，將所述第三銅箔層34、所述晶種層40及所述電鍍層50制作形成第二導(dǎo)電線路層56，將所述第二銅箔層14、所述晶種層40及所述電鍍層50制作形成第三導(dǎo)電線路層58。其中，所述第三銅箔層34、所述晶種層40及所述電鍍層50朝遠(yuǎn)離所述絕緣層32的方向依序貼合。所述第二銅箔層14、所述晶種層40及所述電鍍層50朝遠(yuǎn)離所述承載基板10的方向依序貼合。所述第一導(dǎo)電孔52導(dǎo)通電連接所述第一導(dǎo)電線路層16與所述第二導(dǎo)電線路層56。所述第二導(dǎo)電孔54導(dǎo)通電連接所述第一導(dǎo)電線路層16與所述第三導(dǎo)電線路層58。

第九步，請(qǐng)參閱圖9，在所述第二導(dǎo)電線路層56表面進(jìn)行防焊處理，形成第一防焊層60，在所述第三導(dǎo)電線路層58表面進(jìn)行防焊處理，形成第二防焊層70。其中，部分所述第二導(dǎo)電線路層56暴露在所述第一防焊層60內(nèi)形成多個(gè)第一焊墊62。部分所述第三導(dǎo)電線路層58暴露在所述第二防焊層70內(nèi)形成多個(gè)第二焊墊72。在所述第一焊墊62及所述第二焊墊72上進(jìn)行表面處理，以避免所述第一焊墊62及所述第二焊墊72表面被氧化，進(jìn)而影響其電氣特性。表面處理的方式可采用化學(xué)鍍金、化學(xué)鍍鎳等方式形成保護(hù)層(圖未示)，或者在所述第一焊墊62及所述第二焊墊72上形成有機(jī)防焊性保護(hù)層(osp)(圖未示)。

在形成所述第一焊墊62及所述第二焊墊72之前還對(duì)所述第二導(dǎo)電線路層56及所述第三導(dǎo)電線路層58表面進(jìn)行快速蝕刻，使所述第二導(dǎo)電線路層56及所述第三導(dǎo)電線路層58上呈現(xiàn)粗糙的微結(jié)構(gòu)以利于對(duì)所述第二導(dǎo)電線路層 56及所述第三導(dǎo)電線路層58表面進(jìn)行防焊及表面處理。

然后，提供兩個(gè)第二芯片80，在所述第一焊墊62及所述第二焊墊72上焊接上多個(gè)焊料凸點(diǎn)90。所述兩個(gè)第二芯片80通過所述多個(gè)焊料凸點(diǎn)90焊接固定在所述第一焊墊62上，并與所述第一芯片20實(shí)現(xiàn)電連接，從而獲得所述封裝結(jié)構(gòu)100。所述兩個(gè)第二芯片80位于所述第一芯片20上方兩端。

請(qǐng)參閱圖9，一種封裝結(jié)構(gòu)100，包括依次接觸的第一防焊層60、第二導(dǎo)電線路層56、絕緣層32、第一芯片20、第一導(dǎo)電線路層16、承載基板10、第三導(dǎo)電線路層58及第二防焊層70。所述第一防焊層60、第二導(dǎo)電線路層56、絕緣層32、第一芯片20及所述承載基板10、第三導(dǎo)電線路層58及第二防焊層70分別位于所述第一導(dǎo)電線路層16兩側(cè)。所述絕緣層32與所述承載基板10相粘結(jié)。所述第一導(dǎo)電線路層16兩側(cè)形成有多個(gè)第一導(dǎo)電孔52及多個(gè)第二導(dǎo)電孔54。所述多個(gè)第一導(dǎo)電孔52導(dǎo)通電連接所述第一導(dǎo)電線路層16與所述第二導(dǎo)電線路層56。所述多個(gè)第二導(dǎo)電孔54導(dǎo)通電連接所述第一導(dǎo)電線路層16與所述第三導(dǎo)電線路層58。所述第一芯片20內(nèi)埋在所述絕緣層32內(nèi)，并與所述第一導(dǎo)電線路層16上的接觸墊18電連接。所述第一防焊層60覆蓋在所述絕緣層32及所述第二導(dǎo)電線路層56表面。所述第二防焊層70覆蓋在所述承載基板10及所述第三導(dǎo)電線路層58表面。部分所述第二導(dǎo)電線路層56從所述第一防焊層60中露出形成多個(gè)第一焊墊62。部分所述第三導(dǎo)電線路層58從所述第二防焊層70中露出形成多個(gè)第二焊墊72。所述多個(gè)第一焊墊62及所述多個(gè)第二焊墊72上形成有多個(gè)焊料凸點(diǎn)90。

所述封裝結(jié)構(gòu)100還可以包括兩個(gè)第二芯片80。所述第二芯片80通過所述多個(gè)焊料凸點(diǎn)90固定在所述第一焊墊62上。所述兩個(gè)第二芯片80位于所述第一芯片20上方兩端，并與所述第一芯片20實(shí)現(xiàn)電連接。

本發(fā)明提供的所述封裝結(jié)構(gòu)100通過線路制作形成所述多個(gè)接觸墊18，所述第一芯片20直接封裝在所述多個(gè)接觸墊18上，確保了所述第一芯片20的定位精度。所述第一芯片20內(nèi)埋于所述絕緣層32內(nèi)，不僅降低了所述封裝結(jié)構(gòu)100的高度，而且取代底部填充層對(duì)所述第一芯片20進(jìn)行封裝，節(jié)約了制作成本。所述封裝結(jié)構(gòu)100在制作過程中進(jìn)行相對(duì)的開孔、化學(xué)鍍銅、電鍍銅及線路制作，縮短了所述封裝結(jié)構(gòu)的加工程序及時(shí)間。

可以理解的是，對(duì)于本領(lǐng)域的普通技術(shù)人員來說，可以根據(jù)本技術(shù)方案的技術(shù)構(gòu)思做出其它各種相應(yīng)的改變與變形，而所有這些改變與變形都應(yīng)屬 于本技術(shù)方案權(quán)利要求的保護(hù)范圍。