本發(fā)明涉及半導體制造技術(shù)領(lǐng)域，尤其涉及一種相變存儲器的制備方法。

背景技術(shù)：

隨著技術(shù)的發(fā)展，半導體存儲器，如閃存(flash)、靜態(tài)隨機存儲器(sram)及動態(tài)隨機存儲器(dram)等，正逐步面臨其在更先進工藝技術(shù)節(jié)點下“技術(shù)瓶頸”問題。發(fā)展新型存儲技術(shù)，以克服當前半導體存儲技術(shù)面臨的限制，適應高容量、低功耗以及快速存取等應用需求具有重要的研發(fā)價值。

近年來，以相變材料為存儲介質(zhì)的相變存儲器(phase-changememory，pcm)正受到高度關(guān)注。與半導體存儲器相比，pcm屬于電阻型存儲器，具有一些明顯的優(yōu)勢，如制造成本低、抗輻射、具有優(yōu)異的尺寸微縮性能及多位元存儲能力以適應更高容量存儲等，目前已被認可為下一代主流存儲技術(shù)。pcm通?；趃e、sb以及te元素的二元或三元合金為核心相變存儲材料，然而在pcm制備過程中，相變材料與接觸電極之間的接觸性能，相變材料的生長條件以及相變材料的非晶態(tài)都有對pcm的性能產(chǎn)生影響。這樣會造成相變存儲材料以及加熱電極的組分與物性發(fā)生變化，繼而嚴重影響pcm的工作性能，如造成多次編程操作后初始狀態(tài)出現(xiàn)漂移，循環(huán)壽命下降，長期數(shù)據(jù)保持力降低等。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于，提供一種相變存儲器的制備方法，解決現(xiàn)有技術(shù)中相變材料與接觸電極之間的接觸問題。

為解決上述技術(shù)問題，本發(fā)明提供一種相變存儲器的制備方法，包括：

提供半導體襯底，所述半導體襯底的表面包括第一介質(zhì)層以及位于所述第一介質(zhì)層中、用于引出電極的連接塞；

沉積第二介質(zhì)層，所述第二介質(zhì)層覆蓋所述第一介質(zhì)層以及所述連接塞；

去除部分所述連接塞以及部分所述第一介質(zhì)層上的所述第二介質(zhì)層，形成一溝槽；

沉積覆蓋所述溝槽的底壁、所述溝槽的側(cè)壁以及所述第二介質(zhì)層的底部接觸電極，沉積位于所述溝槽內(nèi)并覆蓋所述底部接觸電極的外延層和位于所述溝槽內(nèi)并覆蓋所述外延層的第三介質(zhì)層；

去除所述溝槽中的所述第一介質(zhì)層上的所述底部接觸電極、所述外延層以及所述第三介質(zhì)層，隨后沉積第四介質(zhì)層以填滿所述溝槽；

依次沉積相變材料層和頂部接觸電極，所述相變材料層以及所述頂部接觸電極依次覆蓋所述底部接觸電極。

可選的，在沉積所述相變材料層之前，還包括去除位于所述溝槽的側(cè)壁上的部分所述底部接觸電極，形成一凹槽。

可選的，所述底部接觸電極的剖面形狀為l型。

可選的，所述底部接觸電極的位于所述溝槽的側(cè)壁上的厚度為5nm～15nm。

可選的，所述底部接觸電極的材料為tin、tan、ticn或tisin。

可選的，所述外延層的材料為硅。

可選的，采用原子沉積工藝沉積所述外延層，并且，采用的反應氣體包括sih4和h2，或sih2cl2和h2，其中，通入的sih4或sih2cl2的流量為50sccm～200sccm，通入的h2的流量為50sccm～200sccm，采用的溫度為200℃～400℃，壓強為10pa～200pa。

可選的，沉積的所述外延層的厚度為3nm～5nm。

可選的，所述第三介質(zhì)層的材料為氧化硅或氮化硅。

可選的，所述相變材料層為ge2sb2te5、n摻雜ge2sb2te5、c摻雜ge2sb2te5、ti摻雜ge2sb2te5、o摻雜ge2sb2te5、si摻雜ge2sb2te5、ge2sbte5、gete、sb2te3中的任意一種或多種形成的合金材料。

可選的，所述半導體襯底中還包括淺溝槽隔離結(jié)構(gòu)、阱區(qū)、第一摻雜區(qū)以及第二摻雜區(qū)。

可選的，制備所述相變存儲器的同時制備外圍電路，所述外圍電路包括mos晶體管。

本發(fā)明提供的相變存儲器的制備方法，在所述底部接觸電極表面原位生長 一層外延層，之后再沉積所述第三介質(zhì)層，避免接觸的電極的表面被氧化，提高底部接觸電極與相變材料層之間的接觸性能，提高相變存儲器的性能。

附圖說明

圖1為本發(fā)明一實施例中相變存儲器的制備方法的流程圖；

圖2a為本發(fā)明一實施例中的形成第二介質(zhì)層的結(jié)構(gòu)示意圖；

圖2b為本發(fā)明一實施例中的形成溝槽的結(jié)構(gòu)示意圖；

圖2c為本發(fā)明一實施例中的形成底部接觸電極、外延層和第三介質(zhì)層的結(jié)構(gòu)示意圖；

圖2d為本發(fā)明一實施例中的形成抗反射層、低溫氧化層以及第二圖形化的光阻的結(jié)構(gòu)示意圖；

圖2e為本發(fā)明一實施例中的刻蝕底部接觸電極、外延層和第三介質(zhì)層的結(jié)構(gòu)示意圖；

圖2f為本發(fā)明一實施例中的形成第四介質(zhì)層的結(jié)構(gòu)示意圖；

圖2g為本發(fā)明一實施例中的形成凹槽的結(jié)構(gòu)示意圖；

圖2h為本發(fā)明一實施例中的相變材料層和頂部接觸電極的結(jié)構(gòu)示意圖；

圖3為本發(fā)明一實施例中制備的相變存儲器的結(jié)構(gòu)圖。

具體實施方式

下面將結(jié)合示意圖對本發(fā)明的相變存儲器的制備方法進行更詳細的描述，其中表示了本發(fā)明的優(yōu)選實施例，應該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實現(xiàn)本發(fā)明的有利效果。因此，下列描述應當被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對本發(fā)明的限制。

本發(fā)明的核心思想在于，在所述底部接觸電極表面原位生長一層外延層，之后再沉積所述第三介質(zhì)層，避免底部接觸電極的表面被氧化，提高底部接觸電極與相變材料層之間的接觸性能，提高相變存儲器的性能。

圖1為本發(fā)明一實施例中制備相變存儲器的流程圖，下文結(jié)合圖2a-圖2g以及圖3對本發(fā)明的相變存儲器的制備方法的各步驟進行具體說明，本領(lǐng)域技術(shù)人員應該理解的是，下文中的“第一”、“第二”、“底部”以及“頂部”等僅 為了便于區(qū)分制備過程中的不同結(jié)構(gòu)，可以表示相同的材料等。而且，圖2a-圖2g的并非按照實際比例，而是按位置關(guān)系進行示意性的繪制。相變存儲器的制備流程具體包括如下步驟：

參考圖2a所示，執(zhí)行步驟s1，提供半導體襯底10，所述半導體襯底10中包括阱區(qū)13、淺溝槽隔離結(jié)構(gòu)14、第一摻雜區(qū)15以及第二摻雜區(qū)16，其中，淺溝槽隔離結(jié)構(gòu)14為氧化硅等材料，阱區(qū)13為as摻雜的硅，第一摻雜區(qū)15為n摻雜區(qū)，第二摻雜區(qū)16為p摻雜區(qū)，所述阱區(qū)13、淺溝槽隔離結(jié)構(gòu)14、第一摻雜區(qū)15以及第二摻雜區(qū)16的制備方法為本領(lǐng)域技術(shù)人員都可以理解的，在此不作贅述。此外，所述半導體襯底10的表面覆蓋第一介質(zhì)層11，所述第一介質(zhì)層11為氮化硅或氧化硅材料，并且選擇性刻蝕所述第一介質(zhì)層11之后，在刻蝕的區(qū)域填充金屬形成用于引出電極的連接塞12。

繼續(xù)參考圖2a所示，執(zhí)行步驟s2，沉積第二介質(zhì)層20，所述第二介質(zhì)層20覆蓋所述第一介質(zhì)層11以及所述連接塞12。本實施例中，所述第二介質(zhì)層20為氮化硅或氧化硅材料。

參考圖2b所示，執(zhí)行步驟s3，在所述第二介質(zhì)層20上形成第一圖形化的光阻21，以第一圖形化的光阻21為掩膜選擇性刻蝕所述第二介質(zhì)層20，去除部分所述連接塞12以及部分所述第一介質(zhì)層11上的所述第二介質(zhì)層20，形成一溝槽22。之后，去除所述第一圖形化的光阻21。

參考圖2c所示，執(zhí)行步驟s4，在所述半導體襯底10上依次沉積底部接觸電極31、外延層32以及第三介質(zhì)層33，所述底部接觸電極31覆蓋所述溝槽22的底壁、所述溝槽22的側(cè)壁以及所述第二介質(zhì)層20，所述外延層32位于所述溝槽22內(nèi)并覆蓋所述底部接觸電極31，所述第三介質(zhì)層33位于所述溝槽22內(nèi)并覆蓋所述外延層32。在本實施例中，采用原子層沉積工藝沉積所述底部接觸電極31，所述底部接觸電極31的材料為tin、tan、ticn或tisin，所述底部接觸電極31用于與連接塞12電連接。沉積完所述底部接觸電極31之后，原位采用原子層沉積工藝沉積外延層32，所述外延層32的材料的硅，所述第三介質(zhì)層33為氧化硅或氮化硅。采用原子沉積工藝沉積所述外延層32的過程中，采用的反應氣體包括sih4和h2，或sih2cl2和h2，其中，sih4或sih2cl2的流量為50sccm～200sccm，h2的流量為50sccm～200sccm，采用的溫度為200℃～400℃， 壓強為10pa～200pa，并且沉積的所述外延層32的厚度為3nm～5nm，外延層32完全覆蓋在底部接觸電極31上，避免在沉積第三介質(zhì)層33或者在后續(xù)的其他有氧存在的工藝過程中，底部接觸電極31的表面與氧接觸而被氧化。

參考圖2d所示，執(zhí)行步驟s5，在所述半導體襯底10的表面上沉積抗反射層41、低溫氧化層42以及第二圖形化的光阻43，抗反射層41填滿所述溝槽22并覆蓋所述第三介質(zhì)層33，所述低溫氧化層42覆蓋所述抗反射層41，接著，以所述第二圖形化的光阻43為掩膜進行刻蝕，去除所述溝槽22中的所述第一介質(zhì)層11上的所述底部接觸電極31、所述外延層32、所述第三介質(zhì)層33、所述抗反射層41以及所述低溫氧化層42，形成如圖2e中的結(jié)構(gòu)。

接著，參考圖2f所示，去除所述抗反射層41、所述低溫氧化層42以及所述第二圖形化的光阻43。之后，在溝槽22中沉積第四介質(zhì)層50，所述第四介質(zhì)層50填滿所述溝槽22，其中，所述第四介質(zhì)層50可以為氧化硅或氮化硅。采用等離子體刻蝕去除第二介質(zhì)層20上的底部接觸電極31、所述外延層32、所述第三介質(zhì)層33以及部分所述第四介質(zhì)層50，形成如圖2g所示的結(jié)構(gòu)。此時，從圖2g中可以看出，形成的所述底部接觸電極31的形狀為“l(fā)”型。所述底部接觸電極31的位于所述溝槽22的側(cè)壁上的厚度d為5nm～15nm，所述底部接觸電極31的“l(fā)”型，可以減小與連接塞12之間的接觸電阻，確保相變存儲器的低功耗。同時，由于所述底部接觸電極31的外還形成有一層外延層32，避免底部接觸電極31的氧化，從而提高后續(xù)的底部接觸電極31的接觸性能。

繼續(xù)參考圖2g所示，刻蝕部分所述底部接觸電極31，去除位于所述溝槽22的側(cè)壁上的部分所述底部接觸電極31，在所述底部接觸電極31中形成凹槽51。接著，參考圖2h所示，執(zhí)行步驟s6，依次沉積相變材料層61和頂部接觸電極62，所述相變材料層61覆蓋所述底部接觸電極31、部分所述第二介質(zhì)層20以及部分所述第四介質(zhì)層50，其中，所述相變材料層61為ge2sb2te5、n摻雜ge2sb2te5、c摻雜ge2sb2te5、ti摻雜ge2sb2te5、o摻雜ge2sb2te5、si摻雜ge2sb2te5、ge2sbte5、gete、sb2te3中的任意一種或多種形成的合金材料。所述相變材料層61通過凹槽61與頂部接觸電極31接觸，減小兩者之間的接觸面積，減小接觸電阻。之后，所述頂部接觸電極62覆蓋所述相變材料層61。同樣的，所述頂部接觸電極62可以為tin或tan材料。

參考圖3所示，需要說明的是，制備所述相變存儲器的同時制備外圍電路，所述外圍電路包括mos晶體管，mos晶體管包括n阱71、源區(qū)或漏區(qū)72以及柵極73，其制備的方法及結(jié)構(gòu)為本領(lǐng)域技術(shù)人員都可以理解的，在此不作贅述。

綜上所述，本發(fā)明的相變存儲器的制備方法，在所述底部接觸電極表面原位生長一層外延層，之后再沉積所述第三介質(zhì)層，避免接觸的電極的表面被氧化，提高底部接觸電極與相變材料層之間的接觸性能，提高相變存儲器的性能。

顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。