本申請(qǐng)享有以日本專利申請(qǐng)2015-177482號(hào)(申請(qǐng)日：2015年9月9日)為基礎(chǔ)申請(qǐng)的優(yōu)先權(quán)。本申請(qǐng)通過參照該基礎(chǔ)申請(qǐng)而包括基礎(chǔ)申請(qǐng)的全部?jī)?nèi)容。

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施方式涉及一種半導(dǎo)體裝置的制造方法及安裝裝置。

背景技術(shù)：

在半導(dǎo)體裝置中，存在為削減安裝面積，而將半導(dǎo)體芯片積層的情形。存在半導(dǎo)體芯片間的連接使用微凸塊的情形。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施方式提供一種能夠使積層所得的半導(dǎo)體芯片間的連接可靠性提升的半導(dǎo)體裝置的制造方法及安裝裝置。

實(shí)施方式的制造方法是將利用接合頭拾取的第2半導(dǎo)體芯片積層在第1半導(dǎo)體芯片上，且基于積層所述第2半導(dǎo)體芯片積層時(shí)的所述接合頭的垂直坐標(biāo)，運(yùn)算所述第1半導(dǎo)體芯片與所述第2半導(dǎo)體芯片的垂直方向的間隙。

附圖說明

圖1是表示第1實(shí)施方式的安裝裝置的概略構(gòu)成的立體圖。

圖2(a)～(c)是表示第2實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

圖3是表示第2實(shí)施方式的半導(dǎo)體裝置的制造方法的流程圖。

圖4是表示第2實(shí)施方式的半導(dǎo)體芯片的安裝方法的流程圖。

圖5是表示第3實(shí)施方式的半導(dǎo)體裝置的制造方法的流程圖。

圖6(a)及(b)是表示第4實(shí)施方式的安裝裝置的概略構(gòu)成的立體圖。

圖7是表示第5實(shí)施方式的半導(dǎo)體裝置的制造方法的流程圖。

圖8(a)～(c)是表示第6實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

具體實(shí)施方式

以下參照隨附附圖，詳細(xì)地說明實(shí)施方式的半導(dǎo)體裝置的制造方法及安裝裝置。另外，本發(fā)明并非被該等實(shí)施方式限定。

(第1實(shí)施方式)

圖1是表示第1實(shí)施方式的安裝裝置的概略構(gòu)成的立體圖。

圖1中，在安裝裝置，設(shè)置有接合臺(tái)1、接合頭2、垂直活動(dòng)體3、水平活動(dòng)體4、晶片載置臺(tái)6及控制裝置7。在接合臺(tái)1，置放有安裝襯底K及半導(dǎo)體芯片P1、P2。接合臺(tái)1可沿著水平方向(沿X軸方向及視需要沿Y軸方向)移動(dòng)。接合頭2是拾取半導(dǎo)體芯片P1、P2。垂直活動(dòng)體3可使接合頭1沿垂直方向(Z軸方向)移動(dòng)。垂直活動(dòng)體3是由水平活動(dòng)體4支撐。水平活動(dòng)體4可在接合臺(tái)1與晶片載置臺(tái)6之間沿水平方向(Y軸方向)移動(dòng)。水平活動(dòng)體4以可沿水平方向移動(dòng)的方式，由導(dǎo)軌5支撐在接合臺(tái)1及接合頭2上。晶片載置臺(tái)6是保持晶片W。此時(shí)，晶片W被單片化為半導(dǎo)體芯片P1、P2。

在控制裝置7，設(shè)置有保持控制部7A、水平控制部7B、垂直控制部7C、間隙運(yùn)算部7D、負(fù)載控制部7E及溫度控制部7F。保持控制部7A是控制接合頭2對(duì)半導(dǎo)體芯片P1、P2的拾取。水平控制部7B是控制接合臺(tái)1及水平活動(dòng)體4的水平位置。垂直控制部7C是控制接合頭2的垂直坐標(biāo)。間隙運(yùn)算部7D是基于將半導(dǎo)體芯片P1、P2積層時(shí)的接合頭2的垂直坐標(biāo)(Z坐標(biāo))，運(yùn)算半導(dǎo)體芯片P1、P2間的垂直方向的間隙。在接合頭2的Z坐標(biāo)的測(cè)量中，例如作為使用滾珠絲杠與電機(jī)使垂直活動(dòng)體3沿Z軸方向移動(dòng)的方法，可使用測(cè)量該電機(jī)的旋轉(zhuǎn)角的旋轉(zhuǎn)編碼器。接著，可通過將由旋轉(zhuǎn)編碼器所測(cè)量的旋轉(zhuǎn)角轉(zhuǎn)換為Z軸方向的移動(dòng)量，而測(cè)量接合頭2的Z坐標(biāo)?；蛘撸跒槭勾怪被顒?dòng)體3沿Z軸方向移動(dòng)，而使用線性導(dǎo)軌及線性電機(jī)的情形時(shí)，例如，也可以通過將激光位移計(jì)等固定地安裝在水平活動(dòng)體4，且對(duì)垂直活動(dòng)體3的上表面照射激光光線，而測(cè)量接合頭2的Z坐標(biāo)。

負(fù)載控制部7E是控制將半導(dǎo)體芯片P1、P2積層時(shí)半導(dǎo)體芯片P1、P2所受到的負(fù)載。此時(shí)，可在接合頭2，設(shè)置測(cè)量半導(dǎo)體芯片P1、P2所受到的負(fù)載的負(fù)載傳感器。溫度控制部7F是控制將半導(dǎo)體芯片P1、P2積層時(shí)半導(dǎo)體芯片P1、P2的溫度。此時(shí)，在接合臺(tái)1及接合頭2，可分別設(shè)置將接合臺(tái)1及接合頭2加熱的加熱器。而且，可在接合臺(tái)1及接合頭2，分別設(shè)置測(cè)量接合臺(tái)1及接合頭2的溫度的溫度傳感器。

(第2實(shí)施方式)

圖2(a)～圖2(c)是表示第2實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

圖2(a)～圖2(c)中，在安裝襯底K上設(shè)置有表面電極C0。在半導(dǎo)體芯片P1的背面?zhèn)仍O(shè)置有背面電極A1，且在半導(dǎo)體芯片P1的表面?zhèn)仍O(shè)置有表面電極C1。在背面電極A1上設(shè)置有凸塊電極B1。在半導(dǎo)體芯片P2的背面?zhèn)仍O(shè)置有背面電極A2，在半導(dǎo)體芯片P2的表面?zhèn)仍O(shè)置有表面電極C2。在背面電極A2上設(shè)置有凸塊電極B2。凸塊電極B1、B2的間距可設(shè)定為10～100μm左右。凸塊電極B1、B2的直徑可設(shè)定為5～50μm左右。另外，安裝襯底K可使用例如多層印刷布線板。在半導(dǎo)體芯片P1、P2，形成有晶體管等器件。該器件既可為NAND閃速存儲(chǔ)器，也可以是邏輯電路，或者也可為處理器。安裝襯底K的基材可使用例如BT(Bismaleimide Triazine，雙馬來酰亞胺三嗪)樹脂等。表面電極C0的材料可使用Cu等。也可以在表面電極C0中自阻焊劑露出的部分形成Au覆膜。背面電極A1、A2及表面電極C1、C2的材料既可為Au、Cu、Ni、Sn、Pg、Ag等的單層膜，也可以是積層膜。凸塊電極B1、B2的材料可使用焊料等。

例如，作為表面電極C1、C2及背面電極A1、A2的材料，可使用Ni。此時(shí)，在Ni下，也可以是使用Ti的勢(shì)壘金屬膜。在該Ni上、也可以是Au覆膜。作為凸塊電極B2的材料，可使用Sn。在該Sn下，作為基底層也可以是Cu。

接著，如圖2(a)所示，在接合臺(tái)1上置放安裝襯底K。接著，通過將水平活動(dòng)體4移動(dòng)至晶片載置臺(tái)6上，且使垂直活動(dòng)體3下降，而使接合頭2接觸于半導(dǎo)體芯片P1。接著，利用接合頭2拾取半導(dǎo)體芯片P1之后，將水平活動(dòng)體4移動(dòng)至接合臺(tái)1上。接著，使接合臺(tái)1沿水平方向移動(dòng)之后，進(jìn)行半導(dǎo)體芯片P1與安裝襯底K的XY坐標(biāo)的位置對(duì)準(zhǔn)，且使垂直活動(dòng)體3下降，由此，將半導(dǎo)體芯片P1配置在安裝襯底K上。接著，在隔著接合頭2對(duì)半導(dǎo)體芯片P1施加負(fù)載的狀態(tài)下將半導(dǎo)體芯片P1加熱。此時(shí)，凸塊電極B1熔融而與表面電極C0接合。此后，通過隔著接合頭2將半導(dǎo)體芯片P1冷卻而使凸塊電極B1固化。接著，通過使接合頭2上升而使接合頭2自半導(dǎo)體芯片P1分離。此處，在凸塊電極B1與表面電極C0接合時(shí)測(cè)量接合頭2的Z坐標(biāo)Z1，且將該Z坐標(biāo)Z1存儲(chǔ)于控制裝置7。該Z坐標(biāo)Z1的測(cè)量既可在凸塊電極B1熔融時(shí)進(jìn)行，也可以在凸塊電極B1熔融后的固化時(shí)進(jìn)行。

其次，通過將水平活動(dòng)體4移動(dòng)至晶片載置臺(tái)6上，且使垂直活動(dòng)體3下降，而使接合頭2接觸于半導(dǎo)體芯片P2。接著，利用接合頭2拾取半導(dǎo)體芯片P2之后，將水平活動(dòng)體4移動(dòng)至接合臺(tái)1上。接著，使接合臺(tái)1沿水平方向移動(dòng)之后，在半導(dǎo)體芯片P1、P2間進(jìn)行XY坐標(biāo)的位置對(duì)準(zhǔn)，如圖2(b)所示，通過使垂直活動(dòng)體3下降，而將半導(dǎo)體芯片P2配置在半導(dǎo)體芯片P1上。接著，如圖2(c)所示，在隔著接合頭2對(duì)半導(dǎo)體芯片P2施加負(fù)載的狀態(tài)下將半導(dǎo)體芯片P2加熱。此時(shí)，凸塊電極B2熔融而與表面電極C1接合。例如，凸塊電極B2中使用Sn且表面電極C1中使用Ni的情形時(shí)，在凸塊電極B2與表面電極C1接合時(shí)形成Ni-Sn合金。此后，通過隔著接合頭2將半導(dǎo)體芯片P2冷卻，將凸塊電極B2固化。接著，通過使接合頭2上升而使接合頭2自半導(dǎo)體芯片P2分離。此處，在凸塊電極B2與表面電極C1接合時(shí)測(cè)量接合頭2的Z坐標(biāo)Z2，且將該Z坐標(biāo)Z2存儲(chǔ)在控制裝置7中。該Z坐標(biāo)Z2的測(cè)量既可在凸塊電極B2熔融時(shí)進(jìn)行，也可以在凸塊電極B2熔融后的固化時(shí)進(jìn)行。此時(shí)，在控制裝置7中，載入半導(dǎo)體芯片P2的芯片厚度T的數(shù)據(jù)。該數(shù)據(jù)既可為設(shè)計(jì)數(shù)據(jù)，也可以是半導(dǎo)體芯片P2加工時(shí)所取得的加工數(shù)據(jù)。該加工數(shù)據(jù)例如可使用利用CMP(Chemical Mechanical Polishing，化學(xué)機(jī)械拋光)將晶片W薄膜化時(shí)的晶片W的芯片厚度數(shù)據(jù)。

接著，在間隙運(yùn)算部7D中，基于接合頭2的Z坐標(biāo)Z1、Z2及半導(dǎo)體芯片P2的芯片厚度T，運(yùn)算半導(dǎo)體芯片P1、P2間的Z軸方向的間隙G。此時(shí)，可利用G＝Z2－Z1－T賦予。判定間隙G是否為規(guī)格范圍內(nèi)，且在間隙G為規(guī)格范圍以外的情形時(shí)，使圖1的安裝裝置報(bào)警停止。另外，因在間隙G的運(yùn)算時(shí)獲取Z坐標(biāo)Z1、Z2的差值，故Z坐標(biāo)Z1、Z2的原點(diǎn)位于何處均可。而且，接合頭2的Z坐標(biāo)Z1、Z2若與接合頭2一體地沿Z軸方向移動(dòng)，則可在任何部分進(jìn)行測(cè)量。例如，既可測(cè)量接合頭2的Z坐標(biāo)，也可以測(cè)量垂直活動(dòng)體3的Z坐標(biāo)。

此處，在將半導(dǎo)體芯片P2安裝在半導(dǎo)體芯片P1上時(shí)，能夠通過運(yùn)算半導(dǎo)體芯片P1、P2間的間隙G，而管理凸塊電極B2的接觸狀態(tài)，從而減少凸塊電極B2的接觸不良。此時(shí)，半導(dǎo)體芯片P1、P2間的間隙G會(huì)因凸塊電極B2的材料或尺寸等的不均或半導(dǎo)體芯片P2所受到的負(fù)載等而變化。例如，若凸塊電極B2的尺寸不均變大，則存在半導(dǎo)體芯片P1、P2間的間隙G變大，從而產(chǎn)生凸塊電極B2的接觸不良的情形。而且，若半導(dǎo)體芯片P2所受到的負(fù)載變小，則存在半導(dǎo)體芯片P1、P2間的間隙G變大，從而產(chǎn)生凸塊電極B2的接觸不良的情形。而且，若半導(dǎo)體芯片P2所受到的負(fù)載變大，則存在半導(dǎo)體芯片P1、P2間的間隙G變小，從而鄰接的凸塊電極B2間產(chǎn)生短路的情形。而且，若凸塊電極B2的材料的不均變大，則凸塊電極B2的熔點(diǎn)不均也變大，從而半導(dǎo)體芯片P1、P2間的間隙G變小，故存在鄰接的凸塊電極B2間產(chǎn)生短路的情況。因此，在間隙G為規(guī)格范圍以外的情形時(shí)，可通過使圖1的安裝裝置報(bào)警停止，而減少半導(dǎo)體芯片P2的安裝不良。

積層在安裝襯底K上的半導(dǎo)體芯片P1、P2可適用于例如SiP(SysteminPackage，系統(tǒng)級(jí)封裝)。為獲得半導(dǎo)體芯片P1、P2間的電連接，既可以在各半導(dǎo)體芯片P1、P2形成貫穿電極，也可以使用接合線。

圖3是表示第2實(shí)施方式的半導(dǎo)體裝置的制造方法的流程圖。

在圖3中，預(yù)先輸入半導(dǎo)體芯片的芯片厚度T的設(shè)計(jì)數(shù)據(jù)(S1)。接著，安裝利用接合頭2拾取的本次的半導(dǎo)體芯片(S2)。此時(shí)，存儲(chǔ)接合頭2的Z坐標(biāo)Z1作為基準(zhǔn)坐標(biāo)。接著，確認(rèn)半導(dǎo)體芯片的積層階數(shù)(S3)，在積層階數(shù)為特定階數(shù)的情形時(shí)，使安裝結(jié)束。另一方面，在積層階數(shù)不足的情形時(shí)，利用接合頭2拾取下一個(gè)半導(dǎo)體芯片(S4)，且將該半導(dǎo)體芯片的芯片厚度T的設(shè)計(jì)數(shù)據(jù)讀入至間隙運(yùn)算部7D(S5)。接著，將利用接合頭2所拾取的上層的半導(dǎo)體芯片安裝在下層的半導(dǎo)體芯片上(S6)。此時(shí)，存儲(chǔ)接合頭2的Z坐標(biāo)Z2。接著，基于接合頭2的Z坐標(biāo)Z1、Z2及半導(dǎo)體芯片的芯片厚度T，運(yùn)算積層所得的半導(dǎo)體芯片間的間隙G(S7)。此時(shí)，在間隙G為規(guī)格范圍以外的情形時(shí)，使圖1的安裝裝置報(bào)警停止(S8)。另一方面，在間隙G為規(guī)格范圍內(nèi)的情形時(shí)，將基準(zhǔn)坐標(biāo)自Z1重寫為Z2(S9)，且返回至S3。接著，直至半導(dǎo)體芯片的積層階數(shù)達(dá)到特定階數(shù)之前，重復(fù)進(jìn)行S3～S9的處理。

圖4是表示第2實(shí)施方式的半導(dǎo)體芯片的安裝方法的流程圖。另外，圖4的步驟可用于圖3的S2及S6。

在圖4中，若使利用接合頭2所拾取的半導(dǎo)體芯片移動(dòng)至接合臺(tái)1上，則進(jìn)行半導(dǎo)體芯片的XY坐標(biāo)的位置對(duì)準(zhǔn)(S51)。接著，通過使接合頭2下降(S52)，而將上層的半導(dǎo)體芯片配置在下層的半導(dǎo)體芯片上。接著，在隔著接合頭2對(duì)半導(dǎo)體芯片施加負(fù)載的狀態(tài)下將半導(dǎo)體芯片加熱(S53、S54)。此時(shí)，隔著凸塊電極將上層的半導(dǎo)體芯片接合于下層的半導(dǎo)體芯片。此時(shí)，可存儲(chǔ)接合頭2的Z坐標(biāo)。此后，通過隔著接合頭2將半導(dǎo)體芯片冷卻，而使凸塊電極固化(S55)。另外，也可以存儲(chǔ)凸塊電極已熔融時(shí)的接合頭2的Z坐標(biāo)，但也可以存儲(chǔ)凸塊電極已被固化時(shí)的接合頭2的Z坐標(biāo)。接著，通過使接合頭2上升而使接合頭2自半導(dǎo)體芯片分離(S56)。

(第3實(shí)施方式)

圖5是表示第3實(shí)施方式的半導(dǎo)體裝置的制造方法的流程圖。

在圖5中，該流程設(shè)置S1'而取代圖3的S1。其他則與圖3的流程相同。在S1中，輸入芯片厚度T的設(shè)計(jì)數(shù)據(jù)，但在S1'中，讀取晶片W的芯片厚度T的加工數(shù)據(jù)。接著，在S7的間隙G的運(yùn)算中，使用加工數(shù)據(jù)而取代芯片厚度T的設(shè)計(jì)數(shù)據(jù)。由此，在間隙G的運(yùn)算時(shí)，可反映出晶片加工時(shí)的制造不均所造成的芯片厚度T的誤差，從而可使間隙G的運(yùn)算精度提升。

(第4實(shí)施方式)

圖6(a)及圖6(b)是表示第4實(shí)施方式的安裝裝置的概略構(gòu)成的立體圖。

在圖6(a)及圖6(b)的安裝裝置中，設(shè)置控制裝置7'而取代圖1的控制裝置7。在控制裝置7'中，將芯片厚度測(cè)定部7G追加至控制裝置7中。芯片厚度測(cè)定部7G進(jìn)行激光位移計(jì)8對(duì)芯片厚度T的測(cè)量控制。而且，在圖6(a)及圖6(b)的安裝裝置中，對(duì)于圖1的安裝裝置追加激光位移計(jì)8。激光位移計(jì)8可通過自半導(dǎo)體芯片P2的上下對(duì)半導(dǎo)體芯片P2照射激光，而測(cè)量半導(dǎo)體芯片P2的芯片厚度T。

接著，如圖6(a)所示，在安裝襯底K上積層半導(dǎo)體芯片P1之后，利用接合頭2拾取半導(dǎo)體芯片P2。接著，通過將半導(dǎo)體芯片P2利用激光位移計(jì)8夾著，自半導(dǎo)體芯片P2之上下照射激光，而實(shí)測(cè)半導(dǎo)體芯片P2的芯片厚度T。接著，如圖6(b)所示，使利用接合頭2所拾取的半導(dǎo)體芯片P2移動(dòng)至接合臺(tái)1上。接著，在半導(dǎo)體芯片P1、P2間進(jìn)行XY坐標(biāo)的位置對(duì)準(zhǔn)后，將半導(dǎo)體芯片P2積層在半導(dǎo)體芯片P1上。此處，在安裝襯底K上積層半導(dǎo)體芯片P1時(shí)，存儲(chǔ)接合頭2的Z坐標(biāo)Z1。而且，在將半導(dǎo)體芯片P2積層在半導(dǎo)體芯片P1上時(shí)，存儲(chǔ)接合頭2的Z坐標(biāo)Z2。接著，在間隙運(yùn)算部7D中，基于接合頭2的Z坐標(biāo)Z1、Z2及半導(dǎo)體芯片P2的芯片厚度T的實(shí)測(cè)數(shù)據(jù)，運(yùn)算半導(dǎo)體芯片P1、P2間的間隙G。

此處，可通過將芯片厚度T的實(shí)測(cè)數(shù)據(jù)用于間隙G的運(yùn)算，而反映出半導(dǎo)體芯片P1、P2間的芯片厚度T的不均，從而使間隙G的運(yùn)算精度提升。

(第5實(shí)施方式)

圖7是表示第5實(shí)施方式的半導(dǎo)體裝置的制造方法的流程圖。

在圖7中，該流程設(shè)置S10、S11而取代圖3的S1。其他則與圖3的流程相同。S10是在安裝本次的半導(dǎo)體芯片之前，利用接合頭2拾取本次的半導(dǎo)體芯片。S11是在利用接合頭2拾取下一次的半導(dǎo)體芯片之后，實(shí)測(cè)該半導(dǎo)體芯片的芯片厚度T。接著，在S7的間隙G的運(yùn)算中，使用實(shí)測(cè)數(shù)據(jù)而取代芯片厚度T的設(shè)計(jì)數(shù)據(jù)。

(第6實(shí)施方式)

圖8(a)～圖8(c)是表示第6實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。

在圖8(a)～圖8(c)的構(gòu)成中，對(duì)于半導(dǎo)體芯片P1、P2分別追加間隔物SA1、SA2。間隔物SA1可確保安裝襯底K與半導(dǎo)體芯片P1的間隔。間隔物SA2可確保半導(dǎo)體芯片P1、P2間的間隔。間隔物SA1、SA2的材料可使用未達(dá)凸塊電極B1、B2的熔融溫度且具有粘著性的絕緣性樹脂。例如，間隔物SA1、SA2的材料可使用環(huán)氧樹脂、聚酰亞胺樹脂、丙烯酸樹脂、酚醛樹脂或苯并環(huán)丁烯樹脂等。

接著，如圖8(a)所示，將利用接合頭2所拾取的半導(dǎo)體芯片P1積層在安裝襯底K上。此時(shí)，半導(dǎo)體芯片P1是利用間隔物SA1固定在安裝襯底K上。而且，存儲(chǔ)接合頭2的Z坐標(biāo)Z1。此時(shí)，使凸塊電極B1避免熔融，且將凸塊電極B1與表面電極C0維持為未接合的狀態(tài)。

接著，如圖8(b)所示，利用接合頭2拾取半導(dǎo)體芯片P2。接著，通過使接合頭2下降至半導(dǎo)體芯片P1上，而如圖8(c)所示，將半導(dǎo)體芯片P2積層在半導(dǎo)體芯片P1上。而且，存儲(chǔ)接合頭2的Z坐標(biāo)Z2。此時(shí)，使凸塊電極B2避免熔融，從而可將凸塊電極B1、B2維持為彼此未接合的狀態(tài)。接著，基于接合頭2的Z坐標(biāo)Z1、Z2及半導(dǎo)體芯片P2的芯片厚度T，運(yùn)算半導(dǎo)體芯片P1、P2間的間隙G。接著，在間隙G為規(guī)格范圍內(nèi)的情形時(shí)，使安裝裝置的運(yùn)轉(zhuǎn)持續(xù)，且在間隙G為規(guī)格范圍以外的情形時(shí)，使安裝裝置報(bào)警停止。若半導(dǎo)體芯片P1、P2的積層階數(shù)達(dá)到特定階數(shù)，則通過使該等半導(dǎo)體芯片P1、P2的凸塊電極B1、B2一次地熔融而將各凸塊電極B1、B2接合。

此處，可通過在半導(dǎo)體芯片P1、P2設(shè)置間隔物SA1、SA2，而無需使各凸塊電極B1、B2接合，便將半導(dǎo)體芯片P1、P2固定。因此，無需將各半導(dǎo)體芯片P1、P2每積層1層便進(jìn)行回流焊，從而無需將各半導(dǎo)體芯片P1、P2每積層1層便重復(fù)進(jìn)行溫度的升降，故能夠使產(chǎn)率提升，并且減少各半導(dǎo)體芯片P1、P2所受到的熱應(yīng)力。

對(duì)本發(fā)明的若干個(gè)實(shí)施方式進(jìn)行了說明，但該等實(shí)施方式是作為示例而提示，且并非意圖限定發(fā)明的范圍。該等新穎的實(shí)施方式能夠以其他各種方式實(shí)施，且在不脫離發(fā)明主旨的范圍內(nèi)，可進(jìn)行各種省略、置換、變更。該等實(shí)施方式或其變化包含于發(fā)明的范圍或主旨中，并且包含于專利申請(qǐng)的范圍中記載的發(fā)明及其均等的范圍中。

[符號(hào)說明]

1 接合臺(tái)

2 接合頭

3 垂直活動(dòng)體

4 水平活動(dòng)體

5 導(dǎo)軌

6 晶片載置臺(tái)

K 安裝襯底

P1、P2 半導(dǎo)體芯片

7 控制裝置

7A 保持控制部

7B 水平控制部

7C 垂直控制部

7D 間隙運(yùn)算部

7E 負(fù)載控制部

7F 溫度控制部