本申請(qǐng)享有以日本專利申請(qǐng)2015-167612號(hào)(申請(qǐng)日：2015年8月27日)為基礎(chǔ)申請(qǐng)的優(yōu)先權(quán)。本申請(qǐng)通過參照該基礎(chǔ)申請(qǐng)而包含基礎(chǔ)申請(qǐng)的全部?jī)?nèi)容。

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施方式涉及一種半導(dǎo)體裝置。

背景技術(shù)：

在IGBT(Insulated Gate Bipolar Transistor)等半導(dǎo)體裝置中，有的裝置為了抑制寄生雙極晶體管的閉鎖(latch up)而具有射極區(qū)域被減省的構(gòu)造。

但，若減省射極區(qū)域，則通道密度下降，所以導(dǎo)通電壓上升。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施方式提供一種能夠抑制導(dǎo)通電壓上升的半導(dǎo)體裝置。

實(shí)施方式的半導(dǎo)體裝置具有第1導(dǎo)電型的第1半導(dǎo)體區(qū)域、第2導(dǎo)電型的第2半導(dǎo)體區(qū)域、第2導(dǎo)電型的第3半導(dǎo)體區(qū)域、第1導(dǎo)電型的第4半導(dǎo)體區(qū)域、第2導(dǎo)電型的第5半導(dǎo)體區(qū)域、柵極電極、及第1電極。

所述第2半導(dǎo)體區(qū)域是設(shè)于所述第1半導(dǎo)體區(qū)域之上。

所述柵極電極具有隔著柵極絕緣層而被所述第2半導(dǎo)體區(qū)域包圍的部分。

所述第1電極是與所述柵極電極相隔而設(shè)。所述第1電極具有隔著第1絕緣層而被所述第2半導(dǎo)體區(qū)域包圍的部分。

所述第3半導(dǎo)體區(qū)域是設(shè)于所述第1絕緣層與所述柵極絕緣層之間的一部分。

所述第3半導(dǎo)體區(qū)域是與所述第1絕緣層相接。所述第3半導(dǎo)體區(qū)域的第2導(dǎo)電型的載流子濃度高于所述第2半導(dǎo)體區(qū)域的第2導(dǎo)電型的載流子濃度。

所述第4半導(dǎo)體區(qū)域具有第1部分。所述第1部分在從所述第1半導(dǎo)體區(qū)域朝向所述第2半導(dǎo)體區(qū)域的第1方向與所述第3半導(dǎo)體區(qū)域并排。所述第4半導(dǎo)體區(qū)域是設(shè)于所述第2半導(dǎo)體區(qū)域之上及所述第3半導(dǎo)體區(qū)域之上。所述第4半導(dǎo)體區(qū)域位于所述柵極電極與所述第1電極之間。

所述第5半導(dǎo)體區(qū)域選擇性設(shè)于所述第4半導(dǎo)體區(qū)域之上。所述第5半導(dǎo)體區(qū)域是與所述柵極絕緣層相接。所述第5半導(dǎo)體區(qū)域在與所述第1方向垂直的第2方向與所述第1部分并排。

附圖說(shuō)明

圖1是表示第1實(shí)施方式的半導(dǎo)體裝置的一部分的立體剖視圖。

圖2(a)及(b)是表示第1實(shí)施方式的半導(dǎo)體裝置的制造步驟的步驟剖視圖。

圖3(a)及(b)是表示第1實(shí)施方式的半導(dǎo)體裝置的制造步驟的步驟剖視圖。

圖4是表示第2實(shí)施方式的半導(dǎo)體裝置的一部分的立體剖視圖。

圖5是表示第2實(shí)施方式的變化例的半導(dǎo)體裝置的一部分的立體剖視圖。

具體實(shí)施方式

以下，一邊參照附圖一邊對(duì)本發(fā)明的各實(shí)施方式進(jìn)行說(shuō)明。

另外，附圖是示意圖或概念圖，各部分的厚度與寬度的關(guān)系、部分間的大小的比率等并非必須與實(shí)際相同。此外，即便在表示相同部分的情況下，也有根據(jù)附圖不同而相互的尺寸、比率不同地表現(xiàn)的情況。

此外，本申請(qǐng)說(shuō)明書及各圖中，對(duì)與已說(shuō)明的要素相同的要素附加相同符號(hào)且適當(dāng)省略詳細(xì)說(shuō)明。

另外，在各實(shí)施方式的說(shuō)明中，使用XYZ正交坐標(biāo)系。將從p⁺型集極區(qū)域1朝向n^-型半導(dǎo)體區(qū)域3的方向設(shè)為Z方向(第1方向)，將與Z方向垂直且相互正交的2方向設(shè)為X方向及Y方向。

在以下說(shuō)明中，n⁺、n、n^-及p⁺、p的表述是表示各導(dǎo)電型中的雜質(zhì)濃度的相對(duì)高低。即，n⁺與n相比表示n型的雜質(zhì)濃度相對(duì)較高，n^-與n相比表示n型的雜質(zhì)濃度相對(duì)較低。此外，p⁺與p相比表示p型的雜質(zhì)濃度相對(duì)較高。

關(guān)于以下說(shuō)明的各實(shí)施方式也可將各半導(dǎo)體區(qū)域的p型與n型反轉(zhuǎn)而實(shí)施各實(shí)施方式。

(第1實(shí)施方式)

參照?qǐng)D1對(duì)第1實(shí)施方式的半導(dǎo)體裝置的一例進(jìn)行說(shuō)明。

圖1是表示第1實(shí)施方式的半導(dǎo)體裝置100的一部分的立體剖視圖。

半導(dǎo)體裝置100為例如IGBT。

如圖1所示，半導(dǎo)體裝置100具有p⁺型(第1導(dǎo)電型)集極區(qū)域1(第1半導(dǎo)體區(qū)域)、n⁺型(第2導(dǎo)電型)半導(dǎo)體區(qū)域2、n^-型半導(dǎo)體區(qū)域3(第2半導(dǎo)體區(qū)域)、p型基極區(qū)域4(第4半導(dǎo)體區(qū)域)、n⁺型射極區(qū)域5(第5半導(dǎo)體區(qū)域)、n型半導(dǎo)體區(qū)域6(第3半導(dǎo)體區(qū)域)、柵極電極10、柵極絕緣層11、第1電極20、第1絕緣層21、集極電極31、及射極電極32。

集極電極31是設(shè)于半導(dǎo)體裝置100的下表面。

p⁺型集極區(qū)域1是設(shè)于集極電極31之上，與集極電極31電連接。

n⁺型半導(dǎo)體區(qū)域2是設(shè)于p⁺型集極區(qū)域1之上。

n^-型半導(dǎo)體區(qū)域3是設(shè)于n⁺型半導(dǎo)體區(qū)域2之上。

p型基極區(qū)域4是設(shè)于n^-型半導(dǎo)體區(qū)域3之上。

n⁺型射極區(qū)域5是選擇性設(shè)于p型基極區(qū)域4之上。

柵極電極10及第1電極20是在n^-型半導(dǎo)體區(qū)域3之上彼此相隔而設(shè)。柵極電極10及第1電極20是在X方向交替地設(shè)置。

柵極電極10是在X方向隔著柵極絕緣層11而與p型基極區(qū)域4面對(duì)面。第1電極20是在X方向隔著第1絕緣層21而與p型基極區(qū)域4面對(duì)面。此外，柵極電極10及第1電極20具有沿著X-Y面而被n^-型半導(dǎo)體區(qū)域3包圍的部分。

n型半導(dǎo)體區(qū)域6是設(shè)于柵極絕緣層11與第1絕緣層21之間的一部分。此外，n型半導(dǎo)體區(qū)域6在Z方向位于p型基極區(qū)域4與n^-型半導(dǎo)體區(qū)域3之間，且與第1絕緣層21相接。n型半導(dǎo)體區(qū)域6也可與p型基極區(qū)域4相接，還可以在n型半導(dǎo)體區(qū)域6與p型基極區(qū)域4之間設(shè)置n^-型半導(dǎo)體區(qū)域3的其他部分。

p型基極區(qū)域4具有在Z方向與n型半導(dǎo)體區(qū)域6并排的第1部分4a。第1部分4a與第1絕緣層21相接。此外，第1部分4a在X方向與n⁺型射極區(qū)域5并排。

換句話說(shuō)，在柵極電極10與第1電極20之間，n⁺型射極區(qū)域5僅選擇性地設(shè)于柵極電極10側(cè)，n型半導(dǎo)體區(qū)域6僅選擇性地設(shè)于第1電極20側(cè)。n⁺型射極區(qū)域5與n型半導(dǎo)體區(qū)域6在Z方向不并排。

p型基極區(qū)域4、n⁺型射極區(qū)域5、n型半導(dǎo)體區(qū)域6、柵極電極10、及第1電極20于X方向設(shè)有多個(gè)，分別沿著Y方向延伸。

射極電極32設(shè)于半導(dǎo)體裝置100的上表面，與p型基極區(qū)域4及n⁺型射極區(qū)域5電連接。此外，在柵極電極10與射極電極32之間設(shè)有絕緣層，將柵極電極10與射極電極32電分離。

第1電極20也可與射極電極32電連接?；蛘?，第1電極20也可與柵極電極10電連接。

在集極電極31，對(duì)射極電極32施加有正電壓的狀態(tài)下，通過對(duì)柵極電極10施加閾值以上的電壓，而IGBT變成導(dǎo)通狀態(tài)。此時(shí)，在p型基極區(qū)域4的柵極絕緣層11附近的區(qū)域形成通道(反轉(zhuǎn)層)。

接下來(lái)，使用圖2及圖3對(duì)第1實(shí)施方式的半導(dǎo)體裝置100的制造方法的一例進(jìn)行說(shuō)明。

圖2及圖3是表示第1實(shí)施方式的半導(dǎo)體裝置100的制造步驟的步驟剖視圖。

首先，準(zhǔn)備在n⁺型的半導(dǎo)體層2a之上形成有n^-型的半導(dǎo)體層3a的半導(dǎo)體襯底。接著，如圖2(a)所示，向n^-型半導(dǎo)體層3a的表面選擇性離子注入n型雜質(zhì)，而形成n型半導(dǎo)體區(qū)域6。

接著，在n^-型半導(dǎo)體層3a及n型半導(dǎo)體區(qū)域6之上形成n^-型的半導(dǎo)體層3b(未圖示)。通過向n^-型半導(dǎo)體層3b離子注入p型的雜質(zhì)，而形成p型基極區(qū)域4。然后，通過向p型基極區(qū)域4的表面選擇性離子注入n型雜質(zhì)，如圖2(b)所示，形成n⁺型射極區(qū)域5。

接著，形成貫通p型基極區(qū)域4的多個(gè)溝槽。溝槽的一部分貫通n⁺型射極區(qū)域5，溝槽的其他部分貫通n型半導(dǎo)體區(qū)域6。接著，通過使該溝槽的內(nèi)壁熱氧化而形成絕緣層11a。在該絕緣層11a之上形成導(dǎo)電層，如圖3(a)所示，對(duì)導(dǎo)電層進(jìn)行回蝕。通過該步驟而在各個(gè)溝槽的內(nèi)部形成柵極電極10或第1電極20。

接著，形成覆蓋所述電極及p型基極區(qū)域4的絕緣層11b。通過使絕緣層11a及11b圖案化，而形成柵極絕緣層11及第1絕緣層21。接著，在所述絕緣層之上形成金屬層，通過使該金屬層圖案化而形成射極電極32。

接著，對(duì)n⁺型半導(dǎo)體層2a的背面進(jìn)行研磨，直至n⁺型半導(dǎo)體層2a變成特定的厚度。然后，如圖3(b)所示，向n⁺型半導(dǎo)體層2a的底面離子注入p型雜質(zhì)，而形成p⁺型集極區(qū)域1。

之后，通過在p⁺型集極區(qū)域1之下形成集極電極31，而制作圖1所示的半導(dǎo)體裝置100。

此處，對(duì)本實(shí)施方式的作用及效果進(jìn)行說(shuō)明。

本實(shí)施方式的半導(dǎo)體裝置100具有選擇性設(shè)于柵極電極10側(cè)的n⁺型射極區(qū)域5、及選擇性設(shè)于第1電極20側(cè)的n型半導(dǎo)體區(qū)域6。

n⁺型射極區(qū)域5是選擇性設(shè)于柵極電極10側(cè)，由此流過各個(gè)p型基極區(qū)域4的電流變小，寄生雙極晶體管的閉鎖得到抑制。

此時(shí)，由于n⁺型射極區(qū)域5并未設(shè)于第1電極20側(cè)，所以通道密度下降，半導(dǎo)體裝置的導(dǎo)通電壓上升。

另一方面，通過設(shè)置n型半導(dǎo)體區(qū)域6，能夠使n型半導(dǎo)體區(qū)域6蓄積空穴。此時(shí)，通過將n型半導(dǎo)體區(qū)域6選擇性設(shè)于第1電極20側(cè)，能夠抑制通過通道流入n^-型半導(dǎo)體區(qū)域3的電子、與蓄積于n型半導(dǎo)體區(qū)域6的空穴的再結(jié)合。通過抑制電子與空穴的再結(jié)合，能夠提高n^-型半導(dǎo)體區(qū)域3的載流子的密度，從而能夠降低半導(dǎo)體裝置的導(dǎo)通電壓。

即，根據(jù)本實(shí)施方式，將n⁺型射極區(qū)域5選擇性設(shè)于柵極電極10側(cè)而產(chǎn)生的導(dǎo)通電壓上升，能夠通過將n型半導(dǎo)體區(qū)域6選擇性設(shè)于第1電極20側(cè)而得到抑制。

(第2實(shí)施方式)

參照?qǐng)D4對(duì)第2實(shí)施方式的半導(dǎo)體裝置的一例進(jìn)行說(shuō)明。

圖4是表示第2實(shí)施方式的半導(dǎo)體裝置200的一部分的立體剖視圖。

第2實(shí)施方式的半導(dǎo)體裝置200與半導(dǎo)體裝置100比較時(shí)，不同點(diǎn)為還具有p⁺型半導(dǎo)體區(qū)域7。此外，在半導(dǎo)體裝置200中，第1電極20與柵極電極10電連接。

p⁺型半導(dǎo)體區(qū)域7在Z方向設(shè)于n型半導(dǎo)體區(qū)域6與n⁺型半導(dǎo)體區(qū)域2之間。n型半導(dǎo)體區(qū)域6位于p型基極區(qū)域4與p⁺型半導(dǎo)體區(qū)域7之間，且與所述半導(dǎo)體區(qū)域相接。

在半導(dǎo)體裝置200中，通過對(duì)柵極電極10及第1電極20施加閾值以上的正電壓，而MOSFET變成導(dǎo)通狀態(tài)。其中，n⁺型射極區(qū)域5僅選擇性設(shè)于柵極電極10側(cè)。因此，若對(duì)第1電極20施加閾值以上的正電壓便會(huì)在第1絕緣層21附近形成通道，但電子并不會(huì)流過該通道。

使MOSFET成為導(dǎo)通狀態(tài)后，對(duì)柵極電極10及第1電極20施加負(fù)電壓。通過該動(dòng)作，在與第1電極20面對(duì)面的n型半導(dǎo)體區(qū)域6的第1絕緣層21附近的區(qū)域，形成與空穴相對(duì)的通道。蓄積于n^-型半導(dǎo)體區(qū)域3的空穴通過該通道而被排出至射極電極32。

根據(jù)本實(shí)施方式，能夠有效地進(jìn)行使MOSFET導(dǎo)通時(shí)的載流子排出。因此，根據(jù)本實(shí)施方式，除了能獲得第1實(shí)施方式所述的效果外，還能降低半導(dǎo)體裝置的開關(guān)損耗。

此外，通過設(shè)置p⁺型半導(dǎo)體區(qū)域7，通過形成于n型半導(dǎo)體區(qū)域6的通道排出空穴時(shí)，能夠減小排出路徑對(duì)空穴的阻力。因此，能夠更進(jìn)一步降低半導(dǎo)體裝置的開關(guān)損耗。

(變化例)

圖5是表示第2實(shí)施方式的變化例的半導(dǎo)體裝置210的一部分的立體剖視圖。

在半導(dǎo)體裝置200中，在X方向上2個(gè)第1部分4a與2個(gè)n⁺型射極區(qū)域5交替設(shè)置。相對(duì)于此，在變化例的半導(dǎo)體裝置210中，在X方向上第1部分4a與n⁺型射極區(qū)域5交替設(shè)置。

在本變化例中，也通過對(duì)柵極電極10及第1電極20施加負(fù)電壓，而在n型半導(dǎo)體區(qū)域6形成面向空穴的通道。因此，根據(jù)本變化例，與第2實(shí)施方式同樣地，能夠降低半導(dǎo)體裝置的開關(guān)損耗。

關(guān)于以上所說(shuō)明的各實(shí)施方式中的各半導(dǎo)體區(qū)域之間的雜質(zhì)濃度的相對(duì)高低，例如能夠使用SCM(掃描式靜電電容顯微鏡)進(jìn)行確認(rèn)。另外，各半導(dǎo)體區(qū)域中的載流子濃度可視為與各半導(dǎo)體區(qū)域中活化的雜質(zhì)濃度相等。因此，關(guān)于各半導(dǎo)體區(qū)域之間的載流子濃度的相對(duì)高低也能夠使用SCM進(jìn)行確認(rèn)。

此外，關(guān)于各半導(dǎo)體區(qū)域中的雜質(zhì)濃度，能夠通過例如SIMS(二次離子質(zhì)量分析法)進(jìn)行測(cè)定。

以上，對(duì)本發(fā)明的若干實(shí)施方式進(jìn)行了說(shuō)明，但所述實(shí)施方式是作為示例而提示的，并不意圖限定發(fā)明的范圍。所述新穎的實(shí)施方式能以其他各種形態(tài)實(shí)施，且可在不脫離發(fā)明主旨的范圍內(nèi)進(jìn)行各種省略、置換、變更。實(shí)施方式所包含的例如p⁺型集極區(qū)域1、n⁺型半導(dǎo)體區(qū)域2、n^-型半導(dǎo)體區(qū)域3、p型基極區(qū)域4、n⁺型射極區(qū)域5、柵極電極10、柵極絕緣層11、第1電極20、第1絕緣層21、集極電極31、及射極電極32等各要素的具體構(gòu)成，本領(lǐng)域技術(shù)人員可以根據(jù)周知技術(shù)適當(dāng)?shù)剡M(jìn)行選擇。所述實(shí)施方式或其變化包含于發(fā)明的范圍及主旨，且包含于權(quán)力要求所記載的發(fā)明及其均等范圍內(nèi)。此外，所述各實(shí)施方式能夠相互組合而實(shí)施。

[符號(hào)的說(shuō)明]

100、200、210 半導(dǎo)體裝置

1 p⁺型集極區(qū)域

2 n⁺型半導(dǎo)體區(qū)域

3 n^-型半導(dǎo)體區(qū)域

4 p型基極區(qū)域

5 n⁺型射極區(qū)域

6 n型半導(dǎo)體區(qū)域

7 p⁺型半導(dǎo)體區(qū)域

10 柵極電極

11 柵極絕緣層

20 第1電極

21 第1絕緣層

31 集極電極

32 射極電極