本發(fā)明是涉及半導(dǎo)體封裝技術(shù)，特別是涉及一種利用預(yù)先制作的導(dǎo)孔器件(via component)的封裝上封裝(Package-on-Package,PoP)構(gòu)件。

背景技術(shù)：

隨著半導(dǎo)體制造技術(shù)的進(jìn)步，微電子組件變得更小，而微電子組件內(nèi)的電路變得越來(lái)越密集。為了減少微電子組件的尺寸，組件內(nèi)所封裝的結(jié)構(gòu)以及與電路板組裝連接的結(jié)構(gòu)也必須變得更加致密及微細(xì)化。

為了達(dá)到更小組裝面積與更高密度的要求，目前業(yè)界已發(fā)展出3D堆疊封裝，例如封裝上封裝(PoP)構(gòu)件。通常，PoP構(gòu)件包括一頂部封裝，其中具有一半導(dǎo)體芯片，頂部封裝接合到一底部封裝，其中具有另一半導(dǎo)體芯片?，F(xiàn)有技術(shù)的PoP構(gòu)件設(shè)計(jì)，頂部封裝通常通過(guò)外圍焊球(peripheral solder ball)或穿模導(dǎo)孔(through mold via,TMV)連接到底部封裝。

然而，現(xiàn)有技術(shù)的PoP構(gòu)件仍無(wú)法提供非常微細(xì)間距的堆疊封裝。此外，現(xiàn)有技術(shù)的PoP構(gòu)件具有較大的外形因子且翹曲控制也較差。因此，本技術(shù)領(lǐng)域仍需要一個(gè)外型薄(具有較小的外形因子)且具有微細(xì)間距的PoP構(gòu)件及其制作方法。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的主要目的之一在于提供一種半導(dǎo)體裝置，具有封裝上封裝的組態(tài)。

本發(fā)明一方面披露一種封裝上封裝構(gòu)件，包含：一底部芯片封裝，包含：一中介層，具有一第一側(cè)及相對(duì)所述第一側(cè)的一第二側(cè)；至少一芯片，設(shè)在所述中介層的所述第一側(cè)上的一芯片設(shè)置區(qū)域內(nèi)；多數(shù)個(gè)導(dǎo)孔器件，設(shè)在所述中介層的所述第一側(cè)上的一周邊區(qū)域內(nèi)，所述周邊區(qū)域鄰近所述芯片設(shè)置區(qū)域，其中各所述導(dǎo)孔器件包含一基材部及一連接部，且所述連接部連接所述基材部；一模塑料，設(shè)在所述第一側(cè)上，所述模塑料包圍所述芯片及所述導(dǎo)孔器件；以及多數(shù)個(gè)焊錫凸塊，設(shè)在所述第二側(cè)上；一頂部芯片封裝，設(shè)在所述底部芯片封裝上且通過(guò)所述多數(shù)個(gè)導(dǎo)孔器件與所述底部芯片封裝電連接。

根據(jù)所例示實(shí)施例，各個(gè)所述導(dǎo)孔器件具有一立方體形或長(zhǎng)方體形結(jié)構(gòu)。各個(gè)所述導(dǎo)孔器件是從外部安裝在所述中介層的所述第一側(cè)上，并電連接所述中介層。所述導(dǎo)孔器件中的基材部可作為一加強(qiáng)件，可以避免或減輕封裝翹曲問(wèn)題。

附圖說(shuō)明

圖1及圖2是根據(jù)一實(shí)施例所繪示的應(yīng)用在PoP構(gòu)件的導(dǎo)孔器件的制作方法。

圖3及圖4是根據(jù)本發(fā)明其它實(shí)施例所繪示的應(yīng)用在PoP構(gòu)件的導(dǎo)孔器件示意圖。

圖5是根據(jù)一實(shí)施例所繪示的PoP構(gòu)件的剖面示意圖。

圖6是一頂視圖，說(shuō)明PoP構(gòu)件中導(dǎo)孔器件以及芯片的配置位置。

圖7是一頂視圖，說(shuō)明另一實(shí)施例中PoP構(gòu)件利用圖4中的導(dǎo)孔器件與芯片的配置位置。

圖8是根據(jù)另一實(shí)施例所繪示的PoP構(gòu)件的剖面示意圖。

圖9至圖14是根據(jù)一實(shí)施例所繪示的制作PoP構(gòu)件的方法示意圖。

圖15及圖16是根據(jù)另一實(shí)施例所繪示的制作PoP構(gòu)件的方法示意圖。

圖17至圖20是根據(jù)另一實(shí)施例所繪示的制作PoP構(gòu)件的方法示意圖。

圖21說(shuō)明另一實(shí)施例的PoP構(gòu)件示意圖。

其中，附圖標(biāo)記說(shuō)明如下：

1、1a、1b、1c、1d PoP構(gòu)件

10、10a、10b (底部)芯片封裝

20 (頂部)芯片封裝

100 基材

100a 基材部

101 導(dǎo)孔器件

102 介層堆疊

108 襯墊層

110、112、114、116 介電層

111、113、115 介電層

118 金屬片材

120、122 線路圖案

120a、122a 金屬導(dǎo)孔

121a 金屬導(dǎo)孔

130 切割線

200 連接部

201 芯片設(shè)置區(qū)域

202 周邊區(qū)域

220 半導(dǎo)體芯片

250 凸塊

300、600 載板

602 黏著層

400 中介層

400a 第一側(cè)

400b 第二側(cè)

410 重分布層

412 介電層

413 鈍化層

414、416、418 金屬層

414a、414b、414c 凸塊焊盤(pán)

416a、416b、416c 凸塊

418a、418b、418c 焊盤(pán)

415 鈍化層

419 防焊層

420 芯片或裸晶

421 I/O墊

430 底膠

500 模塑料

510 重分布層

512 介電層

514 金屬層

514a 凸塊焊盤(pán)

520 焊接凸塊或錫球

L 長(zhǎng)度

W 寬度

H 高度

d 線寬

t 厚度

具體實(shí)施方式

在以下詳細(xì)描述中，請(qǐng)參考附圖，這些附圖構(gòu)成本說(shuō)明書(shū)的一部分，其用來(lái)輔助說(shuō)明并例示本發(fā)明具體實(shí)施方案。這些實(shí)施方案被詳細(xì)地描述以使本領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā)明。當(dāng)然，其他實(shí)施例也可以被利用，且在不脫離本發(fā)明的范圍下，可以做出結(jié)構(gòu)上的變化。

因此，以下的詳細(xì)描述，不應(yīng)被視為具有限制意義，并且本發(fā)明的范圍應(yīng)由所附權(quán)利要求書(shū)所定義，其發(fā)明內(nèi)容應(yīng)同時(shí)考量等效物的全部范圍。

本發(fā)明的一個(gè)或多個(gè)實(shí)施方案將參照附圖描述，其中以相同標(biāo)號(hào)來(lái)表示相同器件，且其中例示的結(jié)構(gòu)不一定按比例繪制。以下，術(shù)語(yǔ)“裸晶”、“芯片”、“半導(dǎo)體芯片”，和“半導(dǎo)體裸晶”在整個(gè)說(shuō)明書(shū)中是可互換使用。

本文使用的術(shù)語(yǔ)“晶圓”和“基材”，根據(jù)本發(fā)明，是可以包括表面已沉積一材料層的基板，用以形成電路結(jié)構(gòu)中的任何結(jié)構(gòu)，例如一重分布層(redistribution layer,RDL)。術(shù)語(yǔ)“基材”可以理解為包括半導(dǎo)體晶圓，但不限于此。術(shù)語(yǔ)“基材”也可以指加工過(guò)程中的半導(dǎo)體結(jié)構(gòu)，并且可包括已被制作于其上的其它層。

一方面，本揭露書(shū)是披露一種導(dǎo)孔器件(或者導(dǎo)孔芯片)，以及一利用這種導(dǎo)孔器件的PoP構(gòu)件。本揭露書(shū)還說(shuō)明了制作上述導(dǎo)孔器件以及封裝上封裝(PoP)構(gòu)件的方法。

請(qǐng)參考圖1及圖2，是根據(jù)一實(shí)施例所繪示的應(yīng)用在PoP構(gòu)件的導(dǎo)孔器件的制作方法。這種預(yù)先制作的導(dǎo)孔器件(或者導(dǎo)孔芯片)可以提供PoP構(gòu)件中頂部封裝與底部封裝的電連接。這種預(yù)先制作的導(dǎo)孔器件是從外部設(shè)置在一重分布層中介層的上表面且接近半導(dǎo)體芯片。各個(gè)預(yù)先制作的導(dǎo)孔器件中的基材部可作為一加強(qiáng)件，其可以避免或減輕封裝翹曲問(wèn)題。

如圖1所示，首先提供一基材(或一晶圓)100。根據(jù)一實(shí)施例，基材100可以包含一半導(dǎo)體基材、一玻璃基材；一陶瓷基材或一金屬基材，但不限于此。所述半導(dǎo)體基材可以包含一硅基材。在基材100的一上表面，可以沉積一介層堆疊102，其中包括，但不限于，介電層110、112、114、116。

根據(jù)一實(shí)施例，介電層110、112、114、116可以包含有機(jī)材料或聚合物材料，例如聚酰亞胺(polyimide,PI)，聚苯并惡唑(poly(p-phenylenebenzobisoxazole),PBO)或苯并環(huán)丁烯(benzocyclobutene,BCB)，但不限于此。介電層110、112、114、116也可包括無(wú)機(jī)材料，例如氧化硅、氮化硅或氮氧化硅。在形成介電層110之前，基材100的上表面可以先形成一襯墊層108，例如氧化硅。應(yīng)當(dāng)理解的是，介層堆疊102可包括無(wú)機(jī)材料、有機(jī)材料或其組合。

在所述多個(gè)介電層110、112、114、116內(nèi)可以形成有多個(gè)線路圖案120和122。例如，線路圖案120和122可以是平行排列的直線狀的線路圖案。然而，可以理解的是，線路圖案120和122可以具有其它圖案。平行排列的直線狀的線路圖案120可以形成在介電層110中，平行排列的直線狀的線路圖案122可以形成在介電層114中。

線路圖案120和122可包括銅、鋁、銅鋁合金、鈦、氮化鈦或類(lèi)似物。例如，線路圖案120和122可以是鑲嵌銅線，但不限于此。應(yīng)當(dāng)理解的是，根據(jù)所用金屬的類(lèi)型，還可以選擇另形成一擴(kuò)散阻擋層(圖未示)，例如鈦或氮化鈦。介電層116可作為覆蓋直線狀線路圖案122的蓋層。

根據(jù)一實(shí)施例，在介電層112中并未形成任何電連接線路圖案122與線路圖案120的導(dǎo)孔插塞。換句話(huà)說(shuō)，根據(jù)一實(shí)施例，在介電層110、112、114和116中，線路圖案120和122是彼此絕緣的。

如圖2所示，進(jìn)行一晶圓切割工藝。將其上具有介電層110、112、114、116和線路圖案120和122的基板100沿切割線130切割，分離成個(gè)別的導(dǎo)孔器件101。經(jīng)過(guò)晶圓切割工藝后，線路圖案120和122被截?cái)喑稍诮殡妼?10中的金屬導(dǎo)孔120a以及在介電層114中的金屬導(dǎo)孔122a。

各導(dǎo)孔器件101具有一基材部100a以及與基材部100a耦合的連接部200。連接部200包括介層堆疊102以及金屬導(dǎo)孔120a和122a。導(dǎo)孔器件101可具有立方體形或長(zhǎng)方體形結(jié)構(gòu)。所述立方體形或長(zhǎng)方體形導(dǎo)孔器件101具有長(zhǎng)度L，寬度W和高度H。

根據(jù)一實(shí)施例，每個(gè)金屬導(dǎo)孔120a和122a具有線寬d，其小于100微米，優(yōu)選小于50微米以下。每個(gè)金屬導(dǎo)孔120a和122a具有厚度t，其小于100微米，優(yōu)選小于50微米以下。根據(jù)一實(shí)施例，每個(gè)金屬導(dǎo)孔120a和122a的長(zhǎng)度相當(dāng)于立方體形的導(dǎo)孔器件101的高度H。各金屬導(dǎo)孔120a和122a的兩個(gè)相對(duì)的端面從相對(duì)的切割面上顯露出來(lái)，作為進(jìn)一步連接的接觸面。

根據(jù)一實(shí)施例，金屬導(dǎo)孔120a和122a的可以用作電連接PoP構(gòu)件中的頂部封裝及底部封裝的銅柱。此外，導(dǎo)孔器件101，特別是基材部100a，例如硅基材部，可以作為減輕或避免封裝翹曲的加強(qiáng)件。

圖3及圖4是根據(jù)本發(fā)明其它實(shí)施例所繪示的應(yīng)用在PoP構(gòu)件的導(dǎo)孔器件的示意圖。如圖3所示，導(dǎo)孔器件101a具有相似的立方體形或長(zhǎng)方體形結(jié)構(gòu)，其中包含基材部(例如硅基材部)100a、介層堆疊102以及金屬導(dǎo)孔120a和122a。導(dǎo)孔器件101a另包含一金屬片材118，例如銅箔，覆蓋介電層116的一上表面。

如圖4所示，導(dǎo)孔器件101b可以另包含有多數(shù)個(gè)介電層111、113、115形成在金屬片材118上，以及多數(shù)個(gè)金屬導(dǎo)孔121a形成在介電層113中。根據(jù)一實(shí)施例，所述金屬片材118可以作為一電磁干擾屏蔽層，可以避免訊號(hào)間的串?dāng)_，例如電源訊號(hào)通過(guò)金屬導(dǎo)孔121a傳遞，而例如高頻訊號(hào)可以通過(guò)金屬導(dǎo)孔120a和122a傳遞。

圖5是根據(jù)一實(shí)施例所繪示的PoP構(gòu)件的剖面示意圖。如圖5所示，PoP構(gòu)件1包含一底部芯片封裝10以及一頂部芯片封裝20，頂部芯片封裝20設(shè)置在頂部芯片封裝10上。頂部芯片封裝20是通過(guò)導(dǎo)孔器件101與底部芯片封裝10電連接。更明確的說(shuō)，頂部芯片封裝20是通過(guò)導(dǎo)孔器件101中的連接部200與底部芯片封裝10電連接，導(dǎo)孔器件101如圖2中所繪示。

根據(jù)一實(shí)施例，底部芯片封裝10包含一中介層400，具有一第一側(cè)400a以及相對(duì)于第一側(cè)400a的一第二側(cè)400b。根據(jù)一實(shí)施例，中介層400可以包含有一重分布層(RDL)410以及一鈍化層413，設(shè)置在重分布層410上。

重分布層410可以包含有至少一介電層412以及金屬層414、416、418。介電層412可以包含有機(jī)材料，例如聚酰亞胺(PI)，或無(wú)機(jī)材料，例如氮化硅、氧化硅等，但不限于此。金屬層414、416、418可以包含有鋁、銅、鎢、鈦、氮化鈦等。鈍化層413可以包含有聚酰亞胺(PI)或防焊材料。應(yīng)當(dāng)理解的是，在其它實(shí)施例中，重分布層410可以包含單一金屬層。

根據(jù)一實(shí)施例，重分布層410可以包含有多數(shù)個(gè)凸塊焊盤(pán)414a、414b、414c形成在金屬層414中。鈍化層413可以包括多數(shù)個(gè)開(kāi)口(圖未標(biāo)示)，使相對(duì)應(yīng)的凸塊焊盤(pán)414a、414b、414c暴露出來(lái)。多數(shù)個(gè)凸塊416a、416b、416c，例如微凸塊，可以形成在鈍化層413中的相對(duì)應(yīng)的凸塊焊盤(pán)414a、414b、414c上。根據(jù)一實(shí)施例，凸塊焊盤(pán)414c是絕緣的虛設(shè)凸塊焊盤(pán)。根據(jù)一實(shí)施例，設(shè)置在凸塊焊盤(pán)414c上的凸塊416c是虛設(shè)凸塊，無(wú)傳遞訊號(hào)的功能。

根據(jù)一實(shí)施例，于中介層400的第一側(cè)400a上的一芯片設(shè)置區(qū)域201內(nèi)，設(shè)置有至少一芯片420。芯片420是通過(guò)凸塊416a與重分布層410電連接。在芯片420的有源面上，可以具有多數(shù)個(gè)輸出/輸入(input/output,I/O)墊421。所述I/O墊421是對(duì)準(zhǔn)凸塊416a。雖然未繪示于圖中，應(yīng)當(dāng)理解的是在所述I/O墊421上也可以形成有凸塊或柱，例如銅柱。

根據(jù)一實(shí)施例，前述導(dǎo)孔器件101是設(shè)在中介層400的第一側(cè)400a上的一周邊區(qū)域202內(nèi)。周邊區(qū)域202鄰近芯片設(shè)置區(qū)域201，其中各導(dǎo)孔器件101是通過(guò)凸塊416b電連接至重分布層410。各導(dǎo)孔器件101的基材部100a是直接位于凸塊416c上。

圖6是一頂視圖，說(shuō)明一實(shí)施例中，PoP構(gòu)件的導(dǎo)孔器件101以及芯片420的配置位置。如圖6所示，導(dǎo)孔器件101可以沿著芯片420的四個(gè)邊設(shè)置在周邊區(qū)域202內(nèi)。然而，應(yīng)當(dāng)理解的是，在其它實(shí)施例中，導(dǎo)孔器件101也可以只沿著芯片420的三邊、兩相對(duì)邊或兩相鄰邊設(shè)置在周邊區(qū)域202內(nèi)。

如同前文所述，各導(dǎo)孔器件101具有一基材部100a以及一連接部200。所述連接部200包含介層堆疊102以及金屬導(dǎo)孔120a和122a。根據(jù)一實(shí)施例，連接部200的位置相對(duì)較靠近芯片420，而基材部100a的位置是相對(duì)較遠(yuǎn)離芯片420。

圖7是一頂視圖，例示出另一實(shí)施例中PoP構(gòu)件利用圖4中的導(dǎo)孔器件101b與芯片420的配置位置。如圖7所示，根據(jù)另一實(shí)施例，導(dǎo)孔器件101b可以沿著芯片420的四個(gè)邊設(shè)置在周邊區(qū)域202內(nèi)。然而，應(yīng)當(dāng)理解的是，在其它實(shí)施例中，導(dǎo)孔器件101b也可以?xún)H僅沿著芯片420的三邊、兩相對(duì)邊或兩相鄰邊設(shè)置在周邊區(qū)域202內(nèi)。

如同前文所述，各導(dǎo)孔器件101同樣具有一基材部100a以及一連接部200。所述連接部200包含介層堆疊102、金屬導(dǎo)孔120a和122a、金屬片材118、介電層111、113、115以及介電層113中的金屬導(dǎo)孔121a。根據(jù)一實(shí)施例，連接部200的位置相對(duì)較靠近芯片420，而基材部100a的位置是相對(duì)較遠(yuǎn)離芯片420。

舉例來(lái)說(shuō)，排列在內(nèi)排的金屬導(dǎo)孔121a可以用來(lái)傳遞電源訊號(hào)或接地訊號(hào)，而排列在外排的金屬導(dǎo)孔120a和122a可以用來(lái)傳遞高頻訊號(hào)。介于金屬導(dǎo)孔121a與金屬導(dǎo)孔120a和122a之間的金屬片材118可以作為電磁干擾屏蔽，用來(lái)避免金屬導(dǎo)孔121a與金屬導(dǎo)孔120a和122a之間的訊號(hào)串?dāng)_。

仍然參考圖5，可以選擇性的在芯片420下面以及導(dǎo)孔器件101下面形成一底膠430。在一些實(shí)施例中，也可以視需要省略底膠430。于中介層400的第一側(cè)400a上，另形成有一模塑料500，包圍芯片420及導(dǎo)孔器件101。所述模塑料500可以通過(guò)一固化工藝使其固化。所述模塑料500可以包括例如環(huán)氧樹(shù)脂及硅填充物，但不限于此。

所述模塑料500的上部可以被拋光去除以顯露出芯片420的一上表面以及導(dǎo)孔器件101的一上表面。在進(jìn)行前述模塑料拋光時(shí)，部分的芯片420可以被移除，但不限于此。如此，使得芯片420的上表面、導(dǎo)孔器件101的上表面與模塑料500的上表面齊平。

在中介層400的第二側(cè)400b上可以形成有一鈍化層415以及一防焊層419。在鈍化層415以及防焊層419中可以形成有多數(shù)個(gè)開(kāi)孔，顯露出形成在重分布層410的金屬層418中相應(yīng)的焊盤(pán)418a。在第二側(cè)400b的各個(gè)焊盤(pán)418a上，可以形成相應(yīng)的焊接凸塊(例如C4)或錫球(例如BGA錫球)520。盡管未明示于圖中，應(yīng)當(dāng)理解的是，在各個(gè)焊盤(pán)418a上可以形成有凸塊下金屬(under bump metal,UBM)。

根據(jù)一實(shí)施例，包含一半導(dǎo)體芯片220的頂部芯片封裝20是設(shè)置在底部芯片封裝10上，如此構(gòu)成一PoP構(gòu)件1。頂部芯片封裝20是通過(guò)多數(shù)個(gè)凸塊250、導(dǎo)孔器件101以及重分布層410，與底部芯片封裝10電連接。所述多數(shù)個(gè)凸塊250是分別對(duì)準(zhǔn)金屬導(dǎo)孔120a和122a。

圖8是根據(jù)另一實(shí)施例所繪示的PoP構(gòu)件的剖面示意圖。如圖8所示，PoP構(gòu)件1a與前述PoP構(gòu)件1之間的差異在于PoP構(gòu)件1a其導(dǎo)孔器件101的基材部100a是介于芯片420與連接部200之間。

請(qǐng)參考圖9至圖14，是根據(jù)一實(shí)施例所繪示的制作PoP構(gòu)件的方法示意圖。

如圖9所示，首先提供一載板300，其可以是一可被卸下或撕除的基板材料，且可以具有一黏著層(圖未示)，但不限于此。在載板300的一上表面可以形成至少一介電層或一鈍化層415。鈍化層415可以包含有機(jī)材料，例如聚酰亞胺(polyimide)，或無(wú)機(jī)材料，例如氮化硅、氧化硅等等。

接著，在鈍化層415上形成一重分布層(RDL)410。所述重分布層410可以包括至少一介電層412以及金屬層414、416、418。其中，介電層412可以包括有機(jī)材料，例如聚酰亞胺，或無(wú)機(jī)材料，例如氮化硅、氧化硅等等，但不限于此。金屬層414、416、418可以包括鋁、銅、鎢、鈦、氮化鈦等等。

根據(jù)所述實(shí)施例，金屬層414可以包括多數(shù)個(gè)凸塊焊盤(pán)414a、414b、414c，從所述介電層412的一上表面顯露出來(lái)。所述凸塊焊盤(pán)414a是設(shè)置在一芯片安裝區(qū)域201內(nèi)，而凸塊焊盤(pán)414b及虛設(shè)的凸塊焊盤(pán)414c則設(shè)置在一圍繞芯片安裝區(qū)域201的周邊區(qū)域202內(nèi)。

如圖10所示，在所述介電層412上形成一鈍化層413，例如聚酰亞胺或防焊材料。鈍化層413中可以包括多數(shù)個(gè)開(kāi)孔(圖未明示)，顯露出相應(yīng)的凸塊焊盤(pán)414a、414b、414c。利用公知的凸塊電鍍工藝，可以在相應(yīng)的凸塊焊盤(pán)414a、414b、414c形成凸塊416a、416b、416c。

接下來(lái)，將一覆晶芯片或裸晶420，使其有源面朝下，面對(duì)重分布層410，通過(guò)凸塊416a安裝連接到重分布層410上，如此構(gòu)成一芯片至晶圓(chip-to-wafer,C2W)堆疊結(jié)構(gòu)。所述芯片420有源面上，可以提供多數(shù)個(gè)I/O墊421。所述I/O墊421對(duì)準(zhǔn)凸塊416a。所述覆晶芯片或裸晶420可以是有源集成電路芯片，具有特定功能，例如，繪圖處理芯片、中央處理器芯片或存儲(chǔ)器芯片等等。盡管未繪示于圖中，應(yīng)當(dāng)理解的是在所述I/O墊421上也可以形成有凸塊或柱，例如銅柱。

前述導(dǎo)孔器件101是設(shè)在重分布層410上的一周邊區(qū)域202內(nèi)。周邊區(qū)域202鄰近芯片設(shè)置區(qū)域201，其中各導(dǎo)孔器件101是通過(guò)凸塊416b電連接至重分布層410。各導(dǎo)孔器件101的基材部100a是直接位于凸塊416c上。

所述重分布層410、重分布層410上的鈍化層413，以及鈍化層415共同構(gòu)成一中介層400。在芯片420下面以及導(dǎo)孔器件101下面可以選擇形成一底膠430。

如圖11所示，接著形成一模塑料500，包覆芯片420及導(dǎo)孔器件101，并覆蓋中介層400的上表面。所述模塑料500可以通過(guò)一固化工藝。例如，所述模塑料500可以包括環(huán)氧樹(shù)脂及硅填充物，但不限于此。

如圖12所示，模塑料500的上部可以被拋光去除以顯露出芯片420的一上表面以及導(dǎo)孔器件101的一上表面。在進(jìn)行前述模塑料拋光時(shí)，部分的芯片420可以被移除，但不限于此。此時(shí)，使得芯片420的上表面、導(dǎo)孔器件101的上表面與模塑料500的上表面齊平。

如圖13所示，接著將載板300去除，以顯露出鈍化層415的一表面。上述去除載板300的步驟，可以利用激光、紫外線照射、拋光或蝕刻等方式進(jìn)行，但不限于此。在移除載板300后，可以繼續(xù)在鈍化層415上形成一防焊層419。在鈍化層415以及防焊層419中可以形成有多數(shù)個(gè)開(kāi)孔，顯露出形成相應(yīng)的焊盤(pán)418a、418b、418c。接著在各個(gè)焊盤(pán)418a、418b、418c上，可以形成相應(yīng)的焊接凸塊或錫球520。接著對(duì)所形成的晶圓級(jí)封裝進(jìn)行切割，形成個(gè)別的芯片封裝10。

如圖14所示，接著將包含至少一已模塑的半導(dǎo)體芯片220的頂部芯片封裝20設(shè)置在底部芯片封裝10上，如此構(gòu)成一PoP構(gòu)件1。頂部芯片封裝20是通過(guò)多數(shù)個(gè)凸塊250、導(dǎo)孔器件101以及重分布層410，與底部芯片封裝10電連接。所述多數(shù)個(gè)凸塊250是分別對(duì)準(zhǔn)金屬導(dǎo)孔120a和122a。

請(qǐng)參考圖15及圖16，是根據(jù)另一實(shí)施例所繪示的制作PoP構(gòu)件的方法示意圖。

如圖15所示，并同時(shí)參考圖13，在中介層400的第二側(cè)400b形成焊接凸塊或錫球520之后，可以繼續(xù)在芯片420的上表面、導(dǎo)孔器件101的上表面與模塑料500的上表面形成一重分布層510。

例如，重分布層510可以包含有至少一介電層512以及至少一金屬層514。同樣的，介電層512可以包含有有機(jī)材料，例如聚酰亞胺(PI)，或無(wú)機(jī)材料，例如氮化硅、氧化硅等，但不限于此。金屬層514可以包含有鋁、銅、鎢、鈦、氮化鈦等。金屬層514是與導(dǎo)孔器件101的金屬導(dǎo)孔120a和122a電連接。根據(jù)一實(shí)施例，重分布層510可以包含有多數(shù)個(gè)凸塊焊盤(pán)514a，形成在金屬層514中。接著對(duì)所形成的晶圓級(jí)封裝進(jìn)行切割，形成個(gè)別的芯片封裝10a。

如圖16所示，接著將包含至少一已模塑的半導(dǎo)體芯片220的頂部芯片封裝20設(shè)置在底部芯片封裝10a上，如此構(gòu)成一PoP構(gòu)件1b。頂部芯片封裝20是通過(guò)多數(shù)個(gè)凸塊250、重分布層510、導(dǎo)孔器件101以及重分布層410，與底部芯片封裝10a電連接。

圖17至圖20是根據(jù)另一實(shí)施例所繪示的制作PoP構(gòu)件的方法示意圖，其中相同的層、區(qū)域、器件仍沿用相同的標(biāo)號(hào)。

如圖17所示，提供一載板600，其可以是一可被卸下或撕除的基板材料，并且可具有一黏著層602，但不限于此。接下來(lái)，將一芯片或裸晶420，使其有源面朝上，安裝在黏著層602上的芯片安裝區(qū)域201內(nèi)。同樣的，芯片420的有源面上包含有多數(shù)個(gè)I/O墊421。

接著將前述的多數(shù)個(gè)導(dǎo)孔器件101安裝在黏著層602上的鄰近芯片安裝區(qū)域201的周邊區(qū)域202內(nèi)。如前所述，各個(gè)導(dǎo)孔器件101具有一基材部100a以及一連接部200，其中連接部200包含金屬導(dǎo)孔120a和122a。

如圖18所示，接著形成一模塑料500，覆蓋芯片420及導(dǎo)孔器件101。所述模塑料500可以通過(guò)一固化工藝使其固化。所述模塑料500可以包括例如環(huán)氧樹(shù)脂及硅填充物，但不限于此。模塑料500的上部可以被拋光去除以顯露出芯片420的有源面以及導(dǎo)孔器件101的一上表面。在芯片420的有源面上的I/O墊421被顯露出來(lái)。

如圖19所示，接著在芯片420的上表面、導(dǎo)孔器件101的上表面與模塑料500的上表面形成一重分布層(RDL)410。所述重分布層410可以包括至少一介電層412以及金屬層414、416、418。其中，介電層412優(yōu)選者包括有機(jī)材料，例如聚酰亞胺，其可以在相對(duì)較低溫的情況下形成，而不會(huì)影響到下方的模塑料500。優(yōu)選者，介電層412可以在低于350℃下形成，但不限于此。金屬層414、416、418可以包括鋁、銅、鎢、鈦、氮化鈦等等。

根據(jù)所述實(shí)施例，重分布層410的金屬層418是與導(dǎo)孔器件101的金屬導(dǎo)孔120a和122a，以及芯片420有源面上的I/O墊421電連接。

接著在重分布層410上形成一鈍化層415以及一防焊層419。在鈍化層415以及防焊層419中可以包含有多數(shù)個(gè)開(kāi)孔，顯露出形成在重分布層410中的金屬層414中相對(duì)應(yīng)的焊盤(pán)414a?？稍诟鱾€(gè)焊盤(pán)414a上形成相對(duì)應(yīng)的焊接凸塊(例如C4)或錫球(例如BGA錫球)520。

如圖20所示，將載板600以及黏著層602去除，以顯露出芯片420的一底面、導(dǎo)孔器件101的一底面以及模塑料500的一底面。上述去除載板600的步驟，可以利用激光、紫外線照射、拋光或蝕刻等方式進(jìn)行，但不限于此。在移除載板600后，可以進(jìn)行晶圓切割，形成個(gè)別的芯片封裝10b。

然后，將包含至少一已模塑的半導(dǎo)體芯片220的頂部芯片封裝20設(shè)置在底部芯片封裝10b上，如此構(gòu)成一PoP構(gòu)件1c。頂部芯片封裝20是通過(guò)多數(shù)個(gè)凸塊250、導(dǎo)孔器件101以及重分布層410，與底部芯片封裝10b電連接。其中，凸塊250是對(duì)準(zhǔn)金屬導(dǎo)孔120a和122a。

圖21例示另一實(shí)施例的PoP構(gòu)件示意圖。如圖21所示，PoP構(gòu)件1d與PoP構(gòu)件1c的差異在于PoP構(gòu)件1d另具有一重分布層510，介于芯片封裝10b與芯片封裝20之間。

例如，重分布層510可以包含有至少一介電層512以及至少一金屬層514。同樣的，介電層512可以包含有有機(jī)材料，例如聚酰亞胺(PI)，或無(wú)機(jī)材料，例如氮化硅、氧化硅等，但不限于此。金屬層514可以包含有鋁、銅、鎢、鈦、氮化鈦等。

金屬層514是與導(dǎo)孔器件101的金屬導(dǎo)孔120a和122a電連接。根據(jù)一實(shí)施例，重分布層510可以包含有多數(shù)個(gè)凸塊焊盤(pán)514a，形成在金屬層514中。頂部芯片封裝20至少通過(guò)多數(shù)個(gè)凸塊250、重分布層510、導(dǎo)孔器件101以及重分布層410，與底部芯片封裝10b的芯片420電連接。

以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。