本發(fā)明涉及一種封裝基板的線路制作方法，特別是涉及一種制造封裝基板的導(dǎo)電特征的方法。
背景技術(shù)：
：借由積體電路的工藝技術(shù)演進(jìn)，積體電路內(nèi)關(guān)于布線密度、傳輸速率以及防止信號干擾等，可提升整體積體電路效能的相關(guān)需求也隨之提高。其中，制造完成的積體電路必須通過后段工藝(backendofline，beol)以及封裝等工藝，將積體電路與實(shí)際應(yīng)用的電子元件間，做電性連接。然而，隨著微縮工藝的進(jìn)步，使得積體電路的體積不斷縮減，其中較高階的封裝工藝所制成的封裝體多半需應(yīng)用積體電路載板(iccarrier)中介于積體電路與印刷電路板之間。概括來說，積體電路載板通過內(nèi)部線路連接積體電路與印刷電路板，用以溝通積體電路與印刷電路板間的信號，并同時賦予保護(hù)電路與散熱等功能。由于來自積體電路與印刷電路板的信號需通過積體電路載板傳遞，因此，積體電路載板傳遞信號的品質(zhì)，也對于積體電路整體的效能表現(xiàn)有實(shí)質(zhì)的影響。目前，市面上常見連接積體電路與積體電路載板的方法大致上可分為覆晶(flipchip，fc)技術(shù)以及打線(wirebounded，wb)技術(shù)兩種。然而，無論是采用前述何種積體電路載板，肇因于制造方法的限制，多數(shù)積體電路載板于制造內(nèi)部線路時，載板上各區(qū)域的殘銅率差異極大，使得所制造的作為內(nèi)部線路的導(dǎo)電特征的高度或厚度的均勻性較差，進(jìn)而影響后續(xù)信號的傳遞。甚或，匹配各區(qū)域的阻抗(impedance)以消除雜訊的方法，也因較差的厚度均勻性而無法解決。由此可見，上述現(xiàn)有的架構(gòu)，顯然仍存在不便與缺陷，而有待加以進(jìn)一步改進(jìn)。為了解決上述問題，相關(guān)領(lǐng)域莫不費(fèi)盡心思來謀求解決 之道，但長久以來一直未見適用的方式被發(fā)展完成。因此，如何能有效解決上述問題，實(shí)屬當(dāng)前重要研發(fā)課題之一，也成為當(dāng)前相關(guān)領(lǐng)域亟需改進(jìn)的目標(biāo)。技術(shù)實(shí)現(xiàn)要素：本發(fā)明的目的在于提供一種封裝基板的線路制作方法，其利用化學(xué)機(jī)械研磨工藝對封裝基板進(jìn)行平坦化工藝，使得封裝基板的光阻層與導(dǎo)電材料受到差異蝕刻，讓封裝基板的線路的厚度可通過工藝過程中蝕刻較慢的光阻層的厚度來定義，以形成厚度較為均勻的封裝基板的線路。本發(fā)明提供一種封裝基板的線路制作方法，其包含在基底上形成光阻層，光阻層具有至少一個線路槽；形成導(dǎo)電材料，并填滿線路槽；進(jìn)行平坦化工藝，以移除部分的光阻層以及導(dǎo)電材料露出于線路槽外的部分；移除光阻層；以及進(jìn)行快速蝕刻(flashetching)工藝，以蝕刻導(dǎo)電材料的表面。在本發(fā)明一個或多個實(shí)施方式中，上述的封裝基板的線路制作方法可還包含在基底上形成第一晶種層，優(yōu)先于形成光阻層的步驟。在本發(fā)明一個或多個實(shí)施方式中，上述的封裝基板的線路制作方法可還包含在基底上形成介電層，優(yōu)先于形成光阻層的步驟。介電層具有至少一個盲孔。介電層位于基底以及光阻層之間，介電層的盲孔與光阻層的至少部分的線路槽相對應(yīng)。在本發(fā)明一個或多個實(shí)施方式中，上述的封裝基板的線路制作方法可還包含形成第二晶種層，形成第二晶種層的步驟包含在介電層上與盲孔中形成第二晶種層。在本發(fā)明一個或多個實(shí)施方式中，上述的進(jìn)行快速蝕刻工藝的步驟包含蝕刻第一晶種層或第二晶種層。在本發(fā)明一個或多個實(shí)施方式中，上述的第一晶種層或第二晶種層的一部分實(shí)質(zhì)上位于填滿線路槽的導(dǎo)電材料以及基底之間。當(dāng)晶種層除該部分外 的其余者，自基底上被移除后，停止快速蝕刻工藝。在本發(fā)明一個或多個實(shí)施方式中，上述的形成晶種層的步驟包含進(jìn)行無電鍍金屬工藝。在本發(fā)明一個或多個實(shí)施方式中，上述的形成導(dǎo)電材料的步驟包含進(jìn)行電鍍金屬工藝或無電鍍金屬工藝。在本發(fā)明一個或多個實(shí)施方式中，上述的進(jìn)行平坦化工藝的步驟包含進(jìn)行化學(xué)機(jī)械研磨(cmp)工藝。在本發(fā)明一個或多個實(shí)施方式中，上述的化學(xué)機(jī)械研磨工藝對導(dǎo)電材料的厚度的蝕刻速度與對光阻層的厚度的蝕刻速度的比值為約15:1至約80:1。與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果：本發(fā)明的一種封裝基板的線路制作方法，其利用化學(xué)機(jī)械研磨工藝對封裝基板進(jìn)行平坦化工藝，使得封裝基板的光阻層與導(dǎo)電材料受到差異蝕刻，讓封裝基板的線路的厚度可通過工藝過程中蝕刻較慢的光阻層的厚度來定義，以形成厚度較為均勻的封裝基板的線路。附圖說明本發(fā)明的上述和其他目的、特征、優(yōu)點(diǎn)與實(shí)施例，通過下方的實(shí)施例搭配相對應(yīng)的圖式能更明顯易懂，必須要強(qiáng)調(diào)的是圖式的繪示為本于實(shí)務(wù)，圖式繪示的不同特征并非該特征的實(shí)際尺寸比例，必須了解到這些不同特征可能會因?yàn)榻庹f的方便而放大或縮小其尺寸：圖1繪示依據(jù)本發(fā)明多個實(shí)施方式的封裝基板的線路制作方法的流程圖。圖2繪示依據(jù)本發(fā)明多個實(shí)施方式的封裝基板的側(cè)視剖面圖。圖3繪示依據(jù)本發(fā)明另外多個實(shí)施方式的封裝基板的側(cè)視剖面圖。圖4至圖9繪示依據(jù)本發(fā)明另外多個實(shí)施方式的封裝基板在不同制作階段的側(cè)視剖面圖。除非有其他表示，在不同圖式中相同的號碼與符號通常被當(dāng)作相對應(yīng)的部件。該些圖示的繪示為清楚表達(dá)該些實(shí)施方式的相關(guān)關(guān)聯(lián)而非繪示該實(shí)際尺寸。具體實(shí)施方式以下將以圖式公開本發(fā)明的多個實(shí)施方式，為明確說明起見，許多實(shí)務(wù)上的細(xì)節(jié)將在以下敘述中一并說明。然而，應(yīng)了解到，這些實(shí)務(wù)上的細(xì)節(jié)不應(yīng)用以限制本發(fā)明。也就是說，在本發(fā)明部分實(shí)施方式中，這些實(shí)務(wù)上的細(xì)節(jié)是非必要的。此外，當(dāng)一個元件被稱為在…上時，它可泛指該元件直接在其他元件上，也可以是有其他元件存在于兩者之中。相反地，當(dāng)一個元件被稱為直接在另一元件，它是不能有其他元件存在于兩者的中間。如本文所用，詞匯及/或包含了列出的關(guān)聯(lián)項(xiàng)目中的一個或多個的任何組合。此外，相對詞匯，如下或底部與上或頂部，用來描述文中在附圖中所示的一個元件與另一個元件的關(guān)系。相對詞匯是用來描述裝置在附圖中所描述之外的不同方位是可以被理解的。例如，如果一附圖中的裝置被翻轉(zhuǎn)，元件將會被描述原為位于其它元件的下側(cè)將被定向?yàn)槲挥谄渌纳蟼?cè)。例示性的詞匯下，根據(jù)附圖的特定方位可以包含下和上兩種方位。同樣地，如果一附圖中的裝置被翻轉(zhuǎn)，元件將會被描述原為位于其它元件的下方或之下將被定向?yàn)槲挥谄渌系纳戏健＠拘缘脑~匯下方或之下，可以包含上方和上方兩種方位。圖1為依據(jù)本發(fā)明多個實(shí)施方式繪示的封裝基板的線路制作方法100的流程圖。圖2繪示依據(jù)本發(fā)明多個實(shí)施方式的封裝基板200的側(cè)視剖面圖。如圖1所示，封裝基板的線路制作方法100從步驟s110開始，在基底上形成第一晶種層。在多個實(shí)施方式中，第一晶種層可借由通過一個或多個沉積步驟形成，舉例來說，通過像是電鍍、無電鍍(electrolessplating)金屬工藝、濺鍍工藝及/或其他合適的工藝來形成。第一晶種層的材料可包含銅、鈀、鎳、鈷等各自的合金或者復(fù)合及/或其他合適的導(dǎo)電材料。接著進(jìn)行步驟s120，在 第一晶種層上形成第一光阻層，其中第一光阻層具有至少一個線路槽。在多個實(shí)施方式中，第一光阻層的線路槽可通過對第一光阻層進(jìn)行圖樣化工藝而形成。此時，線路槽可視作圖樣化的線路槽，配置成在后續(xù)的工藝中形成線路層。在多個實(shí)施方式中，第一光阻層的線路槽也可形成通孔，配置成在后續(xù)的工藝中形成電性連接墊。接著進(jìn)行步驟s130，形成導(dǎo)電材料以填滿第一光阻層的線路槽。在多個實(shí)施方式中，導(dǎo)電材料可為銅、銅合金或其他合適的導(dǎo)電材料。在多個實(shí)施方式中，當(dāng)導(dǎo)電材料填滿光阻層的線路槽時，導(dǎo)電材料需實(shí)質(zhì)上高于第一光阻層遠(yuǎn)離基底的表面。在多個實(shí)施方式中，形成導(dǎo)電材料的方法可包含電鍍金屬工藝或無電鍍金屬工藝。封裝基板的線路制作方法100接著進(jìn)行步驟s140，對封裝基板遠(yuǎn)離基底的表面進(jìn)行平坦化工藝，以移除部分的第一光阻層以及露出在線路槽外的導(dǎo)電材料。也即，導(dǎo)電材料高于第一光阻層遠(yuǎn)離基底的表面的部分，將于平坦化工藝的過程中被移除。在多個實(shí)施方式中，進(jìn)行平坦化工藝的步驟包含進(jìn)行化學(xué)機(jī)械研磨(cmp)工藝。在多個實(shí)施方式中，進(jìn)行平坦化工藝時，平坦化工藝對導(dǎo)電材料的蝕刻速度大于對第一光阻層的蝕刻速度。在多個實(shí)施方式中，當(dāng)平坦化工藝將導(dǎo)電材料高于第一光阻層遠(yuǎn)離基底的表面的部分移除后，第一光阻層可作為蝕刻停止層(stoplayer)，配置成保護(hù)導(dǎo)電材料低于第一光阻層遠(yuǎn)離基底的表面的部分不被蝕刻，避免平坦化工藝過度蝕刻導(dǎo)電材料。在封裝基板的線路制作方法100接著進(jìn)行的步驟s150中，第一光阻層被移除。進(jìn)一步地，在封裝基板的線路制作方法100接續(xù)的步驟s160中，對封裝基板進(jìn)行快速蝕刻(flashetching)工藝，蝕刻與修飾導(dǎo)電材料的表面，并移除部分未被導(dǎo)電材料覆蓋的第一晶種層。經(jīng)蝕刻后所剩余的導(dǎo)電材料可形成封裝基板的線路或線路層，配置成與其他元件電性連接。如圖2所示，依照封裝基板的線路制作方法100的多種實(shí)施方式的步驟所制成的封裝基板200。封裝基板200可包含基底220以及線路層240。其中線路層240可包含導(dǎo)電材料250以及第一晶種層260a。而封裝基板200的導(dǎo)電材料250以及第一晶種層260a為經(jīng)平坦化工藝與快速蝕刻等工藝后剩余的 部分，作為封裝基板200的線路或線路層240，且導(dǎo)電材料250以及第一晶種層260a所組成的線路層240具有高度h1相對于基底220的表面222。值得注意的是，此處所述的封裝基板的線路制作方法100以及封裝基板200僅為示例，其并非用以限制本發(fā)明。舉例來說，進(jìn)行步驟s110前，可在基底上形成介電層，優(yōu)先于形成晶種層的步驟，將如后詳述，但不限于此。應(yīng)了解到，本領(lǐng)域具通常知識者，當(dāng)可視實(shí)際需求，在不脫離本發(fā)明的精神與范圍的情況下，做同等的變動與修飾，只要封裝基板的線路制作方法100可借由光阻層的厚度作為限制與定義導(dǎo)電材料所形成的線路或線路層的高度即可。由于封裝基板的線路制作方法100，可通過選擇第一光阻層材料與化學(xué)機(jī)械研磨工藝的化學(xué)成分，使得平坦化工藝對導(dǎo)電材料的蝕刻速度大于對第一光阻層的蝕刻速度。也即，平坦化工藝可差異蝕刻導(dǎo)電材料與第一光阻層，且蝕刻導(dǎo)電材料的速度較大。如此一來，當(dāng)通過平坦化工藝移除高于第一光阻層遠(yuǎn)離基底的表面的導(dǎo)電材料的部分時，僅移除少部分的第一光阻層，而讓第一光阻層可繼續(xù)保持特定高度，且第一光阻層可同時作為平坦化工藝的蝕刻停止層，讓導(dǎo)電材料低于第一光阻層遠(yuǎn)離基底的表面的部分受到保護(hù)，免于受到平坦化工藝的蝕刻。進(jìn)一步地，封裝基板的線路制作方法100可借由第一光阻層的高度定義蝕刻后封裝基板的導(dǎo)電材料的高度。也即，封裝基板的導(dǎo)電材料經(jīng)蝕刻后形成導(dǎo)電特征，像是線路層240的線路或電性連接墊等。平坦化工藝因受第一光阻層保護(hù)而停止蝕刻，讓導(dǎo)電材料的厚度接近第一光阻層遠(yuǎn)離基底的表面，而近似于第一光阻層殘存的高度。舉例來說，以21微米的第一光阻層作為蝕刻停止層，經(jīng)平坦化工藝蝕刻后的導(dǎo)電材料所形成的線路或電性連接墊的高度可限制于21微米±0.5微米的范圍內(nèi)，在進(jìn)行快速蝕刻工藝后，線路層240的線路或電性連接墊的高度略為降低，約落于20微米±0.5微米的范圍內(nèi)。因此，相較于以傳統(tǒng)的制造方式形成的導(dǎo)電材料的高度范圍約為20微米±5微米來說，封裝基板的線路制作方法100所制成的封裝基板，舉例來說，像是封裝基板200，其導(dǎo)電材料形成的導(dǎo)電特征的厚 度均勻性較佳。此外，由于封裝基板的線路制作方法100所制造的封裝基板，其用以連接積體電路或封裝體外電路的導(dǎo)電材料的厚度的變動范圍相對縮小，讓封裝積體電路時所進(jìn)行的阻抗匹配(impedancematching)較易達(dá)成一致，而經(jīng)阻抗匹配的封裝體可降低封裝體內(nèi)傳遞電信號的雜訊。如此一來，以封裝基板的線路制作方法100所制造的封裝基板封裝的封裝體，可借由降低積體電路與封裝體外電路之間溝通或傳遞電信號時的雜訊，進(jìn)一步提升積體電路的表現(xiàn)。圖3為依據(jù)本發(fā)明另外多個實(shí)施方式繪示的封裝基板300的側(cè)視剖面圖。如圖3所示，封裝基板300可包含基底320、線路層340以及介電層360。在多個實(shí)施方式中，線路層340可由部分的導(dǎo)電材料350(參照圖6、圖7)以及第二晶種層的第一部分346a組成。在多個實(shí)施方式中，線路層340可形成于介電層360遠(yuǎn)離基底320的表面364以及介電層360中。在多個實(shí)施方式中，線路層340可包含貫通介電層360的電性連接墊342以及僅位于介電層360的表面364的導(dǎo)電線路344等導(dǎo)電特征。在多個實(shí)施方式中，線路層340高于介電層360的表面364的部分具有高度h2，其中高度h2可由第二光阻層380的光阻厚度h3定義(參照圖5至圖7)，將如后詳述。由于導(dǎo)電材料350以及第二晶種層的第一部分346a所形成的線路層340的導(dǎo)電特征(即電性連接墊342以及導(dǎo)電線路344)的高度h2較為一致，均勻性較佳，是故，封裝基板300的阻抗匹配較易達(dá)成一致，進(jìn)而降低經(jīng)封裝基板300中介所溝通或傳遞于積體電路與封裝體外電路之間的電信號的雜訊。圖4至圖9為依據(jù)本發(fā)明另外多個實(shí)施方式繪示的封裝基板300在不同制作階段的側(cè)視剖面圖。如圖4所示，在基底320上形成介電層360。其中介電層360具有至少一個盲孔362形成于介電層260中。介電層360的盲孔362與至少部分的第二光阻層380的線路槽382相對應(yīng)(如圖5所繪示)。在多個實(shí)施方式中，基底320可包含圖案化線路層嵌入于基底320中(圖未繪示)。在多個實(shí)施方式中，可借由激光工藝或其他合適的工藝，在介電層360上形成盲孔362。在多個實(shí)施方式中，可在介電層360的盲孔362中形成第二晶種層346(secondseedlayer)，部分的第二晶種層346，像是第二晶種層的第一部分346a，可與導(dǎo)電材料350的一部分共同形成線路層340(參照圖3)。第二晶種層346可在盲孔362形成后，通過一個或多個沉積步驟形成，舉例來說，通過像是電鍍、無電鍍(electrolessplating)金屬工藝、濺鍍工藝及/或其他合適的工藝來形成。第二晶種層346的材料可包含銅、鈀、鎳、鈷等各自的合金或者復(fù)合及/或其他合適的導(dǎo)電材料。接續(xù)地，在多個實(shí)施方式中，形成第二晶種層346的步驟可進(jìn)一步在介電層360上以及盲孔362中形成第二晶種層346。在多個實(shí)施方式中，在此步驟所形成的第二晶種層346也可視作連接第二晶種層346形成于盲孔362中的部分的延伸，并形成于介電層360的表面364遠(yuǎn)離基底320的一側(cè)。在多個實(shí)施方式中，此處所述的第二晶種層346同樣可通過進(jìn)行像是電鍍、無電鍍金屬工藝、濺鍍工藝及/或其他合適的工藝來形成。而第二晶種層346的材料可包含銅、鈀、鎳、鈷等各自的合金或者復(fù)合及/或其他合適的導(dǎo)電材料。參照圖5，在多個實(shí)施方式中，第二光阻層380形成于介電層360遠(yuǎn)離基底320的表面364。其中第二光阻層380可具有線路槽382。換句話說，介電層360位于第二光阻層380以及基底320之間。在多個實(shí)施方式中，可通過壓膜工藝、曝光工藝、顯影工藝或其他合適的微縮影工藝，以圖樣化第二光阻層380，并形成線路槽382。線路槽382可進(jìn)一步分為對應(yīng)于連通介電層360中的盲孔362的線路槽382a以及受第二晶種層346封閉一端所形成的線路槽382b。在多個實(shí)施方式中，第二光阻層380遠(yuǎn)離基底320的表面386至第二晶種層346位于介電層360的表面364的部分間，具有光阻厚度h3。參照圖6，在多個實(shí)施方式中，導(dǎo)電材料350被形成，并填滿第二光阻層380的線路槽382，其中導(dǎo)電材料350自第二晶種層346遠(yuǎn)離基底320的表面形成，可在后續(xù)的工藝中共同形成線路層340。由于受第二光阻層380的限制，導(dǎo)電材料350可形成于線路槽382中，而所形成的導(dǎo)電材料350遠(yuǎn)離基底320的表面實(shí)質(zhì)上高于光阻層380遠(yuǎn)離基底320的表面384。換句話說，導(dǎo)電材料 350距離第二晶種層346遠(yuǎn)離介電層360的表面的距離大于光阻厚度h3。舉例來說，若以21微米的第二光阻層380為例，所形成的導(dǎo)電材料350相對導(dǎo)電層遠(yuǎn)離基底320可具有約25±5微米的高度，以減少或避免在封裝基板300的不同區(qū)域中，所形成的導(dǎo)電材料350因厚度不足而無法高于光阻層380。在多個實(shí)施方式中，可通過進(jìn)行像是電鍍、無電鍍金屬工藝、濺鍍工藝及/或其他合適的工藝，形成導(dǎo)電材料350。導(dǎo)電材料350的材料可包含銅、鈀、鎳、鈷等各自的合金或者復(fù)合及/或其他合適的導(dǎo)電材料。參照圖7，在多個實(shí)施方式中，對封裝基板300遠(yuǎn)離基底320的表面進(jìn)行平坦化工藝700，以移除部分的第二光阻層380形成新的第二光阻層380的表面384’，同時移除露出于第二光阻層380的線路槽382外的導(dǎo)電材料350(如圖6所示)，形成導(dǎo)電材料350’。換句話說，進(jìn)行平坦化工藝700的過程中，光阻層380以及圖6的導(dǎo)電材料350都同樣被蝕刻或平坦化，使得光阻厚度h3變?yōu)楣庾韬穸萮3’，且導(dǎo)電材料350高于第二晶種層346遠(yuǎn)離介電層360的表面的部分的高度接近于光阻厚度h3’。在多個實(shí)施方式中，由部分的導(dǎo)電材料350以及第二晶種層的第一部分346a所形成的線路層340，可在第二光阻層380的線路槽382的通孔382a以及盲孔382b中分別形成像是電性連接墊342以及導(dǎo)電線路344等導(dǎo)電特征，但不限于此。在本發(fā)明的多個實(shí)施方式中，所進(jìn)行的平坦化工藝700，舉例來說，如化學(xué)機(jī)械研磨工藝，其對導(dǎo)電材料350的厚度的蝕刻速度與對光阻層380的厚度的蝕刻速度的比值為約15:1至約80:1，但不限于此。本領(lǐng)域具有通常知識者，可視實(shí)際需要，在不脫離本發(fā)明的精神和范圍下，做適度的修改與變動。只要平坦化工藝700，如化學(xué)機(jī)械研磨工藝，對導(dǎo)電材料350以及光阻層380的厚度的蝕刻比大于1即可。在多個實(shí)施方式中，可通過調(diào)整平坦化工藝700對導(dǎo)電材料350以及光阻層380的蝕刻比，來控制光阻層380所殘存的光阻厚度h3’。參照圖8，在多個實(shí)施方式中，借由一個或多個工藝移除光阻層380，進(jìn)而暴露經(jīng)平坦化工藝處理后的導(dǎo)電材料350以及第二晶種層的第二部分 346b(參照圖6、圖7)。值得注意的是，圖6中所繪示的導(dǎo)電材料350是疊加在部分的第二晶種層346所形成(如第二晶種層的第一部分346a)。換句話說，第二晶種層346可進(jìn)一步分為位于填滿線路槽的通孔382a以及盲孔382b的導(dǎo)電材料350與基底320之間的第二晶種層的第一部分346a(可視為連接部，但此處所述的連接部實(shí)質(zhì)上已與圖9中電性連接墊342以及導(dǎo)電線路344結(jié)合成一體)，以及未被導(dǎo)電材料350覆蓋而暴露的第二晶種層的第二部分346b。同時參照圖8、圖9，在多個實(shí)施方式中，對圖8中暴露的導(dǎo)電材料350’以及第二晶種層的第二部分346b進(jìn)行快速蝕刻工藝。蝕刻與修飾導(dǎo)電材料350’的表面。同時，快速蝕刻工藝也對第二晶種層的第二部分346b進(jìn)行蝕刻，剩余的導(dǎo)電材料350’與第二晶種層的第一部分346a共同形成線路層340的導(dǎo)電特征，如電性連接墊342與導(dǎo)電線路344等。在多個實(shí)施方式中，快速蝕刻工藝將持續(xù)進(jìn)行，直到第二晶種層的第二部分346b被消除才停止。換句話說，當(dāng)?shù)诙ХN層346除第二晶種層的第一部分346a外的其余者(也即第二晶種層的第二部分346b)，自基底320被移除后，即停止對導(dǎo)電材料350’以及第二晶種層346的快速蝕刻工藝，并暴露介電層360。由于第二晶種層346的結(jié)構(gòu)與導(dǎo)電材料350’的結(jié)構(gòu)不同。舉例來說，第二晶種層346可為無電鍍金屬工藝所形成的較松散的金屬結(jié)構(gòu)，而導(dǎo)電材料350’可為電鍍金屬工藝所形成的較致密的金屬結(jié)構(gòu)。因此，在多個實(shí)施方式中，快速蝕刻工藝對第二晶種層的第二部分346b的厚度的蝕刻速度大于對導(dǎo)電材料350’的厚度的蝕刻速度，使得第二晶種層的第二部分346b較易被蝕刻。舉例來說，快速蝕刻工藝對第二晶種層的第二部分346b的蝕刻速度與對導(dǎo)電材料350’的蝕刻速度的比值為1.5:1，但不限于此。經(jīng)快速蝕刻工藝蝕刻而殘存的導(dǎo)電材料350’與第二晶種層的第一部分346a可進(jìn)一步共同形成線路層340，如電性連接墊342以及導(dǎo)電線路344等導(dǎo)電特征，且線路層340的電性連接墊242以及導(dǎo)電線路244暴露的表面因受到快速蝕刻工藝的修飾而較為平整。同時，線路層340的電性連接墊242以及導(dǎo)電線路244相對介電層260的表面264可具有高度h2，而此高度h2略低于光阻厚度h3’。是故，封裝基板300的線路層340相對介電層360的表面364的高度h2，可通過光阻層380的光阻厚度h3’來定義，而較 為均勻。在多個實(shí)施方式中，此處所述的快速蝕刻工藝的條件可如下表所示：成分h2o2h2so4cu2+cl-濃度2％～10％2％～15％<50g/l<30ppm綜上所述，本發(fā)明公開了一種封裝基板的線路制作方法，其包含在基底上形成具有至少一個線路槽的光阻層；形成導(dǎo)電材料，填滿線路槽；進(jìn)行平坦化工藝，以移除部分的光阻層以及導(dǎo)電材料露出于線路槽外的部分；移除光阻層；以及進(jìn)行快速蝕刻工藝，以蝕刻導(dǎo)電材料的表面。由于封裝基板的線路制作方法借由化學(xué)機(jī)械研磨工藝對封裝基板進(jìn)行平坦化工藝，使得封裝基板的光阻層與導(dǎo)電材料受到差異蝕刻，讓封裝基板的線路的厚度可通過工藝過程中蝕刻較慢的光阻層的厚度來定義，以形成厚度較為均勻的封裝基板的線路。雖然本發(fā)明已經(jīng)以實(shí)施方式公開如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種變動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。當(dāng)前第1頁12